arch/powerpc/sysdev/xics/xics-common.c

   1 /*
   2  * Copyright 2011 IBM Corporation.
   3  *
   4  *  This program is free software; you can redistribute it and/or
   5  *  modify it under the terms of the GNU General Public License
   6  *  as published by the Free Software Foundation; either version
   7  *  2 of the License, or (at your option) any later version.
   8  *
   9  */
  10 #include <linux/types.h>
  11 #include <linux/threads.h>
  12 #include <linux/kernel.h>
  13 #include <linux/irq.h>
  14 #include <linux/debugfs.h>
  15 #include <linux/smp.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/seq_file.h>
  18 #include <linux/init.h>
  19 #include <linux/cpu.h>
  20 #include <linux/of.h>
  21 #include <linux/slab.h>
  22 #include <linux/spinlock.h>
  23 #include <linux/delay.h>
  24
  25 #include <asm/prom.h>
  26 #include <asm/io.h>
  27 #include <asm/smp.h>
  28 #include <asm/machdep.h>
  29 #include <asm/irq.h>
  30 #include <asm/errno.h>
  31 #include <asm/rtas.h>
  32 #include <asm/xics.h>
  33 #include <asm/firmware.h>
  34
  35 /* Globals common to all ICP/ICS implementations */
  36 const struct icp_ops    *icp_ops;
  37
  38 unsigned int xics_default_server                = 0xff;
  39 unsigned int xics_default_distrib_server        = 0;
  40 unsigned int xics_interrupt_server_size         = 8;
  41
  42 DEFINE_PER_CPU(struct xics_cppr, xics_cppr);
  43
  44 struct irq_domain *xics_host;
  45
  46 static LIST_HEAD(ics_list);
  47
  48 void xics_update_irq_servers(void)
  49 {
  50         int i, j;
  51         struct device_node *np;
  52         u32 ilen;
  53         const __be32 *ireg;
  54         u32 hcpuid;
  55
  56         /* Find the server numbers for the boot cpu. */
  57         np = of_get_cpu_node(boot_cpuid, NULL);
  58         BUG_ON(!np);
  59
  60         hcpuid = get_hard_smp_processor_id(boot_cpuid);
  61         xics_default_server = xics_default_distrib_server = hcpuid;
  62
  63         pr_devel("xics: xics_default_server = 0x%x\n", xics_default_server);
  64
  65         ireg = of_get_property(np, "ibm,ppc-interrupt-gserver#s", &ilen);
  66         if (!ireg) {
  67                 of_node_put(np);
  68                 return;
  69         }
  70
  71         i = ilen / sizeof(int);
  72
  73         /* Global interrupt distribution server is specified in the last
  74          * entry of "ibm,ppc-interrupt-gserver#s" property. Get the last
  75          * entry fom this property for current boot cpu id and use it as
  76          * default distribution server
  77          */
  78         for (j = 0; j < i; j += 2) {
  79                 if (be32_to_cpu(ireg[j]) == hcpuid) {
  80                         xics_default_distrib_server = be32_to_cpu(ireg[j+1]);
  81                         break;
  82                 }
  83         }
  84         pr_devel("xics: xics_default_distrib_server = 0x%x\n",
  85                  xics_default_distrib_server);
  86         of_node_put(np);
  87 }
  88
  89 /* GIQ stuff, currently only supported on RTAS setups, will have
  90  * to be sorted properly for bare metal
  91  */
  92 void xics_set_cpu_giq(unsigned int gserver, unsigned int join)
  93 {
  94 #ifdef CONFIG_PPC_RTAS
  95         int index;
  96         int status;
  97
  98         if (!rtas_indicator_present(GLOBAL_INTERRUPT_QUEUE, NULL))
  99                 return;
 100
 101         index = (1UL << xics_interrupt_server_size) - 1 - gserver;
 102
 103         status = rtas_set_indicator_fast(GLOBAL_INTERRUPT_QUEUE, index, join);
 104
 105         WARN(status < 0, "set-indicator(%d, %d, %u) returned %d\n",
 106              GLOBAL_INTERRUPT_QUEUE, index, join, status);
 107 #endif
 108 }
 109
 110 void xics_setup_cpu(void)
 111 {
 112         icp_ops->set_priority(LOWEST_PRIORITY);
 113
 114         xics_set_cpu_giq(xics_default_distrib_server, 1);
 115 }
 116
 117 void xics_mask_unknown_vec(unsigned int vec)
 118 {
 119         struct ics *ics;
 120
 121         pr_err("Interrupt 0x%x (real) is invalid, disabling it.\n", vec);
 122
 123         list_for_each_entry(ics, &ics_list, link)
 124                 ics->mask_unknown(ics, vec);
 125 }
 126
 127
 128 #ifdef CONFIG_SMP
 129
 130 static void xics_request_ipi(void)
 131 {
 132         unsigned int ipi;
 133
 134         ipi = irq_create_mapping(xics_host, XICS_IPI);
 135         BUG_ON(!ipi);
 136
 137         /*
 138          * IPIs are marked IRQF_PERCPU. The handler was set in map.
 139          */
 140         BUG_ON(request_irq(ipi, icp_ops->ipi_action,
 141                            IRQF_PERCPU | IRQF_NO_THREAD, "IPI", NULL));
 142 }
 143
 144 void __init xics_smp_probe(void)
 145 {
 146         /* Register all the IPIs */
 147         xics_request_ipi();
 148 }
 149
 150 #endif /* CONFIG_SMP */
 151
 152 void xics_teardown_cpu(void)
 153 {
 154         struct xics_cppr *os_cppr = this_cpu_ptr(&xics_cppr);
 155
 156         /*
 157          * we have to reset the cppr index to 0 because we're
 158          * not going to return from the IPI
 159          */
 160         os_cppr->index = 0;
 161         icp_ops->set_priority(0);
 162         icp_ops->teardown_cpu();
 163 }
 164
 165 void xics_kexec_teardown_cpu(int secondary)
 166 {
 167         xics_teardown_cpu();
 168
 169         icp_ops->flush_ipi();
 170
 171         /*
 172          * Some machines need to have at least one cpu in the GIQ,
 173          * so leave the master cpu in the group.
 174          */
 175         if (secondary)
 176                 xics_set_cpu_giq(xics_default_distrib_server, 0);
 177 }
 178
 179
 180 #ifdef CONFIG_HOTPLUG_CPU
 181
 182 /* Interrupts are disabled. */
 183 void xics_migrate_irqs_away(void)
 184 {
 185         int cpu = smp_processor_id(), hw_cpu = hard_smp_processor_id();
 186         unsigned int irq, virq;
 187         struct irq_desc *desc;
 188
 189         /* If we used to be the default server, move to the new "boot_cpuid" */
 190         if (hw_cpu == xics_default_server)
 191                 xics_update_irq_servers();
 192
 193         /* Reject any interrupt that was queued to us... */
 194         icp_ops->set_priority(0);
 195
 196         /* Remove ourselves from the global interrupt queue */
 197         xics_set_cpu_giq(xics_default_distrib_server, 0);
 198
 199         for_each_irq_desc(virq, desc) {
 200                 struct irq_chip *chip;
 201                 long server;
 202                 unsigned long flags;
 203                 struct ics *ics;
 204
 205                 /* We can't set affinity on ISA interrupts */
 206                 if (virq < NUM_ISA_INTERRUPTS)
 207                         continue;
 208                 /* We only need to migrate enabled IRQS */
 209                 if (!desc->action)
 210                         continue;
 211                 if (desc->irq_data.domain != xics_host)
 212                         continue;
 213                 irq = desc->irq_data.hwirq;
 214                 /* We need to get IPIs still. */
 215                 if (irq == XICS_IPI || irq == XICS_IRQ_SPURIOUS)
 216                         continue;
 217                 chip = irq_desc_get_chip(desc);
 218                 if (!chip || !chip->irq_set_affinity)
 219                         continue;
 220
 221                 raw_spin_lock_irqsave(&desc->lock, flags);
 222
 223                 /* Locate interrupt server */
 224                 server = -1;
 225                 ics = irq_desc_get_chip_data(desc);
 226                 if (ics)
 227                         server = ics->get_server(ics, irq);
 228                 if (server < 0) {
 229                         printk(KERN_ERR "%s: Can't find server for irq %d\n",
 230                                __func__, irq);
 231                         goto unlock;
 232                 }
 233
 234                 /* We only support delivery to all cpus or to one cpu.
 235                  * The irq has to be migrated only in the single cpu
 236                  * case.
 237                  */
 238                 if (server != hw_cpu)
 239                         goto unlock;
 240
 241                 /* This is expected during cpu offline. */
 242                 if (cpu_online(cpu))
 243                         pr_warning("IRQ %u affinity broken off cpu %u\n",
 244                                virq, cpu);
 245
 246                 /* Reset affinity to all cpus */
 247                 raw_spin_unlock_irqrestore(&desc->lock, flags);
 248                 irq_set_affinity(virq, cpu_all_mask);
 249                 continue;
 250 unlock:
 251                 raw_spin_unlock_irqrestore(&desc->lock, flags);
 252         }
 253
 254         /* Allow "sufficient" time to drop any inflight IRQ's */
 255         mdelay(5);
 256
 257         /*
 258          * Allow IPIs again. This is done at the very end, after migrating all
 259          * interrupts, the expectation is that we'll only get woken up by an IPI
 260          * interrupt beyond this point, but leave externals masked just to be
 261          * safe. If we're using icp-opal this may actually allow all
 262          * interrupts anyway, but that should be OK.
 263          */
 264         icp_ops->set_priority(DEFAULT_PRIORITY);
 265
 266 }
 267 #endif /* CONFIG_HOTPLUG_CPU */
 268
 269 #ifdef CONFIG_SMP
 270 /*
 271  * For the moment we only implement delivery to all cpus or one cpu.
 272  *
 273  * If the requested affinity is cpu_all_mask, we set global affinity.
 274  * If not we set it to the first cpu in the mask, even if multiple cpus
 275  * are set. This is so things like irqbalance (which set core and package
 276  * wide affinities) do the right thing.
 277  *
 278  * We need to fix this to implement support for the links
 279  */
 280 int xics_get_irq_server(unsigned int virq, const struct cpumask *cpumask,
 281                         unsigned int strict_check)
 282 {
 283
 284         if (!distribute_irqs)
 285                 return xics_default_server;
 286
 287         if (!cpumask_subset(cpu_possible_mask, cpumask)) {
 288                 int server = cpumask_first_and(cpu_online_mask, cpumask);
 289
 290                 if (server < nr_cpu_ids)
 291                         return get_hard_smp_processor_id(server);
 292
 293                 if (strict_check)
 294                         return -1;
 295         }
 296
 297         /*
 298          * Workaround issue with some versions of JS20 firmware that
 299          * deliver interrupts to cpus which haven't been started. This
 300          * happens when using the maxcpus= boot option.
 301          */
 302         if (cpumask_equal(cpu_online_mask, cpu_present_mask))
 303                 return xics_default_distrib_server;
 304
 305         return xics_default_server;
 306 }
 307 #endif /* CONFIG_SMP */
 308
 309 static int xics_host_match(struct irq_domain *h, struct device_node *node,
 310                            enum irq_domain_bus_token bus_token)
 311 {
 312         struct ics *ics;
 313
 314         list_for_each_entry(ics, &ics_list, link)
 315                 if (ics->host_match(ics, node))
 316                         return 1;
 317
 318         return 0;
 319 }
 320
 321 /* Dummies */
 322 static void xics_ipi_unmask(struct irq_data *d) { }
 323 static void xics_ipi_mask(struct irq_data *d) { }
 324
 325 static struct irq_chip xics_ipi_chip = {
 326         .name = "XICS",
 327         .irq_eoi = NULL, /* Patched at init time */
 328         .irq_mask = xics_ipi_mask,
 329         .irq_unmask = xics_ipi_unmask,
 330 };
 331
 332 static int xics_host_map(struct irq_domain *h, unsigned int virq,
 333                          irq_hw_number_t hw)
 334 {
 335         struct ics *ics;
 336
 337         pr_devel("xics: map virq %d, hwirq 0x%lx\n", virq, hw);
 338
 339         /*
 340          * Mark interrupts as edge sensitive by default so that resend
 341          * actually works. The device-tree parsing will turn the LSIs
 342          * back to level.
 343          */
 344         irq_clear_status_flags(virq, IRQ_LEVEL);
 345
 346         /* Don't call into ICS for IPIs */
 347         if (hw == XICS_IPI) {
 348                 irq_set_chip_and_handler(virq, &xics_ipi_chip,
 349                                          handle_percpu_irq);
 350                 return 0;
 351         }
 352
 353         /* Let the ICS setup the chip data */
 354         list_for_each_entry(ics, &ics_list, link)
 355                 if (ics->map(ics, virq) == 0)
 356                         return 0;
 357
 358         return -EINVAL;
 359 }
 360
 361 static int xics_host_xlate(struct irq_domain *h, struct device_node *ct,
 362                            const u32 *intspec, unsigned int intsize,
 363                            irq_hw_number_t *out_hwirq, unsigned int *out_flags)
 364
 365 {
 366         *out_hwirq = intspec[0];
 367
 368         /*
 369          * If intsize is at least 2, we look for the type in the second cell,
 370          * we assume the LSB indicates a level interrupt.
 371          */
 372         if (intsize > 1) {
 373                 if (intspec[1] & 1)
 374                         *out_flags = IRQ_TYPE_LEVEL_LOW;
 375                 else
 376                         *out_flags = IRQ_TYPE_EDGE_RISING;
 377         } else
 378                 *out_flags = IRQ_TYPE_LEVEL_LOW;
 379
 380         return 0;
 381 }
 382
 383 int xics_set_irq_type(struct irq_data *d, unsigned int flow_type)
 384 {
 385         /*
 386          * We only support these. This has really no effect other than setting
 387          * the corresponding descriptor bits mind you but those will in turn
 388          * affect the resend function when re-enabling an edge interrupt.
 389          *
 390          * Set set the default to edge as explained in map().
 391          */
 392         if (flow_type == IRQ_TYPE_DEFAULT || flow_type == IRQ_TYPE_NONE)
 393                 flow_type = IRQ_TYPE_EDGE_RISING;
 394
 395         if (flow_type != IRQ_TYPE_EDGE_RISING &&
 396             flow_type != IRQ_TYPE_LEVEL_LOW)
 397                 return -EINVAL;
 398
 399         irqd_set_trigger_type(d, flow_type);
 400
 401         return IRQ_SET_MASK_OK_NOCOPY;
 402 }
 403
 404 int xics_retrigger(struct irq_data *data)
 405 {
 406         /*
 407          * We need to push a dummy CPPR when retriggering, since the subsequent
 408          * EOI will try to pop it. Passing 0 works, as the function hard codes
 409          * the priority value anyway.
 410          */
 411         xics_push_cppr(0);
 412
 413         /* Tell the core to do a soft retrigger */
 414         return 0;
 415 }
 416
 417 static const struct irq_domain_ops xics_host_ops = {
 418         .match = xics_host_match,
 419         .map = xics_host_map,
 420         .xlate = xics_host_xlate,
 421 };
 422
 423 static void __init xics_init_host(void)
 424 {
 425         xics_host = irq_domain_add_tree(NULL, &xics_host_ops, NULL);
 426         BUG_ON(xics_host == NULL);
 427         irq_set_default_host(xics_host);
 428 }
 429
 430 void __init xics_register_ics(struct ics *ics)
 431 {
 432         list_add(&ics->link, &ics_list);
 433 }
 434
 435 static void __init xics_get_server_size(void)
 436 {
 437         struct device_node *np;
 438         const __be32 *isize;
 439
 440         /* We fetch the interrupt server size from the first ICS node
 441          * we find if any
 442          */
 443         np = of_find_compatible_node(NULL, NULL, "ibm,ppc-xics");
 444         if (!np)
 445                 return;
 446         isize = of_get_property(np, "ibm,interrupt-server#-size", NULL);
 447         if (!isize)
 448                 return;
 449         xics_interrupt_server_size = be32_to_cpu(*isize);
 450         of_node_put(np);
 451 }
 452
 453 void __init xics_init(void)
 454 {
 455         int rc = -1;
 456
 457         /* Fist locate ICP */
 458         if (firmware_has_feature(FW_FEATURE_LPAR))
 459                 rc = icp_hv_init();
 460         if (rc < 0) {
 461                 rc = icp_native_init();
 462                 if (rc == -ENODEV)
 463                     rc = icp_opal_init();
 464         }
 465         if (rc < 0) {
 466                 pr_warning("XICS: Cannot find a Presentation Controller !\n");
 467                 return;
 468         }
 469
 470         /* Copy get_irq callback over to ppc_md */
 471         ppc_md.get_irq = icp_ops->get_irq;
 472
 473         /* Patch up IPI chip EOI */
 474         xics_ipi_chip.irq_eoi = icp_ops->eoi;
 475
 476         /* Now locate ICS */
 477         rc = ics_rtas_init();
 478         if (rc < 0)
 479                 rc = ics_opal_init();
 480         if (rc < 0)
 481                 pr_warning("XICS: Cannot find a Source Controller !\n");
 482
 483         /* Initialize common bits */
 484         xics_get_server_size();
 485         xics_update_irq_servers();
 486         xics_init_host();
 487         xics_setup_cpu();
 488 }