board/RRvision/RRvision.c

   1 /*
   2  * (C) Copyright 2001-2002
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25 #include <mpc8xx.h>
  26
  27 /* ------------------------------------------------------------------------- */
  28
  29 static long int dram_size (long int, long int *, long int);
  30
  31 /* ------------------------------------------------------------------------- */
  32
  33 #define _NOT_USED_      0xFFFFFFFF
  34
  35 const uint sdram_table[] =
  36 {
  37         /*
  38          * Single Read. (Offset 0 in UPMA RAM)
  39          */
  40         0x1F07FC04, 0xEEAEFC04, 0x11ADFC04, 0xEFBBBC00,
  41         0x1FF77C47, /* last */
  42         /*
  43          * SDRAM Initialization (offset 5 in UPMA RAM)
  44          *
  45          * This is no UPM entry point. The following definition uses
  46          * the remaining space to establish an initialization
  47          * sequence, which is executed by a RUN command.
  48          *
  49          */
  50                     0x1FF77C34, 0xEFEABC34, 0x1FB57C35, /* last */
  51         /*
  52          * Burst Read. (Offset 8 in UPMA RAM)
  53          */
  54         0x1F07FC04, 0xEEAEFC04, 0x10ADFC04, 0xF0AFFC00,
  55         0xF0AFFC00, 0xF1AFFC00, 0xEFBBBC00, 0x1FF77C47, /* last */
  56         _NOT_USED_, _NOT_USED_, _NOT_USED_, _NOT_USED_,
  57         _NOT_USED_, _NOT_USED_, _NOT_USED_, _NOT_USED_,
  58         /*
  59          * Single Write. (Offset 18 in UPMA RAM)
  60          */
  61         0x1F07FC04, 0xEEAEBC00, 0x01B93C04, 0x1FF77C47, /* last */
  62         _NOT_USED_, _NOT_USED_, _NOT_USED_, _NOT_USED_,
  63         /*
  64          * Burst Write. (Offset 20 in UPMA RAM)
  65          */
  66         0x1F07FC04, 0xEEAEBC00, 0x10AD7C00, 0xF0AFFC00,
  67         0xF0AFFC00, 0xE1BBBC04, 0x1FF77C47, /* last */
  68                                             _NOT_USED_,
  69         _NOT_USED_, _NOT_USED_, _NOT_USED_, _NOT_USED_,
  70         _NOT_USED_, _NOT_USED_, _NOT_USED_, _NOT_USED_,
  71         /*
  72          * Refresh  (Offset 30 in UPMA RAM)
  73          */
  74         0x1FF5FC84, 0xFFFFFC04, 0xFFFFFC04, 0xFFFFFC04,
  75         0xFFFFFC84, 0xFFFFFC07, /* last */
  76                                 _NOT_USED_, _NOT_USED_,
  77         _NOT_USED_, _NOT_USED_, _NOT_USED_, _NOT_USED_,
  78         /*
  79          * Exception. (Offset 3c in UPMA RAM)
  80          */
  81         0x7FFFFC07, /* last */
  82                     _NOT_USED_, _NOT_USED_, _NOT_USED_,
  83 };
  84
  85 /* ------------------------------------------------------------------------- */
  86
  87
  88 /*
  89  * Check Board Identity:
  90  *
  91  * Always return 1 (no second DRAM bank).
  92  */
  93
  94 int checkboard (void)
  95 {
  96         char buf[64];
  97         int i;
  98         int l = getenv_f("serial#", buf, sizeof(buf));
  99
 100         puts ("Board: RRvision ");
 101
 102         for (i=0; i < l; ++i) {
 103                 if (buf[i] == ' ')
 104                         break;
 105                 putc (buf[i]);
 106         }
 107
 108         putc ('\n');
 109
 110         return (0);
 111 }
 112
 113 /* ------------------------------------------------------------------------- */
 114
 115 phys_size_t initdram (int board_type)
 116 {
 117         volatile immap_t *immap = (immap_t *) CONFIG_SYS_IMMR;
 118         volatile memctl8xx_t *memctl = &immap->im_memctl;
 119         unsigned long reg;
 120         long int size8, size9;
 121         long int size = 0;
 122
 123         upmconfig (UPMA, (uint *)sdram_table, sizeof(sdram_table) / sizeof(uint));
 124
 125         /*
 126          * Preliminary prescaler for refresh (depends on number of
 127          * banks): This value is selected for four cycles every 62.4 us
 128          * with two SDRAM banks or four cycles every 31.2 us with one
 129          * bank. It will be adjusted after memory sizing.
 130          */
 131         memctl->memc_mptpr = CONFIG_SYS_MPTPR_2BK_8K;
 132
 133         memctl->memc_mar = 0x00000088;
 134
 135         /*
 136          * Map controller bank 1 the SDRAM bank 2 at physical address 0.
 137          */
 138         memctl->memc_or1 = CONFIG_SYS_OR2_PRELIM;
 139         memctl->memc_br1 = CONFIG_SYS_BR2_PRELIM;
 140
 141         memctl->memc_mamr = CONFIG_SYS_MAMR_8COL & (~(MAMR_PTAE));      /* no refresh yet */
 142
 143         udelay (200);
 144
 145         /* perform SDRAM initializsation sequence */
 146
 147         memctl->memc_mcr = 0x80002105;  /* SDRAM bank 0 */
 148         udelay (1);
 149         memctl->memc_mcr = 0x80002230;  /* SDRAM bank 0 - execute twice */
 150         udelay (1);
 151
 152         memctl->memc_mamr |= MAMR_PTAE; /* enable refresh */
 153
 154         udelay (1000);
 155
 156         /*
 157          * Check Bank 0 Memory Size
 158          *
 159          * try 8 column mode
 160          */
 161         size8 = dram_size (CONFIG_SYS_MAMR_8COL,
 162                            SDRAM_BASE2_PRELIM,
 163                            SDRAM_MAX_SIZE);
 164
 165         udelay (1000);
 166
 167         /*
 168          * try 9 column mode
 169          */
 170         size9 = dram_size (CONFIG_SYS_MAMR_9COL,
 171                            SDRAM_BASE2_PRELIM,
 172                            SDRAM_MAX_SIZE);
 173
 174         if (size8 < size9) {            /* leave configuration at 9 columns */
 175                 size = size9;
 176 /*              debug ("SDRAM Bank 0 in 9 column mode: %ld MB\n", size >> 20);  */
 177         } else {                        /* back to 8 columns            */
 178                 size = size8;
 179                 memctl->memc_mamr = CONFIG_SYS_MAMR_8COL;
 180                 udelay (500);
 181 /*              debug ("SDRAM Bank 0 in 8 column mode: %ld MB\n", size >> 20);  */
 182         }
 183
 184         udelay (1000);
 185
 186         /*
 187          * Adjust refresh rate depending on SDRAM type
 188          * For types > 128 MBit leave it at the current (fast) rate
 189          */
 190         if (size < 0x02000000) {
 191                 /* reduce to 15.6 us (62.4 us / quad) */
 192                 memctl->memc_mptpr = CONFIG_SYS_MPTPR_2BK_4K;
 193                 udelay (1000);
 194         }
 195
 196         /*
 197          * Final mapping
 198          */
 199         memctl->memc_or1 = ((-size) & 0xFFFF0000) | CONFIG_SYS_OR_TIMING_SDRAM;
 200         memctl->memc_br1 = (CONFIG_SYS_SDRAM_BASE & BR_BA_MSK) | BR_MS_UPMA | BR_V;
 201
 202         /*
 203          * No bank 1
 204          *
 205          * invalidate bank
 206          */
 207         memctl->memc_br3 = 0;
 208
 209         /* adjust refresh rate depending on SDRAM type, one bank */
 210         reg = memctl->memc_mptpr;
 211         reg >>= 1;                      /* reduce to CONFIG_SYS_MPTPR_1BK_8K / _4K */
 212         memctl->memc_mptpr = reg;
 213
 214         udelay (10000);
 215
 216         return (size);
 217 }
 218
 219 /* ------------------------------------------------------------------------- */
 220
 221 /*
 222  * Check memory range for valid RAM. A simple memory test determines
 223  * the actually available RAM size between addresses `base' and
 224  * `base + maxsize'. Some (not all) hardware errors are detected:
 225  * - short between address lines
 226  * - short between data lines
 227  */
 228
 229 static long int dram_size (long int mamr_value, long int *base,
 230                                                    long int maxsize)
 231 {
 232         volatile immap_t *immap = (immap_t *) CONFIG_SYS_IMMR;
 233         volatile memctl8xx_t *memctl = &immap->im_memctl;
 234
 235         memctl->memc_mamr = mamr_value;
 236
 237         return (get_ram_size(base, maxsize));
 238 }