board/freescale/p1_p2_rdb/p1_p2_rdb.c

   1 /*
   2  * Copyright 2009-2011 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <command.h>
  25 #include <asm/processor.h>
  26 #include <asm/mmu.h>
  27 #include <asm/cache.h>
  28 #include <asm/immap_85xx.h>
  29 #include <asm/fsl_serdes.h>
  30 #include <asm/io.h>
  31 #include <miiphy.h>
  32 #include <libfdt.h>
  33 #include <fdt_support.h>
  34 #include <fsl_mdio.h>
  35 #include <tsec.h>
  36 #include <vsc7385.h>
  37 #include <netdev.h>
  38 #include <rtc.h>
  39 #include <i2c.h>
  40
  41 DECLARE_GLOBAL_DATA_PTR;
  42
  43 #define VSC7385_RST_SET         0x00080000
  44 #define SLIC_RST_SET            0x00040000
  45 #define SGMII_PHY_RST_SET       0x00020000
  46 #define PCIE_RST_SET            0x00010000
  47 #define RGMII_PHY_RST_SET       0x02000000
  48
  49 #define USB_RST_CLR             0x04000000
  50
  51 #define GPIO_DIR                0x060f0000
  52
  53 #define BOARD_PERI_RST_SET      VSC7385_RST_SET | SLIC_RST_SET | \
  54                                 SGMII_PHY_RST_SET | PCIE_RST_SET | \
  55                                 RGMII_PHY_RST_SET
  56
  57 #define SYSCLK_MASK     0x00200000
  58 #define BOARDREV_MASK   0x10100000
  59 #define BOARDREV_C      0x00100000
  60 #define BOARDREV_D      0x00000000
  61
  62 #define SYSCLK_66       66666666
  63 #define SYSCLK_100      100000000
  64
  65 unsigned long get_board_sys_clk(ulong dummy)
  66 {
  67         volatile ccsr_gpio_t *pgpio = (void *)(CONFIG_SYS_MPC85xx_GPIO_ADDR);
  68         u32 val_gpdat, sysclk_gpio;
  69
  70         val_gpdat = in_be32(&pgpio->gpdat);
  71         sysclk_gpio = val_gpdat & SYSCLK_MASK;
  72
  73         if(sysclk_gpio == 0)
  74                 return SYSCLK_66;
  75         else
  76                 return SYSCLK_100;
  77
  78         return 0;
  79 }
  80
  81 #ifdef CONFIG_MMC
  82 int board_early_init_f (void)
  83 {
  84         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
  85
  86         setbits_be32(&gur->pmuxcr,
  87                         (MPC85xx_PMUXCR_SDHC_CD |
  88                          MPC85xx_PMUXCR_SDHC_WP));
  89         return 0;
  90 }
  91 #endif
  92
  93 int checkboard (void)
  94 {
  95         u32 val_gpdat, board_rev_gpio;
  96         volatile ccsr_gpio_t *pgpio = (void *)(CONFIG_SYS_MPC85xx_GPIO_ADDR);
  97         char board_rev = 0;
  98         struct cpu_type *cpu;
  99
 100         val_gpdat = in_be32(&pgpio->gpdat);
 101         board_rev_gpio = val_gpdat & BOARDREV_MASK;
 102         if (board_rev_gpio == BOARDREV_C)
 103                 board_rev = 'C';
 104         else if (board_rev_gpio == BOARDREV_D)
 105                 board_rev = 'D';
 106         else
 107                 panic ("Unexpected Board REV %x detected!!\n", board_rev_gpio);
 108
 109         cpu = gd->cpu;
 110         printf ("Board: %sRDB Rev%c\n", cpu->name, board_rev);
 111 #ifdef CONFIG_PHYS_64BIT
 112         puts ("(36-bit addrmap) \n");
 113 #endif
 114         setbits_be32(&pgpio->gpdir, GPIO_DIR);
 115
 116 /*
 117  * Bringing the following peripherals out of reset via GPIOs
 118  * 0 = reset and 1 = out of reset
 119  * GPIO12 - Reset to Ethernet Switch
 120  * GPIO13 - Reset to SLIC/SLAC devices
 121  * GPIO14 - Reset to SGMII_PHY_N
 122  * GPIO15 - Reset to PCIe slots
 123  * GPIO6  - Reset to RGMII PHY
 124  * GPIO5  - Reset to USB3300 devices 1 = reset and 0 = out of reset
 125  */
 126         clrsetbits_be32(&pgpio->gpdat, USB_RST_CLR, BOARD_PERI_RST_SET);
 127
 128         return 0;
 129 }
 130
 131 int board_early_init_r(void)
 132 {
 133         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 134         const u8 flash_esel = find_tlb_idx((void *)flashbase, 1);
 135         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 136         unsigned int orig_bus = i2c_get_bus_num();
 137         u8 i2c_data;
 138
 139         i2c_set_bus_num(1);
 140         if (i2c_read(CONFIG_SYS_I2C_PCA9557_ADDR, 0,
 141                 1, &i2c_data, sizeof(i2c_data)) == 0) {
 142                 if (i2c_data & 0x2)
 143                         puts("NOR Flash Bank : Secondary\n");
 144                 else
 145                         puts("NOR Flash Bank : Primary\n");
 146
 147                 if (i2c_data & 0x1) {
 148                         setbits_be32(&gur->pmuxcr, MPC85xx_PMUXCR_SD_DATA);
 149                         puts("SD/MMC : 8-bit Mode\n");
 150                         puts("eSPI : Disabled\n");
 151                 } else {
 152                         puts("SD/MMC : 4-bit Mode\n");
 153                         puts("eSPI : Enabled\n");
 154                 }
 155         } else {
 156                 puts("Failed reading I2C Chip 0x18 on bus 1\n");
 157         }
 158         i2c_set_bus_num(orig_bus);
 159
 160         /*
 161          * Remap Boot flash region to caching-inhibited
 162          * so that flash can be erased properly.
 163          */
 164
 165         /* Flush d-cache and invalidate i-cache of any FLASH data */
 166         flush_dcache();
 167         invalidate_icache();
 168
 169         /* invalidate existing TLB entry for flash */
 170         disable_tlb(flash_esel);
 171
 172         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,
 173                         MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G,
 174                         0, flash_esel, BOOKE_PAGESZ_16M, 1);
 175         rtc_reset();
 176         return 0;
 177 }
 178
 179
 180 #ifdef CONFIG_TSEC_ENET
 181 int board_eth_init(bd_t *bis)
 182 {
 183         struct fsl_pq_mdio_info mdio_info;
 184         struct tsec_info_struct tsec_info[4];
 185         int num = 0;
 186         char *tmp;
 187         unsigned int vscfw_addr;
 188
 189 #ifdef CONFIG_TSEC1
 190         SET_STD_TSEC_INFO(tsec_info[num], 1);
 191         num++;
 192 #endif
 193 #ifdef CONFIG_TSEC2
 194         SET_STD_TSEC_INFO(tsec_info[num], 2);
 195         num++;
 196 #endif
 197 #ifdef CONFIG_TSEC3
 198         SET_STD_TSEC_INFO(tsec_info[num], 3);
 199         if (is_serdes_configured(SGMII_TSEC3)) {
 200                 puts("eTSEC3 is in sgmii mode.\n");
 201                 tsec_info[num].flags |= TSEC_SGMII;
 202         }
 203         num++;
 204 #endif
 205         if (!num) {
 206                 printf("No TSECs initialized\n");
 207                 return 0;
 208         }
 209 #ifdef CONFIG_VSC7385_ENET
 210 /* If a VSC7385 microcode image is present, then upload it. */
 211         if ((tmp = getenv ("vscfw_addr")) != NULL) {
 212                 vscfw_addr = simple_strtoul (tmp, NULL, 16);
 213                 printf("uploading VSC7385 microcode from %x\n", vscfw_addr);
 214                 if (vsc7385_upload_firmware((void *) vscfw_addr,
 215                                         CONFIG_VSC7385_IMAGE_SIZE))
 216                         puts("Failure uploading VSC7385 microcode.\n");
 217         } else
 218                 puts("No address specified for VSC7385 microcode.\n");
 219 #endif
 220
 221         mdio_info.regs = (struct tsec_mii_mng *)CONFIG_SYS_MDIO_BASE_ADDR;
 222         mdio_info.name = DEFAULT_MII_NAME;
 223         fsl_pq_mdio_init(bis, &mdio_info);
 224
 225         tsec_eth_init(bis, tsec_info, num);
 226
 227         return pci_eth_init(bis);
 228 }
 229 #endif
 230
 231 #if defined(CONFIG_OF_BOARD_SETUP)
 232 extern void ft_pci_board_setup(void *blob);
 233
 234 void ft_board_setup(void *blob, bd_t *bd)
 235 {
 236         phys_addr_t base;
 237         phys_size_t size;
 238
 239         ft_cpu_setup(blob, bd);
 240
 241         base = getenv_bootm_low();
 242         size = getenv_bootm_size();
 243
 244 #if defined(CONFIG_PCI)
 245         ft_pci_board_setup(blob);
 246 #endif /* #if defined(CONFIG_PCI) */
 247
 248         fdt_fixup_memory(blob, (u64)base, (u64)size);
 249 }
 250 #endif