drivers/gpu/drm/nouveau/nvkm/engine/disp/sorgm200.c

   1 /*
   2  * Copyright 2012 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Ben Skeggs
  23  */
  24 #include "ior.h"
  25 #include "nv50.h"
  26
  27 #include <subdev/timer.h>
  28
  29 static inline u32
  30 gm200_sor_soff(struct nvkm_output_dp *outp)
  31 {
  32         return (ffs(outp->base.info.or) - 1) * 0x800;
  33 }
  34
  35 static inline u32
  36 gm200_sor_loff(struct nvkm_output_dp *outp)
  37 {
  38         return gm200_sor_soff(outp) + !(outp->base.info.sorconf.link & 1) * 0x80;
  39 }
  40
  41 static inline u32
  42 gm200_sor_dp_lane_map(struct nvkm_device *device, u8 lane)
  43 {
  44         return nvkm_ior_find(device->disp, SOR, -1)->func->dp.lanes[lane] * 8;
  45 }
  46
  47 static int
  48 gm200_sor_dp_drv_ctl(struct nvkm_output_dp *outp,
  49                      int ln, int vs, int pe, int pc)
  50 {
  51         struct nvkm_device *device = outp->base.disp->engine.subdev.device;
  52         struct nvkm_bios *bios = device->bios;
  53         const u32 shift = gm200_sor_dp_lane_map(device, ln);
  54         const u32 loff = gm200_sor_loff(outp);
  55         u32 addr, data[4];
  56         u8  ver, hdr, cnt, len;
  57         struct nvbios_dpout info;
  58         struct nvbios_dpcfg ocfg;
  59
  60         addr = nvbios_dpout_match(bios, outp->base.info.hasht,
  61                                         outp->base.info.hashm,
  62                                   &ver, &hdr, &cnt, &len, &info);
  63         if (!addr)
  64                 return -ENODEV;
  65
  66         addr = nvbios_dpcfg_match(bios, addr, pc, vs, pe,
  67                                   &ver, &hdr, &cnt, &len, &ocfg);
  68         if (!addr)
  69                 return -EINVAL;
  70         ocfg.tx_pu &= 0x0f;
  71
  72         data[0] = nvkm_rd32(device, 0x61c118 + loff) & ~(0x000000ff << shift);
  73         data[1] = nvkm_rd32(device, 0x61c120 + loff) & ~(0x000000ff << shift);
  74         data[2] = nvkm_rd32(device, 0x61c130 + loff);
  75         if ((data[2] & 0x00000f00) < (ocfg.tx_pu << 8) || ln == 0)
  76                 data[2] = (data[2] & ~0x00000f00) | (ocfg.tx_pu << 8);
  77         nvkm_wr32(device, 0x61c118 + loff, data[0] | (ocfg.dc << shift));
  78         nvkm_wr32(device, 0x61c120 + loff, data[1] | (ocfg.pe << shift));
  79         nvkm_wr32(device, 0x61c130 + loff, data[2]);
  80         data[3] = nvkm_rd32(device, 0x61c13c + loff) & ~(0x000000ff << shift);
  81         nvkm_wr32(device, 0x61c13c + loff, data[3] | (ocfg.pc << shift));
  82         return 0;
  83 }
  84
  85 static int
  86 gm200_sor_dp_lnk_pwr(struct nvkm_output_dp *outp, int nr)
  87 {
  88         struct nvkm_device *device = outp->base.disp->engine.subdev.device;
  89         const u32 soff = gm200_sor_soff(outp);
  90         const u32 loff = gm200_sor_loff(outp);
  91         u32 mask = 0, i;
  92
  93         for (i = 0; i < nr; i++)
  94                 mask |= 1 << (gm200_sor_dp_lane_map(device, i) >> 3);
  95
  96         nvkm_mask(device, 0x61c130 + loff, 0x0000000f, mask);
  97         nvkm_mask(device, 0x61c034 + soff, 0x80000000, 0x80000000);
  98         nvkm_msec(device, 2000,
  99                 if (!(nvkm_rd32(device, 0x61c034 + soff) & 0x80000000))
 100                         break;
 101         );
 102         return 0;
 103 }
 104
 105 static const struct nvkm_output_dp_func
 106 gm200_sor_dp_func = {
 107         .pattern = gm107_sor_dp_pattern,
 108         .lnk_pwr = gm200_sor_dp_lnk_pwr,
 109         .lnk_ctl = gf119_sor_dp_lnk_ctl,
 110         .drv_ctl = gm200_sor_dp_drv_ctl,
 111         .vcpi = gf119_sor_dp_vcpi,
 112 };
 113
 114 int
 115 gm200_sor_dp_new(struct nvkm_disp *disp, int index, struct dcb_output *dcbE,
 116                  struct nvkm_output **poutp)
 117 {
 118         return nvkm_output_dp_new_(&gm200_sor_dp_func, disp, index, dcbE, poutp);
 119 }
 120
 121 void
 122 gm200_sor_magic(struct nvkm_output *outp)
 123 {
 124         struct nvkm_device *device = outp->disp->engine.subdev.device;
 125         const u32 soff = outp->or * 0x100;
 126         const u32 data = outp->or + 1;
 127         if (outp->info.sorconf.link & 1)
 128                 nvkm_mask(device, 0x612308 + soff, 0x0000001f, 0x00000000 | data);
 129         if (outp->info.sorconf.link & 2)
 130                 nvkm_mask(device, 0x612388 + soff, 0x0000001f, 0x00000010 | data);
 131 }
 132
 133 static const struct nvkm_ior_func
 134 gm200_sor = {
 135         .state = gf119_sor_state,
 136         .power = nv50_sor_power,
 137         .hdmi = {
 138                 .ctrl = gk104_hdmi_ctrl,
 139         },
 140         .dp = {
 141                 .lanes = { 0, 1, 2, 3 },
 142         },
 143 };
 144
 145 int
 146 gm200_sor_new(struct nvkm_disp *disp, int id)
 147 {
 148         return nvkm_ior_new_(&gm200_sor, disp, SOR, id);
 149 }