drivers/net/ethernet/mellanox/mlx4/mlx4_en.h

   1 /*
   2  * Copyright (c) 2007 Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  *
  32  */
  33
  34 #ifndef _MLX4_EN_H_
  35 #define _MLX4_EN_H_
  36
  37 #include <linux/bitops.h>
  38 #include <linux/compiler.h>
  39 #include <linux/list.h>
  40 #include <linux/mutex.h>
  41 #include <linux/netdevice.h>
  42 #include <linux/if_vlan.h>
  43 #include <linux/net_tstamp.h>
  44 #ifdef CONFIG_MLX4_EN_DCB
  45 #include <linux/dcbnl.h>
  46 #endif
  47 #include <linux/cpu_rmap.h>
  48 #include <linux/ptp_clock_kernel.h>
  49
  50 #include <linux/mlx4/device.h>
  51 #include <linux/mlx4/qp.h>
  52 #include <linux/mlx4/cq.h>
  53 #include <linux/mlx4/srq.h>
  54 #include <linux/mlx4/doorbell.h>
  55 #include <linux/mlx4/cmd.h>
  56
  57 #include "en_port.h"
  58
  59 #define DRV_NAME        "mlx4_en"
  60 #define DRV_VERSION     "2.2-1"
  61 #define DRV_RELDATE     "Feb 2014"
  62
  63 #define MLX4_EN_MSG_LEVEL       (NETIF_MSG_LINK | NETIF_MSG_IFDOWN)
  64
  65 /*
  66  * Device constants
  67  */
  68
  69
  70 #define MLX4_EN_PAGE_SHIFT      12
  71 #define MLX4_EN_PAGE_SIZE       (1 << MLX4_EN_PAGE_SHIFT)
  72 #define DEF_RX_RINGS            16
  73 #define MAX_RX_RINGS            128
  74 #define MIN_RX_RINGS            4
  75 #define TXBB_SIZE               64
  76 #define HEADROOM                (2048 / TXBB_SIZE + 1)
  77 #define STAMP_STRIDE            64
  78 #define STAMP_DWORDS            (STAMP_STRIDE / 4)
  79 #define STAMP_SHIFT             31
  80 #define STAMP_VAL               0x7fffffff
  81 #define STATS_DELAY             (HZ / 4)
  82 #define SERVICE_TASK_DELAY      (HZ / 4)
  83 #define MAX_NUM_OF_FS_RULES     256
  84
  85 #define MLX4_EN_FILTER_HASH_SHIFT 4
  86 #define MLX4_EN_FILTER_EXPIRY_QUOTA 60
  87
  88 /* Typical TSO descriptor with 16 gather entries is 352 bytes... */
  89 #define MAX_DESC_SIZE           512
  90 #define MAX_DESC_TXBBS          (MAX_DESC_SIZE / TXBB_SIZE)
  91
  92 /*
  93  * OS related constants and tunables
  94  */
  95
  96 #define MLX4_EN_PRIV_FLAGS_BLUEFLAME 1
  97
  98 #define MLX4_EN_WATCHDOG_TIMEOUT        (15 * HZ)
  99
 100 /* Use the maximum between 16384 and a single page */
 101 #define MLX4_EN_ALLOC_SIZE      PAGE_ALIGN(16384)
 102
 103 #define MLX4_EN_ALLOC_PREFER_ORDER      PAGE_ALLOC_COSTLY_ORDER
 104
 105 /* Receive fragment sizes; we use at most 3 fragments (for 9600 byte MTU
 106  * and 4K allocations) */
 107 enum {
 108         FRAG_SZ0 = 1536 - NET_IP_ALIGN,
 109         FRAG_SZ1 = 4096,
 110         FRAG_SZ2 = 4096,
 111         FRAG_SZ3 = MLX4_EN_ALLOC_SIZE
 112 };
 113 #define MLX4_EN_MAX_RX_FRAGS    4
 114
 115 /* Maximum ring sizes */
 116 #define MLX4_EN_MAX_TX_SIZE     8192
 117 #define MLX4_EN_MAX_RX_SIZE     8192
 118
 119 /* Minimum ring size for our page-allocation scheme to work */
 120 #define MLX4_EN_MIN_RX_SIZE     (MLX4_EN_ALLOC_SIZE / SMP_CACHE_BYTES)
 121 #define MLX4_EN_MIN_TX_SIZE     (4096 / TXBB_SIZE)
 122
 123 #define MLX4_EN_SMALL_PKT_SIZE          64
 124 #define MLX4_EN_MAX_TX_RING_P_UP        32
 125 #define MLX4_EN_NUM_UP                  8
 126 #define MLX4_EN_DEF_TX_RING_SIZE        512
 127 #define MLX4_EN_DEF_RX_RING_SIZE        1024
 128 #define MAX_TX_RINGS                    (MLX4_EN_MAX_TX_RING_P_UP * \
 129                                          MLX4_EN_NUM_UP)
 130
 131 #define MLX4_EN_DEFAULT_TX_WORK         256
 132
 133 /* Target number of packets to coalesce with interrupt moderation */
 134 #define MLX4_EN_RX_COAL_TARGET  44
 135 #define MLX4_EN_RX_COAL_TIME    0x10
 136
 137 #define MLX4_EN_TX_COAL_PKTS    16
 138 #define MLX4_EN_TX_COAL_TIME    0x10
 139
 140 #define MLX4_EN_RX_RATE_LOW             400000
 141 #define MLX4_EN_RX_COAL_TIME_LOW        0
 142 #define MLX4_EN_RX_RATE_HIGH            450000
 143 #define MLX4_EN_RX_COAL_TIME_HIGH       128
 144 #define MLX4_EN_RX_SIZE_THRESH          1024
 145 #define MLX4_EN_RX_RATE_THRESH          (1000000 / MLX4_EN_RX_COAL_TIME_HIGH)
 146 #define MLX4_EN_SAMPLE_INTERVAL         0
 147 #define MLX4_EN_AVG_PKT_SMALL           256
 148
 149 #define MLX4_EN_AUTO_CONF       0xffff
 150
 151 #define MLX4_EN_DEF_RX_PAUSE    1
 152 #define MLX4_EN_DEF_TX_PAUSE    1
 153
 154 /* Interval between successive polls in the Tx routine when polling is used
 155    instead of interrupts (in per-core Tx rings) - should be power of 2 */
 156 #define MLX4_EN_TX_POLL_MODER   16
 157 #define MLX4_EN_TX_POLL_TIMEOUT (HZ / 4)
 158
 159 #define SMALL_PACKET_SIZE      (256 - NET_IP_ALIGN)
 160 #define HEADER_COPY_SIZE       (128 - NET_IP_ALIGN)
 161 #define MLX4_LOOPBACK_TEST_PAYLOAD (HEADER_COPY_SIZE - ETH_HLEN)
 162
 163 #define MLX4_EN_MIN_MTU         46
 164 #define ETH_BCAST               0xffffffffffffULL
 165
 166 #define MLX4_EN_LOOPBACK_RETRIES        5
 167 #define MLX4_EN_LOOPBACK_TIMEOUT        100
 168
 169 #ifdef MLX4_EN_PERF_STAT
 170 /* Number of samples to 'average' */
 171 #define AVG_SIZE                        128
 172 #define AVG_FACTOR                      1024
 173 #define NUM_PERF_STATS                  NUM_PERF_COUNTERS
 174
 175 #define INC_PERF_COUNTER(cnt)           (++(cnt))
 176 #define ADD_PERF_COUNTER(cnt, add)      ((cnt) += (add))
 177 #define AVG_PERF_COUNTER(cnt, sample) \
 178         ((cnt) = ((cnt) * (AVG_SIZE - 1) + (sample) * AVG_FACTOR) / AVG_SIZE)
 179 #define GET_PERF_COUNTER(cnt)           (cnt)
 180 #define GET_AVG_PERF_COUNTER(cnt)       ((cnt) / AVG_FACTOR)
 181
 182 #else
 183
 184 #define NUM_PERF_STATS                  0
 185 #define INC_PERF_COUNTER(cnt)           do {} while (0)
 186 #define ADD_PERF_COUNTER(cnt, add)      do {} while (0)
 187 #define AVG_PERF_COUNTER(cnt, sample)   do {} while (0)
 188 #define GET_PERF_COUNTER(cnt)           (0)
 189 #define GET_AVG_PERF_COUNTER(cnt)       (0)
 190 #endif /* MLX4_EN_PERF_STAT */
 191
 192 /* Constants for TX flow */
 193 enum {
 194         MAX_INLINE = 104, /* 128 - 16 - 4 - 4 */
 195         MAX_BF = 256,
 196         MIN_PKT_LEN = 17,
 197 };
 198
 199 /*
 200  * Configurables
 201  */
 202
 203 enum cq_type {
 204         RX = 0,
 205         TX = 1,
 206 };
 207
 208
 209 /*
 210  * Useful macros
 211  */
 212 #define ROUNDUP_LOG2(x)         ilog2(roundup_pow_of_two(x))
 213 #define XNOR(x, y)              (!(x) == !(y))
 214
 215
 216 struct mlx4_en_tx_info {
 217         struct sk_buff *skb;
 218         u32 nr_txbb;
 219         u32 nr_bytes;
 220         u8 linear;
 221         u8 data_offset;
 222         u8 inl;
 223         u8 ts_requested;
 224 };
 225
 226
 227 #define MLX4_EN_BIT_DESC_OWN    0x80000000
 228 #define CTRL_SIZE       sizeof(struct mlx4_wqe_ctrl_seg)
 229 #define MLX4_EN_MEMTYPE_PAD     0x100
 230 #define DS_SIZE         sizeof(struct mlx4_wqe_data_seg)
 231
 232
 233 struct mlx4_en_tx_desc {
 234         struct mlx4_wqe_ctrl_seg ctrl;
 235         union {
 236                 struct mlx4_wqe_data_seg data; /* at least one data segment */
 237                 struct mlx4_wqe_lso_seg lso;
 238                 struct mlx4_wqe_inline_seg inl;
 239         };
 240 };
 241
 242 #define MLX4_EN_USE_SRQ         0x01000000
 243
 244 #define MLX4_EN_CX3_LOW_ID      0x1000
 245 #define MLX4_EN_CX3_HIGH_ID     0x1005
 246
 247 struct mlx4_en_rx_alloc {
 248         struct page     *page;
 249         dma_addr_t      dma;
 250         u32             page_offset;
 251         u32             page_size;
 252 };
 253
 254 struct mlx4_en_tx_ring {
 255         struct mlx4_hwq_resources wqres;
 256         u32 size ; /* number of TXBBs */
 257         u32 size_mask;
 258         u16 stride;
 259         u16 cqn;        /* index of port CQ associated with this ring */
 260         u32 prod;
 261         u32 cons;
 262         u32 buf_size;
 263         u32 doorbell_qpn;
 264         void *buf;
 265         u16 poll_cnt;
 266         struct mlx4_en_tx_info *tx_info;
 267         u8 *bounce_buf;
 268         u8 queue_index;
 269         cpumask_t affinity_mask;
 270         u32 last_nr_txbb;
 271         struct mlx4_qp qp;
 272         struct mlx4_qp_context context;
 273         int qpn;
 274         enum mlx4_qp_state qp_state;
 275         struct mlx4_srq dummy;
 276         unsigned long bytes;
 277         unsigned long packets;
 278         unsigned long tx_csum;
 279         unsigned long queue_stopped;
 280         unsigned long wake_queue;
 281         struct mlx4_bf bf;
 282         bool bf_enabled;
 283         bool bf_alloced;
 284         struct netdev_queue *tx_queue;
 285         int hwtstamp_tx_type;
 286         int inline_thold;
 287 };
 288
 289 struct mlx4_en_rx_desc {
 290         /* actual number of entries depends on rx ring stride */
 291         struct mlx4_wqe_data_seg data[0];
 292 };
 293
 294 struct mlx4_en_rx_ring {
 295         struct mlx4_hwq_resources wqres;
 296         struct mlx4_en_rx_alloc page_alloc[MLX4_EN_MAX_RX_FRAGS];
 297         u32 size ;      /* number of Rx descs*/
 298         u32 actual_size;
 299         u32 size_mask;
 300         u16 stride;
 301         u16 log_stride;
 302         u16 cqn;        /* index of port CQ associated with this ring */
 303         u32 prod;
 304         u32 cons;
 305         u32 buf_size;
 306         u8  fcs_del;
 307         void *buf;
 308         void *rx_info;
 309         unsigned long bytes;
 310         unsigned long packets;
 311 #ifdef CONFIG_NET_RX_BUSY_POLL
 312         unsigned long yields;
 313         unsigned long misses;
 314         unsigned long cleaned;
 315 #endif
 316         unsigned long csum_ok;
 317         unsigned long csum_none;
 318         int hwtstamp_rx_filter;
 319         cpumask_var_t affinity_mask;
 320 };
 321
 322 struct mlx4_en_cq {
 323         struct mlx4_cq          mcq;
 324         struct mlx4_hwq_resources wqres;
 325         int                     ring;
 326         struct net_device      *dev;
 327         struct napi_struct      napi;
 328         int size;
 329         int buf_size;
 330         unsigned vector;
 331         enum cq_type is_tx;
 332         u16 moder_time;
 333         u16 moder_cnt;
 334         struct mlx4_cqe *buf;
 335 #define MLX4_EN_OPCODE_ERROR    0x1e
 336
 337 #ifdef CONFIG_NET_RX_BUSY_POLL
 338         unsigned int state;
 339 #define MLX4_EN_CQ_STATE_IDLE        0
 340 #define MLX4_EN_CQ_STATE_NAPI     1    /* NAPI owns this CQ */
 341 #define MLX4_EN_CQ_STATE_POLL     2    /* poll owns this CQ */
 342 #define MLX4_CQ_LOCKED (MLX4_EN_CQ_STATE_NAPI | MLX4_EN_CQ_STATE_POLL)
 343 #define MLX4_EN_CQ_STATE_NAPI_YIELD  4    /* NAPI yielded this CQ */
 344 #define MLX4_EN_CQ_STATE_POLL_YIELD  8    /* poll yielded this CQ */
 345 #define CQ_YIELD (MLX4_EN_CQ_STATE_NAPI_YIELD | MLX4_EN_CQ_STATE_POLL_YIELD)
 346 #define CQ_USER_PEND (MLX4_EN_CQ_STATE_POLL | MLX4_EN_CQ_STATE_POLL_YIELD)
 347         spinlock_t poll_lock; /* protects from LLS/napi conflicts */
 348 #endif  /* CONFIG_NET_RX_BUSY_POLL */
 349         struct irq_desc *irq_desc;
 350 };
 351
 352 struct mlx4_en_port_profile {
 353         u32 flags;
 354         u32 tx_ring_num;
 355         u32 rx_ring_num;
 356         u32 tx_ring_size;
 357         u32 rx_ring_size;
 358         u8 rx_pause;
 359         u8 rx_ppp;
 360         u8 tx_pause;
 361         u8 tx_ppp;
 362         int rss_rings;
 363         int inline_thold;
 364 };
 365
 366 struct mlx4_en_profile {
 367         int rss_xor;
 368         int udp_rss;
 369         u8 rss_mask;
 370         u32 active_ports;
 371         u32 small_pkt_int;
 372         u8 no_reset;
 373         u8 num_tx_rings_p_up;
 374         struct mlx4_en_port_profile prof[MLX4_MAX_PORTS + 1];
 375 };
 376
 377 struct mlx4_en_dev {
 378         struct mlx4_dev         *dev;
 379         struct pci_dev          *pdev;
 380         struct mutex            state_lock;
 381         struct net_device       *pndev[MLX4_MAX_PORTS + 1];
 382         u32                     port_cnt;
 383         bool                    device_up;
 384         struct mlx4_en_profile  profile;
 385         u32                     LSO_support;
 386         struct workqueue_struct *workqueue;
 387         struct device           *dma_device;
 388         void __iomem            *uar_map;
 389         struct mlx4_uar         priv_uar;
 390         struct mlx4_mr          mr;
 391         u32                     priv_pdn;
 392         spinlock_t              uar_lock;
 393         u8                      mac_removed[MLX4_MAX_PORTS + 1];
 394         rwlock_t                clock_lock;
 395         u32                     nominal_c_mult;
 396         struct cyclecounter     cycles;
 397         struct timecounter      clock;
 398         unsigned long           last_overflow_check;
 399         unsigned long           overflow_period;
 400         struct ptp_clock        *ptp_clock;
 401         struct ptp_clock_info   ptp_clock_info;
 402 };
 403
 404
 405 struct mlx4_en_rss_map {
 406         int base_qpn;
 407         struct mlx4_qp qps[MAX_RX_RINGS];
 408         enum mlx4_qp_state state[MAX_RX_RINGS];
 409         struct mlx4_qp indir_qp;
 410         enum mlx4_qp_state indir_state;
 411 };
 412
 413 struct mlx4_en_port_state {
 414         int link_state;
 415         int link_speed;
 416         int transciver;
 417 };
 418
 419 struct mlx4_en_pkt_stats {
 420         unsigned long broadcast;
 421         unsigned long rx_prio[8];
 422         unsigned long tx_prio[8];
 423 #define NUM_PKT_STATS           17
 424 };
 425
 426 struct mlx4_en_port_stats {
 427         unsigned long tso_packets;
 428         unsigned long queue_stopped;
 429         unsigned long wake_queue;
 430         unsigned long tx_timeout;
 431         unsigned long rx_alloc_failed;
 432         unsigned long rx_chksum_good;
 433         unsigned long rx_chksum_none;
 434         unsigned long tx_chksum_offload;
 435 #define NUM_PORT_STATS          8
 436 };
 437
 438 struct mlx4_en_perf_stats {
 439         u32 tx_poll;
 440         u64 tx_pktsz_avg;
 441         u32 inflight_avg;
 442         u16 tx_coal_avg;
 443         u16 rx_coal_avg;
 444         u32 napi_quota;
 445 #define NUM_PERF_COUNTERS               6
 446 };
 447
 448 enum mlx4_en_mclist_act {
 449         MCLIST_NONE,
 450         MCLIST_REM,
 451         MCLIST_ADD,
 452 };
 453
 454 struct mlx4_en_mc_list {
 455         struct list_head        list;
 456         enum mlx4_en_mclist_act action;
 457         u8                      addr[ETH_ALEN];
 458         u64                     reg_id;
 459         u64                     tunnel_reg_id;
 460 };
 461
 462 struct mlx4_en_frag_info {
 463         u16 frag_size;
 464         u16 frag_prefix_size;
 465         u16 frag_stride;
 466         u16 frag_align;
 467 };
 468
 469 #ifdef CONFIG_MLX4_EN_DCB
 470 /* Minimal TC BW - setting to 0 will block traffic */
 471 #define MLX4_EN_BW_MIN 1
 472 #define MLX4_EN_BW_MAX 100 /* Utilize 100% of the line */
 473
 474 #define MLX4_EN_TC_ETS 7
 475
 476 #endif
 477
 478 struct ethtool_flow_id {
 479         struct list_head list;
 480         struct ethtool_rx_flow_spec flow_spec;
 481         u64 id;
 482 };
 483
 484 enum {
 485         MLX4_EN_FLAG_PROMISC            = (1 << 0),
 486         MLX4_EN_FLAG_MC_PROMISC         = (1 << 1),
 487         /* whether we need to enable hardware loopback by putting dmac
 488          * in Tx WQE
 489          */
 490         MLX4_EN_FLAG_ENABLE_HW_LOOPBACK = (1 << 2),
 491         /* whether we need to drop packets that hardware loopback-ed */
 492         MLX4_EN_FLAG_RX_FILTER_NEEDED   = (1 << 3),
 493         MLX4_EN_FLAG_FORCE_PROMISC      = (1 << 4)
 494 };
 495
 496 #define MLX4_EN_MAC_HASH_SIZE (1 << BITS_PER_BYTE)
 497 #define MLX4_EN_MAC_HASH_IDX 5
 498
 499 struct mlx4_en_priv {
 500         struct mlx4_en_dev *mdev;
 501         struct mlx4_en_port_profile *prof;
 502         struct net_device *dev;
 503         unsigned long active_vlans[BITS_TO_LONGS(VLAN_N_VID)];
 504         struct net_device_stats stats;
 505         struct net_device_stats ret_stats;
 506         struct mlx4_en_port_state port_state;
 507         spinlock_t stats_lock;
 508         struct ethtool_flow_id ethtool_rules[MAX_NUM_OF_FS_RULES];
 509         /* To allow rules removal while port is going down */
 510         struct list_head ethtool_list;
 511
 512         unsigned long last_moder_packets[MAX_RX_RINGS];
 513         unsigned long last_moder_tx_packets;
 514         unsigned long last_moder_bytes[MAX_RX_RINGS];
 515         unsigned long last_moder_jiffies;
 516         int last_moder_time[MAX_RX_RINGS];
 517         u16 rx_usecs;
 518         u16 rx_frames;
 519         u16 tx_usecs;
 520         u16 tx_frames;
 521         u32 pkt_rate_low;
 522         u16 rx_usecs_low;
 523         u32 pkt_rate_high;
 524         u16 rx_usecs_high;
 525         u16 sample_interval;
 526         u16 adaptive_rx_coal;
 527         u32 msg_enable;
 528         u32 loopback_ok;
 529         u32 validate_loopback;
 530
 531         struct mlx4_hwq_resources res;
 532         int link_state;
 533         int last_link_state;
 534         bool port_up;
 535         int port;
 536         int registered;
 537         int allocated;
 538         int stride;
 539         unsigned char current_mac[ETH_ALEN + 2];
 540         int mac_index;
 541         unsigned max_mtu;
 542         int base_qpn;
 543         int cqe_factor;
 544
 545         struct mlx4_en_rss_map rss_map;
 546         __be32 ctrl_flags;
 547         u32 flags;
 548         u8 num_tx_rings_p_up;
 549         u32 tx_work_limit;
 550         u32 tx_ring_num;
 551         u32 rx_ring_num;
 552         u32 rx_skb_size;
 553         struct mlx4_en_frag_info frag_info[MLX4_EN_MAX_RX_FRAGS];
 554         u16 num_frags;
 555         u16 log_rx_info;
 556
 557         struct mlx4_en_tx_ring **tx_ring;
 558         struct mlx4_en_rx_ring *rx_ring[MAX_RX_RINGS];
 559         struct mlx4_en_cq **tx_cq;
 560         struct mlx4_en_cq *rx_cq[MAX_RX_RINGS];
 561         struct mlx4_qp drop_qp;
 562         struct work_struct rx_mode_task;
 563         struct work_struct watchdog_task;
 564         struct work_struct linkstate_task;
 565         struct delayed_work stats_task;
 566         struct delayed_work service_task;
 567 #ifdef CONFIG_MLX4_EN_VXLAN
 568         struct work_struct vxlan_add_task;
 569         struct work_struct vxlan_del_task;
 570 #endif
 571         struct mlx4_en_perf_stats pstats;
 572         struct mlx4_en_pkt_stats pkstats;
 573         struct mlx4_en_port_stats port_stats;
 574         u64 stats_bitmap;
 575         struct list_head mc_list;
 576         struct list_head curr_list;
 577         u64 broadcast_id;
 578         struct mlx4_en_stat_out_mbox hw_stats;
 579         int vids[128];
 580         bool wol;
 581         struct device *ddev;
 582         int base_tx_qpn;
 583         struct hlist_head mac_hash[MLX4_EN_MAC_HASH_SIZE];
 584         struct hwtstamp_config hwtstamp_config;
 585
 586 #ifdef CONFIG_MLX4_EN_DCB
 587         struct ieee_ets ets;
 588         u16 maxrate[IEEE_8021QAZ_MAX_TCS];
 589 #endif
 590 #ifdef CONFIG_RFS_ACCEL
 591         spinlock_t filters_lock;
 592         int last_filter_id;
 593         struct list_head filters;
 594         struct hlist_head filter_hash[1 << MLX4_EN_FILTER_HASH_SHIFT];
 595 #endif
 596         u64 tunnel_reg_id;
 597         __be16 vxlan_port;
 598
 599         u32 pflags;
 600 };
 601
 602 enum mlx4_en_wol {
 603         MLX4_EN_WOL_MAGIC = (1ULL << 61),
 604         MLX4_EN_WOL_ENABLED = (1ULL << 62),
 605 };
 606
 607 struct mlx4_mac_entry {
 608         struct hlist_node hlist;
 609         unsigned char mac[ETH_ALEN + 2];
 610         u64 reg_id;
 611         struct rcu_head rcu;
 612 };
 613
 614 #ifdef CONFIG_NET_RX_BUSY_POLL
 615 static inline void mlx4_en_cq_init_lock(struct mlx4_en_cq *cq)
 616 {
 617         spin_lock_init(&cq->poll_lock);
 618         cq->state = MLX4_EN_CQ_STATE_IDLE;
 619 }
 620
 621 /* called from the device poll rutine to get ownership of a cq */
 622 static inline bool mlx4_en_cq_lock_napi(struct mlx4_en_cq *cq)
 623 {
 624         int rc = true;
 625         spin_lock(&cq->poll_lock);
 626         if (cq->state & MLX4_CQ_LOCKED) {
 627                 WARN_ON(cq->state & MLX4_EN_CQ_STATE_NAPI);
 628                 cq->state |= MLX4_EN_CQ_STATE_NAPI_YIELD;
 629                 rc = false;
 630         } else
 631                 /* we don't care if someone yielded */
 632                 cq->state = MLX4_EN_CQ_STATE_NAPI;
 633         spin_unlock(&cq->poll_lock);
 634         return rc;
 635 }
 636
 637 /* returns true is someone tried to get the cq while napi had it */
 638 static inline bool mlx4_en_cq_unlock_napi(struct mlx4_en_cq *cq)
 639 {
 640         int rc = false;
 641         spin_lock(&cq->poll_lock);
 642         WARN_ON(cq->state & (MLX4_EN_CQ_STATE_POLL |
 643                                MLX4_EN_CQ_STATE_NAPI_YIELD));
 644
 645         if (cq->state & MLX4_EN_CQ_STATE_POLL_YIELD)
 646                 rc = true;
 647         cq->state = MLX4_EN_CQ_STATE_IDLE;
 648         spin_unlock(&cq->poll_lock);
 649         return rc;
 650 }
 651
 652 /* called from mlx4_en_low_latency_poll() */
 653 static inline bool mlx4_en_cq_lock_poll(struct mlx4_en_cq *cq)
 654 {
 655         int rc = true;
 656         spin_lock_bh(&cq->poll_lock);
 657         if ((cq->state & MLX4_CQ_LOCKED)) {
 658                 struct net_device *dev = cq->dev;
 659                 struct mlx4_en_priv *priv = netdev_priv(dev);
 660                 struct mlx4_en_rx_ring *rx_ring = priv->rx_ring[cq->ring];
 661
 662                 cq->state |= MLX4_EN_CQ_STATE_POLL_YIELD;
 663                 rc = false;
 664                 rx_ring->yields++;
 665         } else
 666                 /* preserve yield marks */
 667                 cq->state |= MLX4_EN_CQ_STATE_POLL;
 668         spin_unlock_bh(&cq->poll_lock);
 669         return rc;
 670 }
 671
 672 /* returns true if someone tried to get the cq while it was locked */
 673 static inline bool mlx4_en_cq_unlock_poll(struct mlx4_en_cq *cq)
 674 {
 675         int rc = false;
 676         spin_lock_bh(&cq->poll_lock);
 677         WARN_ON(cq->state & (MLX4_EN_CQ_STATE_NAPI));
 678
 679         if (cq->state & MLX4_EN_CQ_STATE_POLL_YIELD)
 680                 rc = true;
 681         cq->state = MLX4_EN_CQ_STATE_IDLE;
 682         spin_unlock_bh(&cq->poll_lock);
 683         return rc;
 684 }
 685
 686 /* true if a socket is polling, even if it did not get the lock */
 687 static inline bool mlx4_en_cq_busy_polling(struct mlx4_en_cq *cq)
 688 {
 689         WARN_ON(!(cq->state & MLX4_CQ_LOCKED));
 690         return cq->state & CQ_USER_PEND;
 691 }
 692 #else
 693 static inline void mlx4_en_cq_init_lock(struct mlx4_en_cq *cq)
 694 {
 695 }
 696
 697 static inline bool mlx4_en_cq_lock_napi(struct mlx4_en_cq *cq)
 698 {
 699         return true;
 700 }
 701
 702 static inline bool mlx4_en_cq_unlock_napi(struct mlx4_en_cq *cq)
 703 {
 704         return false;
 705 }
 706
 707 static inline bool mlx4_en_cq_lock_poll(struct mlx4_en_cq *cq)
 708 {
 709         return false;
 710 }
 711
 712 static inline bool mlx4_en_cq_unlock_poll(struct mlx4_en_cq *cq)
 713 {
 714         return false;
 715 }
 716
 717 static inline bool mlx4_en_cq_busy_polling(struct mlx4_en_cq *cq)
 718 {
 719         return false;
 720 }
 721 #endif /* CONFIG_NET_RX_BUSY_POLL */
 722
 723 #define MLX4_EN_WOL_DO_MODIFY (1ULL << 63)
 724
 725 void mlx4_en_update_loopback_state(struct net_device *dev,
 726                                    netdev_features_t features);
 727
 728 void mlx4_en_destroy_netdev(struct net_device *dev);
 729 int mlx4_en_init_netdev(struct mlx4_en_dev *mdev, int port,
 730                         struct mlx4_en_port_profile *prof);
 731
 732 int mlx4_en_start_port(struct net_device *dev);
 733 void mlx4_en_stop_port(struct net_device *dev, int detach);
 734
 735 void mlx4_en_free_resources(struct mlx4_en_priv *priv);
 736 int mlx4_en_alloc_resources(struct mlx4_en_priv *priv);
 737
 738 int mlx4_en_create_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq **pcq,
 739                       int entries, int ring, enum cq_type mode, int node);
 740 void mlx4_en_destroy_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq **pcq);
 741 int mlx4_en_activate_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq,
 742                         int cq_idx);
 743 void mlx4_en_deactivate_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
 744 int mlx4_en_set_cq_moder(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
 745 int mlx4_en_arm_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
 746
 747 void mlx4_en_tx_irq(struct mlx4_cq *mcq);
 748 u16 mlx4_en_select_queue(struct net_device *dev, struct sk_buff *skb,
 749                          void *accel_priv, select_queue_fallback_t fallback);
 750 netdev_tx_t mlx4_en_xmit(struct sk_buff *skb, struct net_device *dev);
 751
 752 int mlx4_en_create_tx_ring(struct mlx4_en_priv *priv,
 753                            struct mlx4_en_tx_ring **pring,
 754                            int qpn, u32 size, u16 stride,
 755                            int node, int queue_index);
 756 void mlx4_en_destroy_tx_ring(struct mlx4_en_priv *priv,
 757                              struct mlx4_en_tx_ring **pring);
 758 int mlx4_en_activate_tx_ring(struct mlx4_en_priv *priv,
 759                              struct mlx4_en_tx_ring *ring,
 760                              int cq, int user_prio);
 761 void mlx4_en_deactivate_tx_ring(struct mlx4_en_priv *priv,
 762                                 struct mlx4_en_tx_ring *ring);
 763 void mlx4_en_set_num_rx_rings(struct mlx4_en_dev *mdev);
 764 int mlx4_en_create_rx_ring(struct mlx4_en_priv *priv,
 765                            struct mlx4_en_rx_ring **pring,
 766                            u32 size, u16 stride, int node);
 767 void mlx4_en_destroy_rx_ring(struct mlx4_en_priv *priv,
 768                              struct mlx4_en_rx_ring **pring,
 769                              u32 size, u16 stride);
 770 int mlx4_en_activate_rx_rings(struct mlx4_en_priv *priv);
 771 void mlx4_en_deactivate_rx_ring(struct mlx4_en_priv *priv,
 772                                 struct mlx4_en_rx_ring *ring);
 773 int mlx4_en_process_rx_cq(struct net_device *dev,
 774                           struct mlx4_en_cq *cq,
 775                           int budget);
 776 int mlx4_en_poll_rx_cq(struct napi_struct *napi, int budget);
 777 int mlx4_en_poll_tx_cq(struct napi_struct *napi, int budget);
 778 void mlx4_en_fill_qp_context(struct mlx4_en_priv *priv, int size, int stride,
 779                 int is_tx, int rss, int qpn, int cqn, int user_prio,
 780                 struct mlx4_qp_context *context);
 781 void mlx4_en_sqp_event(struct mlx4_qp *qp, enum mlx4_event event);
 782 int mlx4_en_map_buffer(struct mlx4_buf *buf);
 783 void mlx4_en_unmap_buffer(struct mlx4_buf *buf);
 784
 785 void mlx4_en_calc_rx_buf(struct net_device *dev);
 786 int mlx4_en_config_rss_steer(struct mlx4_en_priv *priv);
 787 void mlx4_en_release_rss_steer(struct mlx4_en_priv *priv);
 788 int mlx4_en_create_drop_qp(struct mlx4_en_priv *priv);
 789 void mlx4_en_destroy_drop_qp(struct mlx4_en_priv *priv);
 790 int mlx4_en_free_tx_buf(struct net_device *dev, struct mlx4_en_tx_ring *ring);
 791 void mlx4_en_rx_irq(struct mlx4_cq *mcq);
 792
 793 int mlx4_SET_MCAST_FLTR(struct mlx4_dev *dev, u8 port, u64 mac, u64 clear, u8 mode);
 794 int mlx4_SET_VLAN_FLTR(struct mlx4_dev *dev, struct mlx4_en_priv *priv);
 795
 796 int mlx4_en_DUMP_ETH_STATS(struct mlx4_en_dev *mdev, u8 port, u8 reset);
 797 int mlx4_en_QUERY_PORT(struct mlx4_en_dev *mdev, u8 port);
 798
 799 #ifdef CONFIG_MLX4_EN_DCB
 800 extern const struct dcbnl_rtnl_ops mlx4_en_dcbnl_ops;
 801 extern const struct dcbnl_rtnl_ops mlx4_en_dcbnl_pfc_ops;
 802 #endif
 803
 804 int mlx4_en_setup_tc(struct net_device *dev, u8 up);
 805
 806 #ifdef CONFIG_RFS_ACCEL
 807 void mlx4_en_cleanup_filters(struct mlx4_en_priv *priv);
 808 #endif
 809
 810 #define MLX4_EN_NUM_SELF_TEST   5
 811 void mlx4_en_ex_selftest(struct net_device *dev, u32 *flags, u64 *buf);
 812 void mlx4_en_ptp_overflow_check(struct mlx4_en_dev *mdev);
 813
 814 /*
 815  * Functions for time stamping
 816  */
 817 u64 mlx4_en_get_cqe_ts(struct mlx4_cqe *cqe);
 818 void mlx4_en_fill_hwtstamps(struct mlx4_en_dev *mdev,
 819                             struct skb_shared_hwtstamps *hwts,
 820                             u64 timestamp);
 821 void mlx4_en_init_timestamp(struct mlx4_en_dev *mdev);
 822 void mlx4_en_remove_timestamp(struct mlx4_en_dev *mdev);
 823 int mlx4_en_timestamp_config(struct net_device *dev,
 824                              int tx_type,
 825                              int rx_filter);
 826
 827 /* Globals
 828  */
 829 extern const struct ethtool_ops mlx4_en_ethtool_ops;
 830
 831
 832
 833 /*
 834  * printk / logging functions
 835  */
 836
 837 __printf(3, 4)
 838 int en_print(const char *level, const struct mlx4_en_priv *priv,
 839              const char *format, ...);
 840
 841 #define en_dbg(mlevel, priv, format, ...)                               \
 842 do {                                                                    \
 843         if (NETIF_MSG_##mlevel & (priv)->msg_enable)                    \
 844                 en_print(KERN_DEBUG, priv, format, ##__VA_ARGS__);      \
 845 } while (0)
 846 #define en_warn(priv, format, ...)                                      \
 847         en_print(KERN_WARNING, priv, format, ##__VA_ARGS__)
 848 #define en_err(priv, format, ...)                                       \
 849         en_print(KERN_ERR, priv, format, ##__VA_ARGS__)
 850 #define en_info(priv, format, ...)                                      \
 851         en_print(KERN_INFO, priv, format, ##__VA_ARGS__)
 852
 853 #define mlx4_err(mdev, format, ...)                                     \
 854         pr_err(DRV_NAME " %s: " format,                                 \
 855                dev_name(&(mdev)->pdev->dev), ##__VA_ARGS__)
 856 #define mlx4_info(mdev, format, ...)                                    \
 857         pr_info(DRV_NAME " %s: " format,                                \
 858                 dev_name(&(mdev)->pdev->dev), ##__VA_ARGS__)
 859 #define mlx4_warn(mdev, format, ...)                                    \
 860         pr_warn(DRV_NAME " %s: " format,                                \
 861                 dev_name(&(mdev)->pdev->dev), ##__VA_ARGS__)
 862
 863 #endif