drivers/spi/spi-imx.c

   1 /*
   2  * Copyright 2004-2007 Freescale Semiconductor, Inc. All Rights Reserved.
   3  * Copyright (C) 2008 Juergen Beisert
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the
  16  * Free Software Foundation
  17  * 51 Franklin Street, Fifth Floor
  18  * Boston, MA  02110-1301, USA.
  19  */
  20
  21 #include <linux/clk.h>
  22 #include <linux/completion.h>
  23 #include <linux/delay.h>
  24 #include <linux/dmaengine.h>
  25 #include <linux/dma-mapping.h>
  26 #include <linux/err.h>
  27 #include <linux/gpio.h>
  28 #include <linux/interrupt.h>
  29 #include <linux/io.h>
  30 #include <linux/irq.h>
  31 #include <linux/kernel.h>
  32 #include <linux/module.h>
  33 #include <linux/platform_device.h>
  34 #include <linux/slab.h>
  35 #include <linux/spi/spi.h>
  36 #include <linux/spi/spi_bitbang.h>
  37 #include <linux/types.h>
  38 #include <linux/of.h>
  39 #include <linux/of_device.h>
  40 #include <linux/of_gpio.h>
  41
  42 #include <linux/platform_data/dma-imx.h>
  43 #include <linux/platform_data/spi-imx.h>
  44
  45 #define DRIVER_NAME "spi_imx"
  46
  47 #define MXC_CSPIRXDATA          0x00
  48 #define MXC_CSPITXDATA          0x04
  49 #define MXC_CSPICTRL            0x08
  50 #define MXC_CSPIINT             0x0c
  51 #define MXC_RESET               0x1c
  52
  53 /* generic defines to abstract from the different register layouts */
  54 #define MXC_INT_RR      (1 << 0) /* Receive data ready interrupt */
  55 #define MXC_INT_TE      (1 << 1) /* Transmit FIFO empty interrupt */
  56
  57 /* The maximum  bytes that a sdma BD can transfer.*/
  58 #define MAX_SDMA_BD_BYTES  (1 << 15)
  59 struct spi_imx_config {
  60         unsigned int speed_hz;
  61         unsigned int bpw;
  62         unsigned int mode;
  63         u8 cs;
  64 };
  65
  66 enum spi_imx_devtype {
  67         IMX1_CSPI,
  68         IMX21_CSPI,
  69         IMX27_CSPI,
  70         IMX31_CSPI,
  71         IMX35_CSPI,     /* CSPI on all i.mx except above */
  72         IMX51_ECSPI,    /* ECSPI on i.mx51 and later */
  73 };
  74
  75 struct spi_imx_data;
  76
  77 struct spi_imx_devtype_data {
  78         void (*intctrl)(struct spi_imx_data *, int);
  79         int (*config)(struct spi_imx_data *, struct spi_imx_config *);
  80         void (*trigger)(struct spi_imx_data *);
  81         int (*rx_available)(struct spi_imx_data *);
  82         void (*reset)(struct spi_imx_data *);
  83         enum spi_imx_devtype devtype;
  84 };
  85
  86 struct spi_imx_data {
  87         struct spi_bitbang bitbang;
  88         struct device *dev;
  89
  90         struct completion xfer_done;
  91         void __iomem *base;
  92         struct clk *clk_per;
  93         struct clk *clk_ipg;
  94         unsigned long spi_clk;
  95         unsigned int spi_bus_clk;
  96
  97         unsigned int count;
  98         void (*tx)(struct spi_imx_data *);
  99         void (*rx)(struct spi_imx_data *);
 100         void *rx_buf;
 101         const void *tx_buf;
 102         unsigned int txfifo; /* number of words pushed in tx FIFO */
 103
 104         /* DMA */
 105         unsigned int dma_is_inited;
 106         unsigned int dma_finished;
 107         bool usedma;
 108         u32 wml;
 109         struct completion dma_rx_completion;
 110         struct completion dma_tx_completion;
 111
 112         const struct spi_imx_devtype_data *devtype_data;
 113         int chipselect[0];
 114 };
 115
 116 static inline int is_imx27_cspi(struct spi_imx_data *d)
 117 {
 118         return d->devtype_data->devtype == IMX27_CSPI;
 119 }
 120
 121 static inline int is_imx35_cspi(struct spi_imx_data *d)
 122 {
 123         return d->devtype_data->devtype == IMX35_CSPI;
 124 }
 125
 126 static inline int is_imx51_ecspi(struct spi_imx_data *d)
 127 {
 128         return d->devtype_data->devtype == IMX51_ECSPI;
 129 }
 130
 131 static inline unsigned spi_imx_get_fifosize(struct spi_imx_data *d)
 132 {
 133         return is_imx51_ecspi(d) ? 64 : 8;
 134 }
 135
 136 #define MXC_SPI_BUF_RX(type)                                            \
 137 static void spi_imx_buf_rx_##type(struct spi_imx_data *spi_imx)         \
 138 {                                                                       \
 139         unsigned int val = readl(spi_imx->base + MXC_CSPIRXDATA);       \
 140                                                                         \
 141         if (spi_imx->rx_buf) {                                          \
 142                 *(type *)spi_imx->rx_buf = val;                         \
 143                 spi_imx->rx_buf += sizeof(type);                        \
 144         }                                                               \
 145 }
 146
 147 #define MXC_SPI_BUF_TX(type)                                            \
 148 static void spi_imx_buf_tx_##type(struct spi_imx_data *spi_imx)         \
 149 {                                                                       \
 150         type val = 0;                                                   \
 151                                                                         \
 152         if (spi_imx->tx_buf) {                                          \
 153                 val = *(type *)spi_imx->tx_buf;                         \
 154                 spi_imx->tx_buf += sizeof(type);                        \
 155         }                                                               \
 156                                                                         \
 157         spi_imx->count -= sizeof(type);                                 \
 158                                                                         \
 159         writel(val, spi_imx->base + MXC_CSPITXDATA);                    \
 160 }
 161
 162 MXC_SPI_BUF_RX(u8)
 163 MXC_SPI_BUF_TX(u8)
 164 MXC_SPI_BUF_RX(u16)
 165 MXC_SPI_BUF_TX(u16)
 166 MXC_SPI_BUF_RX(u32)
 167 MXC_SPI_BUF_TX(u32)
 168
 169 /* First entry is reserved, second entry is valid only if SDHC_SPIEN is set
 170  * (which is currently not the case in this driver)
 171  */
 172 static int mxc_clkdivs[] = {0, 3, 4, 6, 8, 12, 16, 24, 32, 48, 64, 96, 128, 192,
 173         256, 384, 512, 768, 1024};
 174
 175 /* MX21, MX27 */
 176 static unsigned int spi_imx_clkdiv_1(unsigned int fin,
 177                 unsigned int fspi, unsigned int max)
 178 {
 179         int i;
 180
 181         for (i = 2; i < max; i++)
 182                 if (fspi * mxc_clkdivs[i] >= fin)
 183                         return i;
 184
 185         return max;
 186 }
 187
 188 /* MX1, MX31, MX35, MX51 CSPI */
 189 static unsigned int spi_imx_clkdiv_2(unsigned int fin,
 190                 unsigned int fspi)
 191 {
 192         int i, div = 4;
 193
 194         for (i = 0; i < 7; i++) {
 195                 if (fspi * div >= fin)
 196                         return i;
 197                 div <<= 1;
 198         }
 199
 200         return 7;
 201 }
 202
 203 static bool spi_imx_can_dma(struct spi_master *master, struct spi_device *spi,
 204                          struct spi_transfer *transfer)
 205 {
 206         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
 207
 208         if (spi_imx->dma_is_inited && transfer->len >= spi_imx->wml &&
 209             (transfer->len % spi_imx->wml) == 0)
 210                 return true;
 211         return false;
 212 }
 213
 214 #define MX51_ECSPI_CTRL         0x08
 215 #define MX51_ECSPI_CTRL_ENABLE          (1 <<  0)
 216 #define MX51_ECSPI_CTRL_XCH             (1 <<  2)
 217 #define MX51_ECSPI_CTRL_SMC             (1 << 3)
 218 #define MX51_ECSPI_CTRL_MODE_MASK       (0xf << 4)
 219 #define MX51_ECSPI_CTRL_POSTDIV_OFFSET  8
 220 #define MX51_ECSPI_CTRL_PREDIV_OFFSET   12
 221 #define MX51_ECSPI_CTRL_CS(cs)          ((cs) << 18)
 222 #define MX51_ECSPI_CTRL_BL_OFFSET       20
 223
 224 #define MX51_ECSPI_CONFIG       0x0c
 225 #define MX51_ECSPI_CONFIG_SCLKPHA(cs)   (1 << ((cs) +  0))
 226 #define MX51_ECSPI_CONFIG_SCLKPOL(cs)   (1 << ((cs) +  4))
 227 #define MX51_ECSPI_CONFIG_SBBCTRL(cs)   (1 << ((cs) +  8))
 228 #define MX51_ECSPI_CONFIG_SSBPOL(cs)    (1 << ((cs) + 12))
 229 #define MX51_ECSPI_CONFIG_SCLKCTL(cs)   (1 << ((cs) + 20))
 230
 231 #define MX51_ECSPI_INT          0x10
 232 #define MX51_ECSPI_INT_TEEN             (1 <<  0)
 233 #define MX51_ECSPI_INT_RREN             (1 <<  3)
 234
 235 #define MX51_ECSPI_DMA      0x14
 236 #define MX51_ECSPI_DMA_TX_WML_OFFSET    0
 237 #define MX51_ECSPI_DMA_TX_WML_MASK      0x3F
 238 #define MX51_ECSPI_DMA_RX_WML_OFFSET    16
 239 #define MX51_ECSPI_DMA_RX_WML_MASK      (0x3F << 16)
 240 #define MX51_ECSPI_DMA_RXT_WML_OFFSET   24
 241 #define MX51_ECSPI_DMA_RXT_WML_MASK     (0x3F << 24)
 242
 243 #define MX51_ECSPI_DMA_TEDEN_OFFSET     7
 244 #define MX51_ECSPI_DMA_RXDEN_OFFSET     23
 245 #define MX51_ECSPI_DMA_RXTDEN_OFFSET    31
 246
 247 #define MX51_ECSPI_STAT         0x18
 248 #define MX51_ECSPI_STAT_RR              (1 <<  3)
 249
 250 #define MX51_ECSPI_TESTREG      0x20
 251 #define MX51_ECSPI_TESTREG_LBC  BIT(31)
 252
 253 /* MX51 eCSPI */
 254 static unsigned int mx51_ecspi_clkdiv(struct spi_imx_data *spi_imx,
 255                                       unsigned int fspi, unsigned int *fres)
 256 {
 257         /*
 258          * there are two 4-bit dividers, the pre-divider divides by
 259          * $pre, the post-divider by 2^$post
 260          */
 261         unsigned int pre, post;
 262         unsigned int fin = spi_imx->spi_clk;
 263
 264         if (unlikely(fspi > fin))
 265                 return 0;
 266
 267         post = fls(fin) - fls(fspi);
 268         if (fin > fspi << post)
 269                 post++;
 270
 271         /* now we have: (fin <= fspi << post) with post being minimal */
 272
 273         post = max(4U, post) - 4;
 274         if (unlikely(post > 0xf)) {
 275                 dev_err(spi_imx->dev, "cannot set clock freq: %u (base freq: %u)\n",
 276                                 fspi, fin);
 277                 return 0xff;
 278         }
 279
 280         pre = DIV_ROUND_UP(fin, fspi << post) - 1;
 281
 282         dev_dbg(spi_imx->dev, "%s: fin: %u, fspi: %u, post: %u, pre: %u\n",
 283                         __func__, fin, fspi, post, pre);
 284
 285         /* Resulting frequency for the SCLK line. */
 286         *fres = (fin / (pre + 1)) >> post;
 287
 288         return (pre << MX51_ECSPI_CTRL_PREDIV_OFFSET) |
 289                 (post << MX51_ECSPI_CTRL_POSTDIV_OFFSET);
 290 }
 291
 292 static void __maybe_unused mx51_ecspi_intctrl(struct spi_imx_data *spi_imx, int enable)
 293 {
 294         unsigned val = 0;
 295
 296         if (enable & MXC_INT_TE)
 297                 val |= MX51_ECSPI_INT_TEEN;
 298
 299         if (enable & MXC_INT_RR)
 300                 val |= MX51_ECSPI_INT_RREN;
 301
 302         writel(val, spi_imx->base + MX51_ECSPI_INT);
 303 }
 304
 305 static void __maybe_unused mx51_ecspi_trigger(struct spi_imx_data *spi_imx)
 306 {
 307         u32 reg = readl(spi_imx->base + MX51_ECSPI_CTRL);
 308
 309         if (!spi_imx->usedma)
 310                 reg |= MX51_ECSPI_CTRL_XCH;
 311         else if (!spi_imx->dma_finished)
 312                 reg |= MX51_ECSPI_CTRL_SMC;
 313         else
 314                 reg &= ~MX51_ECSPI_CTRL_SMC;
 315         writel(reg, spi_imx->base + MX51_ECSPI_CTRL);
 316 }
 317
 318 static int __maybe_unused mx51_ecspi_config(struct spi_imx_data *spi_imx,
 319                 struct spi_imx_config *config)
 320 {
 321         u32 ctrl = MX51_ECSPI_CTRL_ENABLE, cfg = 0, dma = 0;
 322         u32 tx_wml_cfg, rx_wml_cfg, rxt_wml_cfg;
 323         u32 clk = config->speed_hz, delay, reg;
 324
 325         /*
 326          * The hardware seems to have a race condition when changing modes. The
 327          * current assumption is that the selection of the channel arrives
 328          * earlier in the hardware than the mode bits when they are written at
 329          * the same time.
 330          * So set master mode for all channels as we do not support slave mode.
 331          */
 332         ctrl |= MX51_ECSPI_CTRL_MODE_MASK;
 333
 334         /* set clock speed */
 335         ctrl |= mx51_ecspi_clkdiv(spi_imx, config->speed_hz, &clk);
 336         spi_imx->spi_bus_clk = clk;
 337
 338         /* set chip select to use */
 339         ctrl |= MX51_ECSPI_CTRL_CS(config->cs);
 340
 341         ctrl |= (config->bpw - 1) << MX51_ECSPI_CTRL_BL_OFFSET;
 342
 343         cfg |= MX51_ECSPI_CONFIG_SBBCTRL(config->cs);
 344
 345         if (config->mode & SPI_CPHA)
 346                 cfg |= MX51_ECSPI_CONFIG_SCLKPHA(config->cs);
 347         else
 348                 cfg &= ~MX51_ECSPI_CONFIG_SCLKPHA(config->cs);
 349
 350         if (config->mode & SPI_CPOL) {
 351                 cfg |= MX51_ECSPI_CONFIG_SCLKPOL(config->cs);
 352                 cfg |= MX51_ECSPI_CONFIG_SCLKCTL(config->cs);
 353         } else {
 354                 cfg &= ~MX51_ECSPI_CONFIG_SCLKPOL(config->cs);
 355                 cfg &= ~MX51_ECSPI_CONFIG_SCLKCTL(config->cs);
 356         }
 357         if (config->mode & SPI_CS_HIGH)
 358                 cfg |= MX51_ECSPI_CONFIG_SSBPOL(config->cs);
 359         else
 360                 cfg &= ~MX51_ECSPI_CONFIG_SSBPOL(config->cs);
 361
 362         /* CTRL register always go first to bring out controller from reset */
 363         writel(ctrl, spi_imx->base + MX51_ECSPI_CTRL);
 364
 365         reg = readl(spi_imx->base + MX51_ECSPI_TESTREG);
 366         if (config->mode & SPI_LOOP)
 367                 reg |= MX51_ECSPI_TESTREG_LBC;
 368         else
 369                 reg &= ~MX51_ECSPI_TESTREG_LBC;
 370         writel(reg, spi_imx->base + MX51_ECSPI_TESTREG);
 371
 372         writel(cfg, spi_imx->base + MX51_ECSPI_CONFIG);
 373
 374         /*
 375          * Wait until the changes in the configuration register CONFIGREG
 376          * propagate into the hardware. It takes exactly one tick of the
 377          * SCLK clock, but we will wait two SCLK clock just to be sure. The
 378          * effect of the delay it takes for the hardware to apply changes
 379          * is noticable if the SCLK clock run very slow. In such a case, if
 380          * the polarity of SCLK should be inverted, the GPIO ChipSelect might
 381          * be asserted before the SCLK polarity changes, which would disrupt
 382          * the SPI communication as the device on the other end would consider
 383          * the change of SCLK polarity as a clock tick already.
 384          */
 385         delay = (2 * 1000000) / clk;
 386         if (likely(delay < 10)) /* SCLK is faster than 100 kHz */
 387                 udelay(delay);
 388         else                    /* SCLK is _very_ slow */
 389                 usleep_range(delay, delay + 10);
 390
 391         /*
 392          * Configure the DMA register: setup the watermark
 393          * and enable DMA request.
 394          */
 395         if (spi_imx->dma_is_inited) {
 396                 dma = readl(spi_imx->base + MX51_ECSPI_DMA);
 397
 398                 rx_wml_cfg = spi_imx->wml << MX51_ECSPI_DMA_RX_WML_OFFSET;
 399                 tx_wml_cfg = spi_imx->wml << MX51_ECSPI_DMA_TX_WML_OFFSET;
 400                 rxt_wml_cfg = spi_imx->wml << MX51_ECSPI_DMA_RXT_WML_OFFSET;
 401                 dma = (dma & ~MX51_ECSPI_DMA_TX_WML_MASK
 402                            & ~MX51_ECSPI_DMA_RX_WML_MASK
 403                            & ~MX51_ECSPI_DMA_RXT_WML_MASK)
 404                            | rx_wml_cfg | tx_wml_cfg | rxt_wml_cfg
 405                            |(1 << MX51_ECSPI_DMA_TEDEN_OFFSET)
 406                            |(1 << MX51_ECSPI_DMA_RXDEN_OFFSET)
 407                            |(1 << MX51_ECSPI_DMA_RXTDEN_OFFSET);
 408
 409                 writel(dma, spi_imx->base + MX51_ECSPI_DMA);
 410         }
 411
 412         return 0;
 413 }
 414
 415 static int __maybe_unused mx51_ecspi_rx_available(struct spi_imx_data *spi_imx)
 416 {
 417         return readl(spi_imx->base + MX51_ECSPI_STAT) & MX51_ECSPI_STAT_RR;
 418 }
 419
 420 static void __maybe_unused mx51_ecspi_reset(struct spi_imx_data *spi_imx)
 421 {
 422         /* drain receive buffer */
 423         while (mx51_ecspi_rx_available(spi_imx))
 424                 readl(spi_imx->base + MXC_CSPIRXDATA);
 425 }
 426
 427 #define MX31_INTREG_TEEN        (1 << 0)
 428 #define MX31_INTREG_RREN        (1 << 3)
 429
 430 #define MX31_CSPICTRL_ENABLE    (1 << 0)
 431 #define MX31_CSPICTRL_MASTER    (1 << 1)
 432 #define MX31_CSPICTRL_XCH       (1 << 2)
 433 #define MX31_CSPICTRL_POL       (1 << 4)
 434 #define MX31_CSPICTRL_PHA       (1 << 5)
 435 #define MX31_CSPICTRL_SSCTL     (1 << 6)
 436 #define MX31_CSPICTRL_SSPOL     (1 << 7)
 437 #define MX31_CSPICTRL_BC_SHIFT  8
 438 #define MX35_CSPICTRL_BL_SHIFT  20
 439 #define MX31_CSPICTRL_CS_SHIFT  24
 440 #define MX35_CSPICTRL_CS_SHIFT  12
 441 #define MX31_CSPICTRL_DR_SHIFT  16
 442
 443 #define MX31_CSPISTATUS         0x14
 444 #define MX31_STATUS_RR          (1 << 3)
 445
 446 /* These functions also work for the i.MX35, but be aware that
 447  * the i.MX35 has a slightly different register layout for bits
 448  * we do not use here.
 449  */
 450 static void __maybe_unused mx31_intctrl(struct spi_imx_data *spi_imx, int enable)
 451 {
 452         unsigned int val = 0;
 453
 454         if (enable & MXC_INT_TE)
 455                 val |= MX31_INTREG_TEEN;
 456         if (enable & MXC_INT_RR)
 457                 val |= MX31_INTREG_RREN;
 458
 459         writel(val, spi_imx->base + MXC_CSPIINT);
 460 }
 461
 462 static void __maybe_unused mx31_trigger(struct spi_imx_data *spi_imx)
 463 {
 464         unsigned int reg;
 465
 466         reg = readl(spi_imx->base + MXC_CSPICTRL);
 467         reg |= MX31_CSPICTRL_XCH;
 468         writel(reg, spi_imx->base + MXC_CSPICTRL);
 469 }
 470
 471 static int __maybe_unused mx31_config(struct spi_imx_data *spi_imx,
 472                 struct spi_imx_config *config)
 473 {
 474         unsigned int reg = MX31_CSPICTRL_ENABLE | MX31_CSPICTRL_MASTER;
 475         int cs = spi_imx->chipselect[config->cs];
 476
 477         reg |= spi_imx_clkdiv_2(spi_imx->spi_clk, config->speed_hz) <<
 478                 MX31_CSPICTRL_DR_SHIFT;
 479
 480         if (is_imx35_cspi(spi_imx)) {
 481                 reg |= (config->bpw - 1) << MX35_CSPICTRL_BL_SHIFT;
 482                 reg |= MX31_CSPICTRL_SSCTL;
 483         } else {
 484                 reg |= (config->bpw - 1) << MX31_CSPICTRL_BC_SHIFT;
 485         }
 486
 487         if (config->mode & SPI_CPHA)
 488                 reg |= MX31_CSPICTRL_PHA;
 489         if (config->mode & SPI_CPOL)
 490                 reg |= MX31_CSPICTRL_POL;
 491         if (config->mode & SPI_CS_HIGH)
 492                 reg |= MX31_CSPICTRL_SSPOL;
 493         if (cs < 0)
 494                 reg |= (cs + 32) <<
 495                         (is_imx35_cspi(spi_imx) ? MX35_CSPICTRL_CS_SHIFT :
 496                                                   MX31_CSPICTRL_CS_SHIFT);
 497
 498         writel(reg, spi_imx->base + MXC_CSPICTRL);
 499
 500         return 0;
 501 }
 502
 503 static int __maybe_unused mx31_rx_available(struct spi_imx_data *spi_imx)
 504 {
 505         return readl(spi_imx->base + MX31_CSPISTATUS) & MX31_STATUS_RR;
 506 }
 507
 508 static void __maybe_unused mx31_reset(struct spi_imx_data *spi_imx)
 509 {
 510         /* drain receive buffer */
 511         while (readl(spi_imx->base + MX31_CSPISTATUS) & MX31_STATUS_RR)
 512                 readl(spi_imx->base + MXC_CSPIRXDATA);
 513 }
 514
 515 #define MX21_INTREG_RR          (1 << 4)
 516 #define MX21_INTREG_TEEN        (1 << 9)
 517 #define MX21_INTREG_RREN        (1 << 13)
 518
 519 #define MX21_CSPICTRL_POL       (1 << 5)
 520 #define MX21_CSPICTRL_PHA       (1 << 6)
 521 #define MX21_CSPICTRL_SSPOL     (1 << 8)
 522 #define MX21_CSPICTRL_XCH       (1 << 9)
 523 #define MX21_CSPICTRL_ENABLE    (1 << 10)
 524 #define MX21_CSPICTRL_MASTER    (1 << 11)
 525 #define MX21_CSPICTRL_DR_SHIFT  14
 526 #define MX21_CSPICTRL_CS_SHIFT  19
 527
 528 static void __maybe_unused mx21_intctrl(struct spi_imx_data *spi_imx, int enable)
 529 {
 530         unsigned int val = 0;
 531
 532         if (enable & MXC_INT_TE)
 533                 val |= MX21_INTREG_TEEN;
 534         if (enable & MXC_INT_RR)
 535                 val |= MX21_INTREG_RREN;
 536
 537         writel(val, spi_imx->base + MXC_CSPIINT);
 538 }
 539
 540 static void __maybe_unused mx21_trigger(struct spi_imx_data *spi_imx)
 541 {
 542         unsigned int reg;
 543
 544         reg = readl(spi_imx->base + MXC_CSPICTRL);
 545         reg |= MX21_CSPICTRL_XCH;
 546         writel(reg, spi_imx->base + MXC_CSPICTRL);
 547 }
 548
 549 static int __maybe_unused mx21_config(struct spi_imx_data *spi_imx,
 550                 struct spi_imx_config *config)
 551 {
 552         unsigned int reg = MX21_CSPICTRL_ENABLE | MX21_CSPICTRL_MASTER;
 553         int cs = spi_imx->chipselect[config->cs];
 554         unsigned int max = is_imx27_cspi(spi_imx) ? 16 : 18;
 555
 556         reg |= spi_imx_clkdiv_1(spi_imx->spi_clk, config->speed_hz, max) <<
 557                 MX21_CSPICTRL_DR_SHIFT;
 558         reg |= config->bpw - 1;
 559
 560         if (config->mode & SPI_CPHA)
 561                 reg |= MX21_CSPICTRL_PHA;
 562         if (config->mode & SPI_CPOL)
 563                 reg |= MX21_CSPICTRL_POL;
 564         if (config->mode & SPI_CS_HIGH)
 565                 reg |= MX21_CSPICTRL_SSPOL;
 566         if (cs < 0)
 567                 reg |= (cs + 32) << MX21_CSPICTRL_CS_SHIFT;
 568
 569         writel(reg, spi_imx->base + MXC_CSPICTRL);
 570
 571         return 0;
 572 }
 573
 574 static int __maybe_unused mx21_rx_available(struct spi_imx_data *spi_imx)
 575 {
 576         return readl(spi_imx->base + MXC_CSPIINT) & MX21_INTREG_RR;
 577 }
 578
 579 static void __maybe_unused mx21_reset(struct spi_imx_data *spi_imx)
 580 {
 581         writel(1, spi_imx->base + MXC_RESET);
 582 }
 583
 584 #define MX1_INTREG_RR           (1 << 3)
 585 #define MX1_INTREG_TEEN         (1 << 8)
 586 #define MX1_INTREG_RREN         (1 << 11)
 587
 588 #define MX1_CSPICTRL_POL        (1 << 4)
 589 #define MX1_CSPICTRL_PHA        (1 << 5)
 590 #define MX1_CSPICTRL_XCH        (1 << 8)
 591 #define MX1_CSPICTRL_ENABLE     (1 << 9)
 592 #define MX1_CSPICTRL_MASTER     (1 << 10)
 593 #define MX1_CSPICTRL_DR_SHIFT   13
 594
 595 static void __maybe_unused mx1_intctrl(struct spi_imx_data *spi_imx, int enable)
 596 {
 597         unsigned int val = 0;
 598
 599         if (enable & MXC_INT_TE)
 600                 val |= MX1_INTREG_TEEN;
 601         if (enable & MXC_INT_RR)
 602                 val |= MX1_INTREG_RREN;
 603
 604         writel(val, spi_imx->base + MXC_CSPIINT);
 605 }
 606
 607 static void __maybe_unused mx1_trigger(struct spi_imx_data *spi_imx)
 608 {
 609         unsigned int reg;
 610
 611         reg = readl(spi_imx->base + MXC_CSPICTRL);
 612         reg |= MX1_CSPICTRL_XCH;
 613         writel(reg, spi_imx->base + MXC_CSPICTRL);
 614 }
 615
 616 static int __maybe_unused mx1_config(struct spi_imx_data *spi_imx,
 617                 struct spi_imx_config *config)
 618 {
 619         unsigned int reg = MX1_CSPICTRL_ENABLE | MX1_CSPICTRL_MASTER;
 620
 621         reg |= spi_imx_clkdiv_2(spi_imx->spi_clk, config->speed_hz) <<
 622                 MX1_CSPICTRL_DR_SHIFT;
 623         reg |= config->bpw - 1;
 624
 625         if (config->mode & SPI_CPHA)
 626                 reg |= MX1_CSPICTRL_PHA;
 627         if (config->mode & SPI_CPOL)
 628                 reg |= MX1_CSPICTRL_POL;
 629
 630         writel(reg, spi_imx->base + MXC_CSPICTRL);
 631
 632         return 0;
 633 }
 634
 635 static int __maybe_unused mx1_rx_available(struct spi_imx_data *spi_imx)
 636 {
 637         return readl(spi_imx->base + MXC_CSPIINT) & MX1_INTREG_RR;
 638 }
 639
 640 static void __maybe_unused mx1_reset(struct spi_imx_data *spi_imx)
 641 {
 642         writel(1, spi_imx->base + MXC_RESET);
 643 }
 644
 645 static struct spi_imx_devtype_data imx1_cspi_devtype_data = {
 646         .intctrl = mx1_intctrl,
 647         .config = mx1_config,
 648         .trigger = mx1_trigger,
 649         .rx_available = mx1_rx_available,
 650         .reset = mx1_reset,
 651         .devtype = IMX1_CSPI,
 652 };
 653
 654 static struct spi_imx_devtype_data imx21_cspi_devtype_data = {
 655         .intctrl = mx21_intctrl,
 656         .config = mx21_config,
 657         .trigger = mx21_trigger,
 658         .rx_available = mx21_rx_available,
 659         .reset = mx21_reset,
 660         .devtype = IMX21_CSPI,
 661 };
 662
 663 static struct spi_imx_devtype_data imx27_cspi_devtype_data = {
 664         /* i.mx27 cspi shares the functions with i.mx21 one */
 665         .intctrl = mx21_intctrl,
 666         .config = mx21_config,
 667         .trigger = mx21_trigger,
 668         .rx_available = mx21_rx_available,
 669         .reset = mx21_reset,
 670         .devtype = IMX27_CSPI,
 671 };
 672
 673 static struct spi_imx_devtype_data imx31_cspi_devtype_data = {
 674         .intctrl = mx31_intctrl,
 675         .config = mx31_config,
 676         .trigger = mx31_trigger,
 677         .rx_available = mx31_rx_available,
 678         .reset = mx31_reset,
 679         .devtype = IMX31_CSPI,
 680 };
 681
 682 static struct spi_imx_devtype_data imx35_cspi_devtype_data = {
 683         /* i.mx35 and later cspi shares the functions with i.mx31 one */
 684         .intctrl = mx31_intctrl,
 685         .config = mx31_config,
 686         .trigger = mx31_trigger,
 687         .rx_available = mx31_rx_available,
 688         .reset = mx31_reset,
 689         .devtype = IMX35_CSPI,
 690 };
 691
 692 static struct spi_imx_devtype_data imx51_ecspi_devtype_data = {
 693         .intctrl = mx51_ecspi_intctrl,
 694         .config = mx51_ecspi_config,
 695         .trigger = mx51_ecspi_trigger,
 696         .rx_available = mx51_ecspi_rx_available,
 697         .reset = mx51_ecspi_reset,
 698         .devtype = IMX51_ECSPI,
 699 };
 700
 701 static const struct platform_device_id spi_imx_devtype[] = {
 702         {
 703                 .name = "imx1-cspi",
 704                 .driver_data = (kernel_ulong_t) &imx1_cspi_devtype_data,
 705         }, {
 706                 .name = "imx21-cspi",
 707                 .driver_data = (kernel_ulong_t) &imx21_cspi_devtype_data,
 708         }, {
 709                 .name = "imx27-cspi",
 710                 .driver_data = (kernel_ulong_t) &imx27_cspi_devtype_data,
 711         }, {
 712                 .name = "imx31-cspi",
 713                 .driver_data = (kernel_ulong_t) &imx31_cspi_devtype_data,
 714         }, {
 715                 .name = "imx35-cspi",
 716                 .driver_data = (kernel_ulong_t) &imx35_cspi_devtype_data,
 717         }, {
 718                 .name = "imx51-ecspi",
 719                 .driver_data = (kernel_ulong_t) &imx51_ecspi_devtype_data,
 720         }, {
 721                 /* sentinel */
 722         }
 723 };
 724
 725 static const struct of_device_id spi_imx_dt_ids[] = {
 726         { .compatible = "fsl,imx1-cspi", .data = &imx1_cspi_devtype_data, },
 727         { .compatible = "fsl,imx21-cspi", .data = &imx21_cspi_devtype_data, },
 728         { .compatible = "fsl,imx27-cspi", .data = &imx27_cspi_devtype_data, },
 729         { .compatible = "fsl,imx31-cspi", .data = &imx31_cspi_devtype_data, },
 730         { .compatible = "fsl,imx35-cspi", .data = &imx35_cspi_devtype_data, },
 731         { .compatible = "fsl,imx51-ecspi", .data = &imx51_ecspi_devtype_data, },
 732         { /* sentinel */ }
 733 };
 734 MODULE_DEVICE_TABLE(of, spi_imx_dt_ids);
 735
 736 static void spi_imx_chipselect(struct spi_device *spi, int is_active)
 737 {
 738         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
 739         int gpio = spi_imx->chipselect[spi->chip_select];
 740         int active = is_active != BITBANG_CS_INACTIVE;
 741         int dev_is_lowactive = !(spi->mode & SPI_CS_HIGH);
 742
 743         if (!gpio_is_valid(gpio))
 744                 return;
 745
 746         gpio_set_value(gpio, dev_is_lowactive ^ active);
 747 }
 748
 749 static void spi_imx_push(struct spi_imx_data *spi_imx)
 750 {
 751         while (spi_imx->txfifo < spi_imx_get_fifosize(spi_imx)) {
 752                 if (!spi_imx->count)
 753                         break;
 754                 spi_imx->tx(spi_imx);
 755                 spi_imx->txfifo++;
 756         }
 757
 758         spi_imx->devtype_data->trigger(spi_imx);
 759 }
 760
 761 static irqreturn_t spi_imx_isr(int irq, void *dev_id)
 762 {
 763         struct spi_imx_data *spi_imx = dev_id;
 764
 765         while (spi_imx->devtype_data->rx_available(spi_imx)) {
 766                 spi_imx->rx(spi_imx);
 767                 spi_imx->txfifo--;
 768         }
 769
 770         if (spi_imx->count) {
 771                 spi_imx_push(spi_imx);
 772                 return IRQ_HANDLED;
 773         }
 774
 775         if (spi_imx->txfifo) {
 776                 /* No data left to push, but still waiting for rx data,
 777                  * enable receive data available interrupt.
 778                  */
 779                 spi_imx->devtype_data->intctrl(
 780                                 spi_imx, MXC_INT_RR);
 781                 return IRQ_HANDLED;
 782         }
 783
 784         spi_imx->devtype_data->intctrl(spi_imx, 0);
 785         complete(&spi_imx->xfer_done);
 786
 787         return IRQ_HANDLED;
 788 }
 789
 790 static int spi_imx_setupxfer(struct spi_device *spi,
 791                                  struct spi_transfer *t)
 792 {
 793         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
 794         struct spi_imx_config config;
 795
 796         config.bpw = t ? t->bits_per_word : spi->bits_per_word;
 797         config.speed_hz  = t ? t->speed_hz : spi->max_speed_hz;
 798         config.mode = spi->mode;
 799         config.cs = spi->chip_select;
 800
 801         if (!config.speed_hz)
 802                 config.speed_hz = spi->max_speed_hz;
 803         if (!config.bpw)
 804                 config.bpw = spi->bits_per_word;
 805
 806         /* Initialize the functions for transfer */
 807         if (config.bpw <= 8) {
 808                 spi_imx->rx = spi_imx_buf_rx_u8;
 809                 spi_imx->tx = spi_imx_buf_tx_u8;
 810         } else if (config.bpw <= 16) {
 811                 spi_imx->rx = spi_imx_buf_rx_u16;
 812                 spi_imx->tx = spi_imx_buf_tx_u16;
 813         } else {
 814                 spi_imx->rx = spi_imx_buf_rx_u32;
 815                 spi_imx->tx = spi_imx_buf_tx_u32;
 816         }
 817
 818         spi_imx->devtype_data->config(spi_imx, &config);
 819
 820         return 0;
 821 }
 822
 823 static void spi_imx_sdma_exit(struct spi_imx_data *spi_imx)
 824 {
 825         struct spi_master *master = spi_imx->bitbang.master;
 826
 827         if (master->dma_rx) {
 828                 dma_release_channel(master->dma_rx);
 829                 master->dma_rx = NULL;
 830         }
 831
 832         if (master->dma_tx) {
 833                 dma_release_channel(master->dma_tx);
 834                 master->dma_tx = NULL;
 835         }
 836
 837         spi_imx->dma_is_inited = 0;
 838 }
 839
 840 static int spi_imx_sdma_init(struct device *dev, struct spi_imx_data *spi_imx,
 841                              struct spi_master *master,
 842                              const struct resource *res)
 843 {
 844         struct dma_slave_config slave_config = {};
 845         int ret;
 846
 847         /* use pio mode for i.mx6dl chip TKT238285 */
 848         if (of_machine_is_compatible("fsl,imx6dl"))
 849                 return 0;
 850
 851         spi_imx->wml = spi_imx_get_fifosize(spi_imx) / 2;
 852
 853         /* Prepare for TX DMA: */
 854         master->dma_tx = dma_request_slave_channel_reason(dev, "tx");
 855         if (IS_ERR(master->dma_tx)) {
 856                 ret = PTR_ERR(master->dma_tx);
 857                 dev_dbg(dev, "can't get the TX DMA channel, error %d!\n", ret);
 858                 master->dma_tx = NULL;
 859                 goto err;
 860         }
 861
 862         slave_config.direction = DMA_MEM_TO_DEV;
 863         slave_config.dst_addr = res->start + MXC_CSPITXDATA;
 864         slave_config.dst_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
 865         slave_config.dst_maxburst = spi_imx->wml;
 866         ret = dmaengine_slave_config(master->dma_tx, &slave_config);
 867         if (ret) {
 868                 dev_err(dev, "error in TX dma configuration.\n");
 869                 goto err;
 870         }
 871
 872         /* Prepare for RX : */
 873         master->dma_rx = dma_request_slave_channel_reason(dev, "rx");
 874         if (IS_ERR(master->dma_rx)) {
 875                 ret = PTR_ERR(master->dma_rx);
 876                 dev_dbg(dev, "can't get the RX DMA channel, error %d\n", ret);
 877                 master->dma_rx = NULL;
 878                 goto err;
 879         }
 880
 881         slave_config.direction = DMA_DEV_TO_MEM;
 882         slave_config.src_addr = res->start + MXC_CSPIRXDATA;
 883         slave_config.src_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
 884         slave_config.src_maxburst = spi_imx->wml;
 885         ret = dmaengine_slave_config(master->dma_rx, &slave_config);
 886         if (ret) {
 887                 dev_err(dev, "error in RX dma configuration.\n");
 888                 goto err;
 889         }
 890
 891         init_completion(&spi_imx->dma_rx_completion);
 892         init_completion(&spi_imx->dma_tx_completion);
 893         master->can_dma = spi_imx_can_dma;
 894         master->max_dma_len = MAX_SDMA_BD_BYTES;
 895         spi_imx->bitbang.master->flags = SPI_MASTER_MUST_RX |
 896                                          SPI_MASTER_MUST_TX;
 897         spi_imx->dma_is_inited = 1;
 898
 899         return 0;
 900 err:
 901         spi_imx_sdma_exit(spi_imx);
 902         return ret;
 903 }
 904
 905 static void spi_imx_dma_rx_callback(void *cookie)
 906 {
 907         struct spi_imx_data *spi_imx = (struct spi_imx_data *)cookie;
 908
 909         complete(&spi_imx->dma_rx_completion);
 910 }
 911
 912 static void spi_imx_dma_tx_callback(void *cookie)
 913 {
 914         struct spi_imx_data *spi_imx = (struct spi_imx_data *)cookie;
 915
 916         complete(&spi_imx->dma_tx_completion);
 917 }
 918
 919 static int spi_imx_calculate_timeout(struct spi_imx_data *spi_imx, int size)
 920 {
 921         unsigned long timeout = 0;
 922
 923         /* Time with actual data transfer and CS change delay related to HW */
 924         timeout = (8 + 4) * size / spi_imx->spi_bus_clk;
 925
 926         /* Add extra second for scheduler related activities */
 927         timeout += 1;
 928
 929         /* Double calculated timeout */
 930         return msecs_to_jiffies(2 * timeout * MSEC_PER_SEC);
 931 }
 932
 933 static int spi_imx_dma_transfer(struct spi_imx_data *spi_imx,
 934                                 struct spi_transfer *transfer)
 935 {
 936         struct dma_async_tx_descriptor *desc_tx = NULL, *desc_rx = NULL;
 937         int ret;
 938         unsigned long transfer_timeout;
 939         unsigned long timeout;
 940         struct spi_master *master = spi_imx->bitbang.master;
 941         struct sg_table *tx = &transfer->tx_sg, *rx = &transfer->rx_sg;
 942
 943         if (tx) {
 944                 desc_tx = dmaengine_prep_slave_sg(master->dma_tx,
 945                                         tx->sgl, tx->nents, DMA_MEM_TO_DEV,
 946                                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 947                 if (!desc_tx)
 948                         goto tx_nodma;
 949
 950                 desc_tx->callback = spi_imx_dma_tx_callback;
 951                 desc_tx->callback_param = (void *)spi_imx;
 952                 dmaengine_submit(desc_tx);
 953         }
 954
 955         if (rx) {
 956                 desc_rx = dmaengine_prep_slave_sg(master->dma_rx,
 957                                         rx->sgl, rx->nents, DMA_DEV_TO_MEM,
 958                                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 959                 if (!desc_rx)
 960                         goto rx_nodma;
 961
 962                 desc_rx->callback = spi_imx_dma_rx_callback;
 963                 desc_rx->callback_param = (void *)spi_imx;
 964                 dmaengine_submit(desc_rx);
 965         }
 966
 967         reinit_completion(&spi_imx->dma_rx_completion);
 968         reinit_completion(&spi_imx->dma_tx_completion);
 969
 970         /* Trigger the cspi module. */
 971         spi_imx->dma_finished = 0;
 972
 973         /*
 974          * Set these order to avoid potential RX overflow. The overflow may
 975          * happen if we enable SPI HW before starting RX DMA due to rescheduling
 976          * for another task and/or interrupt.
 977          * So RX DMA enabled first to make sure data would be read out from FIFO
 978          * ASAP. TX DMA enabled next to start filling TX FIFO with new data.
 979          * And finaly SPI HW enabled to start actual data transfer.
 980          */
 981         dma_async_issue_pending(master->dma_rx);
 982         dma_async_issue_pending(master->dma_tx);
 983         spi_imx->devtype_data->trigger(spi_imx);
 984
 985         transfer_timeout = spi_imx_calculate_timeout(spi_imx, transfer->len);
 986
 987         /* Wait SDMA to finish the data transfer.*/
 988         timeout = wait_for_completion_timeout(&spi_imx->dma_tx_completion,
 989                                                 transfer_timeout);
 990         if (!timeout) {
 991                 dev_err(spi_imx->dev, "I/O Error in DMA TX\n");
 992                 dmaengine_terminate_all(master->dma_tx);
 993                 dmaengine_terminate_all(master->dma_rx);
 994         } else {
 995                 timeout = wait_for_completion_timeout(
 996                                 &spi_imx->dma_rx_completion, transfer_timeout);
 997                 if (!timeout) {
 998                         dev_err(spi_imx->dev, "I/O Error in DMA RX\n");
 999                         spi_imx->devtype_data->reset(spi_imx);
1000                         dmaengine_terminate_all(master->dma_rx);
1001                 }
1002         }
1003
1004         spi_imx->dma_finished = 1;
1005         spi_imx->devtype_data->trigger(spi_imx);
1006
1007         if (!timeout)
1008                 ret = -ETIMEDOUT;
1009         else
1010                 ret = transfer->len;
1011
1012         return ret;
1013
1014 rx_nodma:
1015         dmaengine_terminate_all(master->dma_tx);
1016 tx_nodma:
1017         dev_warn_once(spi_imx->dev, "DMA not available, falling back to PIO\n");
1018         return -EAGAIN;
1019 }
1020
1021 static int spi_imx_pio_transfer(struct spi_device *spi,
1022                                 struct spi_transfer *transfer)
1023 {
1024         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
1025
1026         spi_imx->tx_buf = transfer->tx_buf;
1027         spi_imx->rx_buf = transfer->rx_buf;
1028         spi_imx->count = transfer->len;
1029         spi_imx->txfifo = 0;
1030
1031         reinit_completion(&spi_imx->xfer_done);
1032
1033         spi_imx_push(spi_imx);
1034
1035         spi_imx->devtype_data->intctrl(spi_imx, MXC_INT_TE);
1036
1037         wait_for_completion(&spi_imx->xfer_done);
1038
1039         return transfer->len;
1040 }
1041
1042 static int spi_imx_transfer(struct spi_device *spi,
1043                                 struct spi_transfer *transfer)
1044 {
1045         int ret;
1046         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
1047
1048         if (spi_imx->bitbang.master->can_dma &&
1049             spi_imx_can_dma(spi_imx->bitbang.master, spi, transfer)) {
1050                 spi_imx->usedma = true;
1051                 ret = spi_imx_dma_transfer(spi_imx, transfer);
1052                 if (ret != -EAGAIN)
1053                         return ret;
1054         }
1055         spi_imx->usedma = false;
1056
1057         return spi_imx_pio_transfer(spi, transfer);
1058 }
1059
1060 static int spi_imx_setup(struct spi_device *spi)
1061 {
1062         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
1063         int gpio = spi_imx->chipselect[spi->chip_select];
1064
1065         dev_dbg(&spi->dev, "%s: mode %d, %u bpw, %d hz\n", __func__,
1066                  spi->mode, spi->bits_per_word, spi->max_speed_hz);
1067
1068         if (gpio_is_valid(gpio))
1069                 gpio_direction_output(gpio, spi->mode & SPI_CS_HIGH ? 0 : 1);
1070
1071         spi_imx_chipselect(spi, BITBANG_CS_INACTIVE);
1072
1073         return 0;
1074 }
1075
1076 static void spi_imx_cleanup(struct spi_device *spi)
1077 {
1078 }
1079
1080 static int
1081 spi_imx_prepare_message(struct spi_master *master, struct spi_message *msg)
1082 {
1083         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
1084         int ret;
1085
1086         ret = clk_enable(spi_imx->clk_per);
1087         if (ret)
1088                 return ret;
1089
1090         ret = clk_enable(spi_imx->clk_ipg);
1091         if (ret) {
1092                 clk_disable(spi_imx->clk_per);
1093                 return ret;
1094         }
1095
1096         return 0;
1097 }
1098
1099 static int
1100 spi_imx_unprepare_message(struct spi_master *master, struct spi_message *msg)
1101 {
1102         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
1103
1104         clk_disable(spi_imx->clk_ipg);
1105         clk_disable(spi_imx->clk_per);
1106         return 0;
1107 }
1108
1109 static int spi_imx_probe(struct platform_device *pdev)
1110 {
1111         struct device_node *np = pdev->dev.of_node;
1112         const struct of_device_id *of_id =
1113                         of_match_device(spi_imx_dt_ids, &pdev->dev);
1114         struct spi_imx_master *mxc_platform_info =
1115                         dev_get_platdata(&pdev->dev);
1116         struct spi_master *master;
1117         struct spi_imx_data *spi_imx;
1118         struct resource *res;
1119         int i, ret, num_cs, irq;
1120
1121         if (!np && !mxc_platform_info) {
1122                 dev_err(&pdev->dev, "can't get the platform data\n");
1123                 return -EINVAL;
1124         }
1125
1126         ret = of_property_read_u32(np, "fsl,spi-num-chipselects", &num_cs);
1127         if (ret < 0) {
1128                 if (mxc_platform_info)
1129                         num_cs = mxc_platform_info->num_chipselect;
1130                 else
1131                         return ret;
1132         }
1133
1134         master = spi_alloc_master(&pdev->dev,
1135                         sizeof(struct spi_imx_data) + sizeof(int) * num_cs);
1136         if (!master)
1137                 return -ENOMEM;
1138
1139         platform_set_drvdata(pdev, master);
1140
1141         master->bits_per_word_mask = SPI_BPW_RANGE_MASK(1, 32);
1142         master->bus_num = pdev->id;
1143         master->num_chipselect = num_cs;
1144
1145         spi_imx = spi_master_get_devdata(master);
1146         spi_imx->bitbang.master = master;
1147         spi_imx->dev = &pdev->dev;
1148
1149         spi_imx->devtype_data = of_id ? of_id->data :
1150                 (struct spi_imx_devtype_data *)pdev->id_entry->driver_data;
1151
1152         for (i = 0; i < master->num_chipselect; i++) {
1153                 int cs_gpio = of_get_named_gpio(np, "cs-gpios", i);
1154                 if (!gpio_is_valid(cs_gpio) && mxc_platform_info)
1155                         cs_gpio = mxc_platform_info->chipselect[i];
1156
1157                 spi_imx->chipselect[i] = cs_gpio;
1158                 if (!gpio_is_valid(cs_gpio))
1159                         continue;
1160
1161                 ret = devm_gpio_request(&pdev->dev, spi_imx->chipselect[i],
1162                                         DRIVER_NAME);
1163                 if (ret) {
1164                         dev_err(&pdev->dev, "can't get cs gpios\n");
1165                         goto out_master_put;
1166                 }
1167         }
1168
1169         spi_imx->bitbang.chipselect = spi_imx_chipselect;
1170         spi_imx->bitbang.setup_transfer = spi_imx_setupxfer;
1171         spi_imx->bitbang.txrx_bufs = spi_imx_transfer;
1172         spi_imx->bitbang.master->setup = spi_imx_setup;
1173         spi_imx->bitbang.master->cleanup = spi_imx_cleanup;
1174         spi_imx->bitbang.master->prepare_message = spi_imx_prepare_message;
1175         spi_imx->bitbang.master->unprepare_message = spi_imx_unprepare_message;
1176         spi_imx->bitbang.master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_CS_HIGH;
1177         if (is_imx51_ecspi(spi_imx))
1178                 spi_imx->bitbang.master->mode_bits |= SPI_LOOP;
1179
1180         init_completion(&spi_imx->xfer_done);
1181
1182         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1183         spi_imx->base = devm_ioremap_resource(&pdev->dev, res);
1184         if (IS_ERR(spi_imx->base)) {
1185                 ret = PTR_ERR(spi_imx->base);
1186                 goto out_master_put;
1187         }
1188
1189         irq = platform_get_irq(pdev, 0);
1190         if (irq < 0) {
1191                 ret = irq;
1192                 goto out_master_put;
1193         }
1194
1195         ret = devm_request_irq(&pdev->dev, irq, spi_imx_isr, 0,
1196                                dev_name(&pdev->dev), spi_imx);
1197         if (ret) {
1198                 dev_err(&pdev->dev, "can't get irq%d: %d\n", irq, ret);
1199                 goto out_master_put;
1200         }
1201
1202         spi_imx->clk_ipg = devm_clk_get(&pdev->dev, "ipg");
1203         if (IS_ERR(spi_imx->clk_ipg)) {
1204                 ret = PTR_ERR(spi_imx->clk_ipg);
1205                 goto out_master_put;
1206         }
1207
1208         spi_imx->clk_per = devm_clk_get(&pdev->dev, "per");
1209         if (IS_ERR(spi_imx->clk_per)) {
1210                 ret = PTR_ERR(spi_imx->clk_per);
1211                 goto out_master_put;
1212         }
1213
1214         ret = clk_prepare_enable(spi_imx->clk_per);
1215         if (ret)
1216                 goto out_master_put;
1217
1218         ret = clk_prepare_enable(spi_imx->clk_ipg);
1219         if (ret)
1220                 goto out_put_per;
1221
1222         spi_imx->spi_clk = clk_get_rate(spi_imx->clk_per);
1223         /*
1224          * Only validated on i.mx6 now, can remove the constrain if validated on
1225          * other chips.
1226          */
1227         if (is_imx51_ecspi(spi_imx)) {
1228                 ret = spi_imx_sdma_init(&pdev->dev, spi_imx, master, res);
1229                 if (ret == -EPROBE_DEFER)
1230                         goto out_clk_put;
1231
1232                 if (ret < 0)
1233                         dev_err(&pdev->dev, "dma setup error %d, use pio\n",
1234                                 ret);
1235         }
1236
1237         spi_imx->devtype_data->reset(spi_imx);
1238
1239         spi_imx->devtype_data->intctrl(spi_imx, 0);
1240
1241         master->dev.of_node = pdev->dev.of_node;
1242         ret = spi_bitbang_start(&spi_imx->bitbang);
1243         if (ret) {
1244                 dev_err(&pdev->dev, "bitbang start failed with %d\n", ret);
1245                 goto out_clk_put;
1246         }
1247
1248         dev_info(&pdev->dev, "probed\n");
1249
1250         clk_disable(spi_imx->clk_ipg);
1251         clk_disable(spi_imx->clk_per);
1252         return ret;
1253
1254 out_clk_put:
1255         clk_disable_unprepare(spi_imx->clk_ipg);
1256 out_put_per:
1257         clk_disable_unprepare(spi_imx->clk_per);
1258 out_master_put:
1259         spi_master_put(master);
1260
1261         return ret;
1262 }
1263
1264 static int spi_imx_remove(struct platform_device *pdev)
1265 {
1266         struct spi_master *master = platform_get_drvdata(pdev);
1267         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
1268
1269         spi_bitbang_stop(&spi_imx->bitbang);
1270
1271         writel(0, spi_imx->base + MXC_CSPICTRL);
1272         clk_unprepare(spi_imx->clk_ipg);
1273         clk_unprepare(spi_imx->clk_per);
1274         spi_imx_sdma_exit(spi_imx);
1275         spi_master_put(master);
1276
1277         return 0;
1278 }
1279
1280 static struct platform_driver spi_imx_driver = {
1281         .driver = {
1282                    .name = DRIVER_NAME,
1283                    .of_match_table = spi_imx_dt_ids,
1284                    },
1285         .id_table = spi_imx_devtype,
1286         .probe = spi_imx_probe,
1287         .remove = spi_imx_remove,
1288 };
1289 module_platform_driver(spi_imx_driver);
1290
1291 MODULE_DESCRIPTION("SPI Master Controller driver");
1292 MODULE_AUTHOR("Sascha Hauer, Pengutronix");
1293 MODULE_LICENSE("GPL");
1294 MODULE_ALIAS("platform:" DRIVER_NAME);