include/configs/dbau1x00.h

   1 /*
   2  * (C) Copyright 2003
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * This file contains the configuration parameters for the dbau1x00 board.
  26  */
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 #define CONFIG_MIPS32           1  /* MIPS32 CPU core   */
  32 #define CONFIG_DBAU1X00         1
  33 #define CONFIG_AU1X00           1  /* alchemy series cpu */
  34
  35 /* Also known as Merlot */
  36 #define CONFIG_DBAU1000         1  /* board, Hardcoded for now */
  37 #define CONFIG_AU1000           1  /* cpu, Hardcoded for now */
  38
  39 #define CONFIG_ETHADDR          DE:AD:BE:EF:01:01    /* Ethernet address */
  40
  41 #define CONFIG_BOOTDELAY        2       /* autoboot after 2 seconds     */
  42
  43 #define CONFIG_BAUDRATE         115200
  44
  45 /* valid baudrates */
  46 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
  47
  48 #define CONFIG_TIMESTAMP                /* Print image info with timestamp */
  49 #undef  CONFIG_BOOTARGS
  50
  51 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  52         "addmisc=setenv bootargs $(bootargs) "                          \
  53                 "console=ttyS0,$(baudrate) "                            \
  54                 "panic=1\0"                                             \
  55         "bootfile=/tftpboot/vmlinux.srec\0"                             \
  56         "load=tftp 80500000 $(u-boot)\0"                                \
  57         ""
  58 /* Boot from Compact flash partition 2 as default */
  59 #define CONFIG_BOOTCOMMAND      "ide reset;disk 0x81000000 0:2;bootm"
  60
  61 #define CONFIG_COMMANDS         ((CONFIG_CMD_DFL | \
  62  CFG_CMD_IDE | \
  63  CFG_CMD_DHCP   | \
  64                                  CFG_CMD_ELF    ) & \
  65  ~(CFG_CMD_ENV | CFG_CMD_FAT | CFG_CMD_FLASH | CFG_CMD_FPGA | \
  66    CFG_CMD_MII | CFG_CMD_LOADS | CFG_CMD_RUN | CFG_CMD_LOADB | CFG_CMD_ELF | \
  67    CFG_CMD_BDI | CFG_CMD_BEDBUG))
  68 #include <cmd_confdefs.h>
  69
  70 /*
  71  * Miscellaneous configurable options
  72  */
  73 #define CFG_LONGHELP                            /* undef to save memory      */
  74 #define CFG_PROMPT              "DbAu1x00 # "   /* Monitor Command Prompt    */
  75 #define CFG_CBSIZE              256             /* Console I/O Buffer Size   */
  76 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)  /* Print Buffer Size */
  77 #define CFG_MAXARGS             16              /* max number of command args*/
  78
  79 #define CFG_MALLOC_LEN          128*1024
  80
  81 #define CFG_BOOTPARAMS_LEN      128*1024
  82
  83 #define CFG_HZ                  396000000      /* FIXME causes overflow in net.c */
  84
  85 #define CFG_SDRAM_BASE          0x80000000     /* Cached addr */
  86
  87 #define CFG_LOAD_ADDR           0x81000000     /* default load address  */
  88
  89 #define CFG_MEMTEST_START       0x80100000
  90 #define CFG_MEMTEST_END         0x80800000
  91
  92 /*-----------------------------------------------------------------------
  93  * FLASH and environment organization
  94  */
  95 #define CFG_MAX_FLASH_BANKS     2       /* max number of memory banks */
  96 #define CFG_MAX_FLASH_SECT      (128)   /* max number of sectors on one chip */
  97
  98 #define PHYS_FLASH_1            0xbec00000 /* Flash Bank #1 */
  99 #define PHYS_FLASH_2            0xbfc00000 /* Flash Bank #2 */
 100
 101 /* The following #defines are needed to get flash environment right */
 102 #define CFG_MONITOR_BASE        TEXT_BASE
 103 #define CFG_MONITOR_LEN         (192 << 10)
 104
 105 #define CFG_INIT_SP_OFFSET      0x400000
 106
 107 /* We boot from this flash, selected with dip switch */
 108 #define CFG_FLASH_BASE          PHYS_FLASH_2
 109
 110 /* timeout values are in ticks */
 111 #define CFG_FLASH_ERASE_TOUT    (2 * CFG_HZ) /* Timeout for Flash Erase */
 112 #define CFG_FLASH_WRITE_TOUT    (2 * CFG_HZ) /* Timeout for Flash Write */
 113
 114 #define CFG_ENV_IS_NOWHERE      1
 115
 116 /* Address and size of Primary Environment Sector       */
 117 #define CFG_ENV_ADDR            0xB0030000
 118 #define CFG_ENV_SIZE            0x10000
 119
 120 #define CONFIG_FLASH_16BIT
 121
 122 #define CONFIG_NR_DRAM_BANKS    2
 123
 124 #define CONFIG_NET_MULTI
 125
 126 #define CONFIG_MEMSIZE_IN_BYTES
 127
 128 /*---ATA PCMCIA ------------------------------------*/
 129 #define CFG_PCMCIA_MEM_SIZE 0x4000000 /* Offset to slot 1 FIXME!!! */
 130 #define CFG_PCMCIA_MEM_ADDR 0x20000000
 131 #define CONFIG_PCMCIA_SLOT_A
 132
 133 #define CONFIG_ATAPI 1
 134 #define CONFIG_MAC_PARTITION 1
 135
 136 /* We run CF in "true ide" mode or a harddrive via pcmcia */
 137 #define CONFIG_IDE_PCMCIA 1
 138
 139 /* We only support one slot for now */
 140 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus               */
 141 #define CFG_IDE_MAXDEVICE       1       /* max. 1 drive per IDE bus     */
 142
 143 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
 144 #undef  CONFIG_IDE_RESET                /* reset for ide not supported  */
 145
 146 #define CFG_ATA_IDE0_OFFSET     0x0000
 147
 148 #define CFG_ATA_BASE_ADDR       CFG_PCMCIA_MEM_ADDR
 149
 150 /* Offset for data I/O                  */
 151 #define CFG_ATA_DATA_OFFSET     8
 152
 153 /* Offset for normal register accesses  */
 154 #define CFG_ATA_REG_OFFSET      0
 155
 156 /* Offset for alternate registers       */
 157 #define CFG_ATA_ALT_OFFSET      0x0100
 158
 159 /*-----------------------------------------------------------------------
 160  * Cache Configuration
 161  */
 162 #define CFG_DCACHE_SIZE         16384
 163 #define CFG_ICACHE_SIZE         16384
 164 #define CFG_CACHELINE_SIZE      32
 165
 166 #define DB1000_BCSR_ADDR 0xAE000000
 167
 168 #endif  /* __CONFIG_H */