include/linux/irq.h

   1 #ifndef _LINUX_IRQ_H
   2 #define _LINUX_IRQ_H
   3
   4 /*
   5  * Please do not include this file in generic code.  There is currently
   6  * no requirement for any architecture to implement anything held
   7  * within this file.
   8  *
   9  * Thanks. --rmk
  10  */
  11
  12 #include <linux/smp.h>
  13 #include <linux/linkage.h>
  14 #include <linux/cache.h>
  15 #include <linux/spinlock.h>
  16 #include <linux/cpumask.h>
  17 #include <linux/gfp.h>
  18 #include <linux/irqhandler.h>
  19 #include <linux/irqreturn.h>
  20 #include <linux/irqnr.h>
  21 #include <linux/errno.h>
  22 #include <linux/topology.h>
  23 #include <linux/wait.h>
  24 #include <linux/io.h>
  25 #include <linux/slab.h>
  26
  27 #include <asm/irq.h>
  28 #include <asm/ptrace.h>
  29 #include <asm/irq_regs.h>
  30
  31 struct seq_file;
  32 struct module;
  33 struct msi_msg;
  34 enum irqchip_irq_state;
  35
  36 /*
  37  * IRQ line status.
  38  *
  39  * Bits 0-7 are the same as the IRQF_* bits in linux/interrupt.h
  40  *
  41  * IRQ_TYPE_NONE                - default, unspecified type
  42  * IRQ_TYPE_EDGE_RISING         - rising edge triggered
  43  * IRQ_TYPE_EDGE_FALLING        - falling edge triggered
  44  * IRQ_TYPE_EDGE_BOTH           - rising and falling edge triggered
  45  * IRQ_TYPE_LEVEL_HIGH          - high level triggered
  46  * IRQ_TYPE_LEVEL_LOW           - low level triggered
  47  * IRQ_TYPE_LEVEL_MASK          - Mask to filter out the level bits
  48  * IRQ_TYPE_SENSE_MASK          - Mask for all the above bits
  49  * IRQ_TYPE_DEFAULT             - For use by some PICs to ask irq_set_type
  50  *                                to setup the HW to a sane default (used
  51  *                                by irqdomain map() callbacks to synchronize
  52  *                                the HW state and SW flags for a newly
  53  *                                allocated descriptor).
  54  *
  55  * IRQ_TYPE_PROBE               - Special flag for probing in progress
  56  *
  57  * Bits which can be modified via irq_set/clear/modify_status_flags()
  58  * IRQ_LEVEL                    - Interrupt is level type. Will be also
  59  *                                updated in the code when the above trigger
  60  *                                bits are modified via irq_set_irq_type()
  61  * IRQ_PER_CPU                  - Mark an interrupt PER_CPU. Will protect
  62  *                                it from affinity setting
  63  * IRQ_NOPROBE                  - Interrupt cannot be probed by autoprobing
  64  * IRQ_NOREQUEST                - Interrupt cannot be requested via
  65  *                                request_irq()
  66  * IRQ_NOTHREAD                 - Interrupt cannot be threaded
  67  * IRQ_NOAUTOEN                 - Interrupt is not automatically enabled in
  68  *                                request/setup_irq()
  69  * IRQ_NO_BALANCING             - Interrupt cannot be balanced (affinity set)
  70  * IRQ_MOVE_PCNTXT              - Interrupt can be migrated from process context
  71  * IRQ_NESTED_THREAD            - Interrupt nests into another thread
  72  * IRQ_PER_CPU_DEVID            - Dev_id is a per-cpu variable
  73  * IRQ_IS_POLLED                - Always polled by another interrupt. Exclude
  74  *                                it from the spurious interrupt detection
  75  *                                mechanism and from core side polling.
  76  * IRQ_DISABLE_UNLAZY           - Disable lazy irq disable
  77  */
  78 enum {
  79         IRQ_TYPE_NONE           = 0x00000000,
  80         IRQ_TYPE_EDGE_RISING    = 0x00000001,
  81         IRQ_TYPE_EDGE_FALLING   = 0x00000002,
  82         IRQ_TYPE_EDGE_BOTH      = (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING),
  83         IRQ_TYPE_LEVEL_HIGH     = 0x00000004,
  84         IRQ_TYPE_LEVEL_LOW      = 0x00000008,
  85         IRQ_TYPE_LEVEL_MASK     = (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH),
  86         IRQ_TYPE_SENSE_MASK     = 0x0000000f,
  87         IRQ_TYPE_DEFAULT        = IRQ_TYPE_SENSE_MASK,
  88
  89         IRQ_TYPE_PROBE          = 0x00000010,
  90
  91         IRQ_LEVEL               = (1 <<  8),
  92         IRQ_PER_CPU             = (1 <<  9),
  93         IRQ_NOPROBE             = (1 << 10),
  94         IRQ_NOREQUEST           = (1 << 11),
  95         IRQ_NOAUTOEN            = (1 << 12),
  96         IRQ_NO_BALANCING        = (1 << 13),
  97         IRQ_MOVE_PCNTXT         = (1 << 14),
  98         IRQ_NESTED_THREAD       = (1 << 15),
  99         IRQ_NOTHREAD            = (1 << 16),
 100         IRQ_PER_CPU_DEVID       = (1 << 17),
 101         IRQ_IS_POLLED           = (1 << 18),
 102         IRQ_DISABLE_UNLAZY      = (1 << 19),
 103 };
 104
 105 #define IRQF_MODIFY_MASK        \
 106         (IRQ_TYPE_SENSE_MASK | IRQ_NOPROBE | IRQ_NOREQUEST | \
 107          IRQ_NOAUTOEN | IRQ_MOVE_PCNTXT | IRQ_LEVEL | IRQ_NO_BALANCING | \
 108          IRQ_PER_CPU | IRQ_NESTED_THREAD | IRQ_NOTHREAD | IRQ_PER_CPU_DEVID | \
 109          IRQ_IS_POLLED | IRQ_DISABLE_UNLAZY)
 110
 111 #define IRQ_NO_BALANCING_MASK   (IRQ_PER_CPU | IRQ_NO_BALANCING)
 112
 113 /*
 114  * Return value for chip->irq_set_affinity()
 115  *
 116  * IRQ_SET_MASK_OK      - OK, core updates irq_common_data.affinity
 117  * IRQ_SET_MASK_NOCPY   - OK, chip did update irq_common_data.affinity
 118  * IRQ_SET_MASK_OK_DONE - Same as IRQ_SET_MASK_OK for core. Special code to
 119  *                        support stacked irqchips, which indicates skipping
 120  *                        all descendent irqchips.
 121  */
 122 enum {
 123         IRQ_SET_MASK_OK = 0,
 124         IRQ_SET_MASK_OK_NOCOPY,
 125         IRQ_SET_MASK_OK_DONE,
 126 };
 127
 128 struct msi_desc;
 129 struct irq_domain;
 130
 131 /**
 132  * struct irq_common_data - per irq data shared by all irqchips
 133  * @state_use_accessors: status information for irq chip functions.
 134  *                      Use accessor functions to deal with it
 135  * @node:               node index useful for balancing
 136  * @handler_data:       per-IRQ data for the irq_chip methods
 137  * @affinity:           IRQ affinity on SMP. If this is an IPI
 138  *                      related irq, then this is the mask of the
 139  *                      CPUs to which an IPI can be sent.
 140  * @effective_affinity: The effective IRQ affinity on SMP as some irq
 141  *                      chips do not allow multi CPU destinations.
 142  *                      A subset of @affinity.
 143  * @msi_desc:           MSI descriptor
 144  * @ipi_offset:         Offset of first IPI target cpu in @affinity. Optional.
 145  */
 146 struct irq_common_data {
 147         unsigned int            __private state_use_accessors;
 148 #ifdef CONFIG_NUMA
 149         unsigned int            node;
 150 #endif
 151         void                    *handler_data;
 152         struct msi_desc         *msi_desc;
 153         cpumask_var_t           affinity;
 154 #ifdef CONFIG_GENERIC_IRQ_EFFECTIVE_AFF_MASK
 155         cpumask_var_t           effective_affinity;
 156 #endif
 157 #ifdef CONFIG_GENERIC_IRQ_IPI
 158         unsigned int            ipi_offset;
 159 #endif
 160 };
 161
 162 /**
 163  * struct irq_data - per irq chip data passed down to chip functions
 164  * @mask:               precomputed bitmask for accessing the chip registers
 165  * @irq:                interrupt number
 166  * @hwirq:              hardware interrupt number, local to the interrupt domain
 167  * @common:             point to data shared by all irqchips
 168  * @chip:               low level interrupt hardware access
 169  * @domain:             Interrupt translation domain; responsible for mapping
 170  *                      between hwirq number and linux irq number.
 171  * @parent_data:        pointer to parent struct irq_data to support hierarchy
 172  *                      irq_domain
 173  * @chip_data:          platform-specific per-chip private data for the chip
 174  *                      methods, to allow shared chip implementations
 175  */
 176 struct irq_data {
 177         u32                     mask;
 178         unsigned int            irq;
 179         unsigned long           hwirq;
 180         struct irq_common_data  *common;
 181         struct irq_chip         *chip;
 182         struct irq_domain       *domain;
 183 #ifdef  CONFIG_IRQ_DOMAIN_HIERARCHY
 184         struct irq_data         *parent_data;
 185 #endif
 186         void                    *chip_data;
 187 };
 188
 189 /*
 190  * Bit masks for irq_common_data.state_use_accessors
 191  *
 192  * IRQD_TRIGGER_MASK            - Mask for the trigger type bits
 193  * IRQD_SETAFFINITY_PENDING     - Affinity setting is pending
 194  * IRQD_ACTIVATED               - Interrupt has already been activated
 195  * IRQD_NO_BALANCING            - Balancing disabled for this IRQ
 196  * IRQD_PER_CPU                 - Interrupt is per cpu
 197  * IRQD_AFFINITY_SET            - Interrupt affinity was set
 198  * IRQD_LEVEL                   - Interrupt is level triggered
 199  * IRQD_WAKEUP_STATE            - Interrupt is configured for wakeup
 200  *                                from suspend
 201  * IRDQ_MOVE_PCNTXT             - Interrupt can be moved in process
 202  *                                context
 203  * IRQD_IRQ_DISABLED            - Disabled state of the interrupt
 204  * IRQD_IRQ_MASKED              - Masked state of the interrupt
 205  * IRQD_IRQ_INPROGRESS          - In progress state of the interrupt
 206  * IRQD_WAKEUP_ARMED            - Wakeup mode armed
 207  * IRQD_FORWARDED_TO_VCPU       - The interrupt is forwarded to a VCPU
 208  * IRQD_AFFINITY_MANAGED        - Affinity is auto-managed by the kernel
 209  * IRQD_IRQ_STARTED             - Startup state of the interrupt
 210  * IRQD_MANAGED_SHUTDOWN        - Interrupt was shutdown due to empty affinity
 211  *                                mask. Applies only to affinity managed irqs.
 212  */
 213 enum {
 214         IRQD_TRIGGER_MASK               = 0xf,
 215         IRQD_SETAFFINITY_PENDING        = (1 <<  8),
 216         IRQD_ACTIVATED                  = (1 <<  9),
 217         IRQD_NO_BALANCING               = (1 << 10),
 218         IRQD_PER_CPU                    = (1 << 11),
 219         IRQD_AFFINITY_SET               = (1 << 12),
 220         IRQD_LEVEL                      = (1 << 13),
 221         IRQD_WAKEUP_STATE               = (1 << 14),
 222         IRQD_MOVE_PCNTXT                = (1 << 15),
 223         IRQD_IRQ_DISABLED               = (1 << 16),
 224         IRQD_IRQ_MASKED                 = (1 << 17),
 225         IRQD_IRQ_INPROGRESS             = (1 << 18),
 226         IRQD_WAKEUP_ARMED               = (1 << 19),
 227         IRQD_FORWARDED_TO_VCPU          = (1 << 20),
 228         IRQD_AFFINITY_MANAGED           = (1 << 21),
 229         IRQD_IRQ_STARTED                = (1 << 22),
 230         IRQD_MANAGED_SHUTDOWN           = (1 << 23),
 231 };
 232
 233 #define __irqd_to_state(d) ACCESS_PRIVATE((d)->common, state_use_accessors)
 234
 235 static inline bool irqd_is_setaffinity_pending(struct irq_data *d)
 236 {
 237         return __irqd_to_state(d) & IRQD_SETAFFINITY_PENDING;
 238 }
 239
 240 static inline bool irqd_is_per_cpu(struct irq_data *d)
 241 {
 242         return __irqd_to_state(d) & IRQD_PER_CPU;
 243 }
 244
 245 static inline bool irqd_can_balance(struct irq_data *d)
 246 {
 247         return !(__irqd_to_state(d) & (IRQD_PER_CPU | IRQD_NO_BALANCING));
 248 }
 249
 250 static inline bool irqd_affinity_was_set(struct irq_data *d)
 251 {
 252         return __irqd_to_state(d) & IRQD_AFFINITY_SET;
 253 }
 254
 255 static inline void irqd_mark_affinity_was_set(struct irq_data *d)
 256 {
 257         __irqd_to_state(d) |= IRQD_AFFINITY_SET;
 258 }
 259
 260 static inline u32 irqd_get_trigger_type(struct irq_data *d)
 261 {
 262         return __irqd_to_state(d) & IRQD_TRIGGER_MASK;
 263 }
 264
 265 /*
 266  * Must only be called inside irq_chip.irq_set_type() functions.
 267  */
 268 static inline void irqd_set_trigger_type(struct irq_data *d, u32 type)
 269 {
 270         __irqd_to_state(d) &= ~IRQD_TRIGGER_MASK;
 271         __irqd_to_state(d) |= type & IRQD_TRIGGER_MASK;
 272 }
 273
 274 static inline bool irqd_is_level_type(struct irq_data *d)
 275 {
 276         return __irqd_to_state(d) & IRQD_LEVEL;
 277 }
 278
 279 static inline bool irqd_is_wakeup_set(struct irq_data *d)
 280 {
 281         return __irqd_to_state(d) & IRQD_WAKEUP_STATE;
 282 }
 283
 284 static inline bool irqd_can_move_in_process_context(struct irq_data *d)
 285 {
 286         return __irqd_to_state(d) & IRQD_MOVE_PCNTXT;
 287 }
 288
 289 static inline bool irqd_irq_disabled(struct irq_data *d)
 290 {
 291         return __irqd_to_state(d) & IRQD_IRQ_DISABLED;
 292 }
 293
 294 static inline bool irqd_irq_masked(struct irq_data *d)
 295 {
 296         return __irqd_to_state(d) & IRQD_IRQ_MASKED;
 297 }
 298
 299 static inline bool irqd_irq_inprogress(struct irq_data *d)
 300 {
 301         return __irqd_to_state(d) & IRQD_IRQ_INPROGRESS;
 302 }
 303
 304 static inline bool irqd_is_wakeup_armed(struct irq_data *d)
 305 {
 306         return __irqd_to_state(d) & IRQD_WAKEUP_ARMED;
 307 }
 308
 309 static inline bool irqd_is_forwarded_to_vcpu(struct irq_data *d)
 310 {
 311         return __irqd_to_state(d) & IRQD_FORWARDED_TO_VCPU;
 312 }
 313
 314 static inline void irqd_set_forwarded_to_vcpu(struct irq_data *d)
 315 {
 316         __irqd_to_state(d) |= IRQD_FORWARDED_TO_VCPU;
 317 }
 318
 319 static inline void irqd_clr_forwarded_to_vcpu(struct irq_data *d)
 320 {
 321         __irqd_to_state(d) &= ~IRQD_FORWARDED_TO_VCPU;
 322 }
 323
 324 static inline bool irqd_affinity_is_managed(struct irq_data *d)
 325 {
 326         return __irqd_to_state(d) & IRQD_AFFINITY_MANAGED;
 327 }
 328
 329 static inline bool irqd_is_activated(struct irq_data *d)
 330 {
 331         return __irqd_to_state(d) & IRQD_ACTIVATED;
 332 }
 333
 334 static inline void irqd_set_activated(struct irq_data *d)
 335 {
 336         __irqd_to_state(d) |= IRQD_ACTIVATED;
 337 }
 338
 339 static inline void irqd_clr_activated(struct irq_data *d)
 340 {
 341         __irqd_to_state(d) &= ~IRQD_ACTIVATED;
 342 }
 343
 344 static inline bool irqd_is_started(struct irq_data *d)
 345 {
 346         return __irqd_to_state(d) & IRQD_IRQ_STARTED;
 347 }
 348
 349 static inline bool irqd_is_managed_and_shutdown(struct irq_data *d)
 350 {
 351         return __irqd_to_state(d) & IRQD_MANAGED_SHUTDOWN;
 352 }
 353
 354 #undef __irqd_to_state
 355
 356 static inline irq_hw_number_t irqd_to_hwirq(struct irq_data *d)
 357 {
 358         return d->hwirq;
 359 }
 360
 361 /**
 362  * struct irq_chip - hardware interrupt chip descriptor
 363  *
 364  * @parent_device:      pointer to parent device for irqchip
 365  * @name:               name for /proc/interrupts
 366  * @irq_startup:        start up the interrupt (defaults to ->enable if NULL)
 367  * @irq_shutdown:       shut down the interrupt (defaults to ->disable if NULL)
 368  * @irq_enable:         enable the interrupt (defaults to chip->unmask if NULL)
 369  * @irq_disable:        disable the interrupt
 370  * @irq_ack:            start of a new interrupt
 371  * @irq_mask:           mask an interrupt source
 372  * @irq_mask_ack:       ack and mask an interrupt source
 373  * @irq_unmask:         unmask an interrupt source
 374  * @irq_eoi:            end of interrupt
 375  * @irq_set_affinity:   set the CPU affinity on SMP machines
 376  * @irq_retrigger:      resend an IRQ to the CPU
 377  * @irq_set_type:       set the flow type (IRQ_TYPE_LEVEL/etc.) of an IRQ
 378  * @irq_set_wake:       enable/disable power-management wake-on of an IRQ
 379  * @irq_bus_lock:       function to lock access to slow bus (i2c) chips
 380  * @irq_bus_sync_unlock:function to sync and unlock slow bus (i2c) chips
 381  * @irq_cpu_online:     configure an interrupt source for a secondary CPU
 382  * @irq_cpu_offline:    un-configure an interrupt source for a secondary CPU
 383  * @irq_suspend:        function called from core code on suspend once per
 384  *                      chip, when one or more interrupts are installed
 385  * @irq_resume:         function called from core code on resume once per chip,
 386  *                      when one ore more interrupts are installed
 387  * @irq_pm_shutdown:    function called from core code on shutdown once per chip
 388  * @irq_calc_mask:      Optional function to set irq_data.mask for special cases
 389  * @irq_print_chip:     optional to print special chip info in show_interrupts
 390  * @irq_request_resources:      optional to request resources before calling
 391  *                              any other callback related to this irq
 392  * @irq_release_resources:      optional to release resources acquired with
 393  *                              irq_request_resources
 394  * @irq_compose_msi_msg:        optional to compose message content for MSI
 395  * @irq_write_msi_msg:  optional to write message content for MSI
 396  * @irq_get_irqchip_state:      return the internal state of an interrupt
 397  * @irq_set_irqchip_state:      set the internal state of a interrupt
 398  * @irq_set_vcpu_affinity:      optional to target a vCPU in a virtual machine
 399  * @ipi_send_single:    send a single IPI to destination cpus
 400  * @ipi_send_mask:      send an IPI to destination cpus in cpumask
 401  * @flags:              chip specific flags
 402  */
 403 struct irq_chip {
 404         struct device   *parent_device;
 405         const char      *name;
 406         unsigned int    (*irq_startup)(struct irq_data *data);
 407         void            (*irq_shutdown)(struct irq_data *data);
 408         void            (*irq_enable)(struct irq_data *data);
 409         void            (*irq_disable)(struct irq_data *data);
 410
 411         void            (*irq_ack)(struct irq_data *data);
 412         void            (*irq_mask)(struct irq_data *data);
 413         void            (*irq_mask_ack)(struct irq_data *data);
 414         void            (*irq_unmask)(struct irq_data *data);
 415         void            (*irq_eoi)(struct irq_data *data);
 416
 417         int             (*irq_set_affinity)(struct irq_data *data, const struct cpumask *dest, bool force);
 418         int             (*irq_retrigger)(struct irq_data *data);
 419         int             (*irq_set_type)(struct irq_data *data, unsigned int flow_type);
 420         int             (*irq_set_wake)(struct irq_data *data, unsigned int on);
 421
 422         void            (*irq_bus_lock)(struct irq_data *data);
 423         void            (*irq_bus_sync_unlock)(struct irq_data *data);
 424
 425         void            (*irq_cpu_online)(struct irq_data *data);
 426         void            (*irq_cpu_offline)(struct irq_data *data);
 427
 428         void            (*irq_suspend)(struct irq_data *data);
 429         void            (*irq_resume)(struct irq_data *data);
 430         void            (*irq_pm_shutdown)(struct irq_data *data);
 431
 432         void            (*irq_calc_mask)(struct irq_data *data);
 433
 434         void            (*irq_print_chip)(struct irq_data *data, struct seq_file *p);
 435         int             (*irq_request_resources)(struct irq_data *data);
 436         void            (*irq_release_resources)(struct irq_data *data);
 437
 438         void            (*irq_compose_msi_msg)(struct irq_data *data, struct msi_msg *msg);
 439         void            (*irq_write_msi_msg)(struct irq_data *data, struct msi_msg *msg);
 440
 441         int             (*irq_get_irqchip_state)(struct irq_data *data, enum irqchip_irq_state which, bool *state);
 442         int             (*irq_set_irqchip_state)(struct irq_data *data, enum irqchip_irq_state which, bool state);
 443
 444         int             (*irq_set_vcpu_affinity)(struct irq_data *data, void *vcpu_info);
 445
 446         void            (*ipi_send_single)(struct irq_data *data, unsigned int cpu);
 447         void            (*ipi_send_mask)(struct irq_data *data, const struct cpumask *dest);
 448
 449         unsigned long   flags;
 450 };
 451
 452 /*
 453  * irq_chip specific flags
 454  *
 455  * IRQCHIP_SET_TYPE_MASKED:     Mask before calling chip.irq_set_type()
 456  * IRQCHIP_EOI_IF_HANDLED:      Only issue irq_eoi() when irq was handled
 457  * IRQCHIP_MASK_ON_SUSPEND:     Mask non wake irqs in the suspend path
 458  * IRQCHIP_ONOFFLINE_ENABLED:   Only call irq_on/off_line callbacks
 459  *                              when irq enabled
 460  * IRQCHIP_SKIP_SET_WAKE:       Skip chip.irq_set_wake(), for this irq chip
 461  * IRQCHIP_ONESHOT_SAFE:        One shot does not require mask/unmask
 462  * IRQCHIP_EOI_THREADED:        Chip requires eoi() on unmask in threaded mode
 463  */
 464 enum {
 465         IRQCHIP_SET_TYPE_MASKED         = (1 <<  0),
 466         IRQCHIP_EOI_IF_HANDLED          = (1 <<  1),
 467         IRQCHIP_MASK_ON_SUSPEND         = (1 <<  2),
 468         IRQCHIP_ONOFFLINE_ENABLED       = (1 <<  3),
 469         IRQCHIP_SKIP_SET_WAKE           = (1 <<  4),
 470         IRQCHIP_ONESHOT_SAFE            = (1 <<  5),
 471         IRQCHIP_EOI_THREADED            = (1 <<  6),
 472 };
 473
 474 #include <linux/irqdesc.h>
 475
 476 /*
 477  * Pick up the arch-dependent methods:
 478  */
 479 #include <asm/hw_irq.h>
 480
 481 #ifndef NR_IRQS_LEGACY
 482 # define NR_IRQS_LEGACY 0
 483 #endif
 484
 485 #ifndef ARCH_IRQ_INIT_FLAGS
 486 # define ARCH_IRQ_INIT_FLAGS    0
 487 #endif
 488
 489 #define IRQ_DEFAULT_INIT_FLAGS  ARCH_IRQ_INIT_FLAGS
 490
 491 struct irqaction;
 492 extern int setup_irq(unsigned int irq, struct irqaction *new);
 493 extern void remove_irq(unsigned int irq, struct irqaction *act);
 494 extern int setup_percpu_irq(unsigned int irq, struct irqaction *new);
 495 extern void remove_percpu_irq(unsigned int irq, struct irqaction *act);
 496
 497 extern void irq_cpu_online(void);
 498 extern void irq_cpu_offline(void);
 499 extern int irq_set_affinity_locked(struct irq_data *data,
 500                                    const struct cpumask *cpumask, bool force);
 501 extern int irq_set_vcpu_affinity(unsigned int irq, void *vcpu_info);
 502
 503 extern void irq_migrate_all_off_this_cpu(void);
 504
 505 #if defined(CONFIG_SMP) && defined(CONFIG_GENERIC_PENDING_IRQ)
 506 void irq_move_irq(struct irq_data *data);
 507 void irq_move_masked_irq(struct irq_data *data);
 508 void irq_force_complete_move(struct irq_desc *desc);
 509 #else
 510 static inline void irq_move_irq(struct irq_data *data) { }
 511 static inline void irq_move_masked_irq(struct irq_data *data) { }
 512 static inline void irq_force_complete_move(struct irq_desc *desc) { }
 513 #endif
 514
 515 extern int no_irq_affinity;
 516
 517 #ifdef CONFIG_HARDIRQS_SW_RESEND
 518 int irq_set_parent(int irq, int parent_irq);
 519 #else
 520 static inline int irq_set_parent(int irq, int parent_irq)
 521 {
 522         return 0;
 523 }
 524 #endif
 525
 526 /*
 527  * Built-in IRQ handlers for various IRQ types,
 528  * callable via desc->handle_irq()
 529  */
 530 extern void handle_level_irq(struct irq_desc *desc);
 531 extern void handle_fasteoi_irq(struct irq_desc *desc);
 532 extern void handle_edge_irq(struct irq_desc *desc);
 533 extern void handle_edge_eoi_irq(struct irq_desc *desc);
 534 extern void handle_simple_irq(struct irq_desc *desc);
 535 extern void handle_untracked_irq(struct irq_desc *desc);
 536 extern void handle_percpu_irq(struct irq_desc *desc);
 537 extern void handle_percpu_devid_irq(struct irq_desc *desc);
 538 extern void handle_bad_irq(struct irq_desc *desc);
 539 extern void handle_nested_irq(unsigned int irq);
 540
 541 extern int irq_chip_compose_msi_msg(struct irq_data *data, struct msi_msg *msg);
 542 extern int irq_chip_pm_get(struct irq_data *data);
 543 extern int irq_chip_pm_put(struct irq_data *data);
 544 #ifdef  CONFIG_IRQ_DOMAIN_HIERARCHY
 545 extern void irq_chip_enable_parent(struct irq_data *data);
 546 extern void irq_chip_disable_parent(struct irq_data *data);
 547 extern void irq_chip_ack_parent(struct irq_data *data);
 548 extern int irq_chip_retrigger_hierarchy(struct irq_data *data);
 549 extern void irq_chip_mask_parent(struct irq_data *data);
 550 extern void irq_chip_unmask_parent(struct irq_data *data);
 551 extern void irq_chip_eoi_parent(struct irq_data *data);
 552 extern int irq_chip_set_affinity_parent(struct irq_data *data,
 553                                         const struct cpumask *dest,
 554                                         bool force);
 555 extern int irq_chip_set_wake_parent(struct irq_data *data, unsigned int on);
 556 extern int irq_chip_set_vcpu_affinity_parent(struct irq_data *data,
 557                                              void *vcpu_info);
 558 extern int irq_chip_set_type_parent(struct irq_data *data, unsigned int type);
 559 #endif
 560
 561 /* Handling of unhandled and spurious interrupts: */
 562 extern void note_interrupt(struct irq_desc *desc, irqreturn_t action_ret);
 563
 564
 565 /* Enable/disable irq debugging output: */
 566 extern int noirqdebug_setup(char *str);
 567
 568 /* Checks whether the interrupt can be requested by request_irq(): */
 569 extern int can_request_irq(unsigned int irq, unsigned long irqflags);
 570
 571 /* Dummy irq-chip implementations: */
 572 extern struct irq_chip no_irq_chip;
 573 extern struct irq_chip dummy_irq_chip;
 574
 575 extern void
 576 irq_set_chip_and_handler_name(unsigned int irq, struct irq_chip *chip,
 577                               irq_flow_handler_t handle, const char *name);
 578
 579 static inline void irq_set_chip_and_handler(unsigned int irq, struct irq_chip *chip,
 580                                             irq_flow_handler_t handle)
 581 {
 582         irq_set_chip_and_handler_name(irq, chip, handle, NULL);
 583 }
 584
 585 extern int irq_set_percpu_devid(unsigned int irq);
 586 extern int irq_set_percpu_devid_partition(unsigned int irq,
 587                                           const struct cpumask *affinity);
 588 extern int irq_get_percpu_devid_partition(unsigned int irq,
 589                                           struct cpumask *affinity);
 590
 591 extern void
 592 __irq_set_handler(unsigned int irq, irq_flow_handler_t handle, int is_chained,
 593                   const char *name);
 594
 595 static inline void
 596 irq_set_handler(unsigned int irq, irq_flow_handler_t handle)
 597 {
 598         __irq_set_handler(irq, handle, 0, NULL);
 599 }
 600
 601 /*
 602  * Set a highlevel chained flow handler for a given IRQ.
 603  * (a chained handler is automatically enabled and set to
 604  *  IRQ_NOREQUEST, IRQ_NOPROBE, and IRQ_NOTHREAD)
 605  */
 606 static inline void
 607 irq_set_chained_handler(unsigned int irq, irq_flow_handler_t handle)
 608 {
 609         __irq_set_handler(irq, handle, 1, NULL);
 610 }
 611
 612 /*
 613  * Set a highlevel chained flow handler and its data for a given IRQ.
 614  * (a chained handler is automatically enabled and set to
 615  *  IRQ_NOREQUEST, IRQ_NOPROBE, and IRQ_NOTHREAD)
 616  */
 617 void
 618 irq_set_chained_handler_and_data(unsigned int irq, irq_flow_handler_t handle,
 619                                  void *data);
 620
 621 void irq_modify_status(unsigned int irq, unsigned long clr, unsigned long set);
 622
 623 static inline void irq_set_status_flags(unsigned int irq, unsigned long set)
 624 {
 625         irq_modify_status(irq, 0, set);
 626 }
 627
 628 static inline void irq_clear_status_flags(unsigned int irq, unsigned long clr)
 629 {
 630         irq_modify_status(irq, clr, 0);
 631 }
 632
 633 static inline void irq_set_noprobe(unsigned int irq)
 634 {
 635         irq_modify_status(irq, 0, IRQ_NOPROBE);
 636 }
 637
 638 static inline void irq_set_probe(unsigned int irq)
 639 {
 640         irq_modify_status(irq, IRQ_NOPROBE, 0);
 641 }
 642
 643 static inline void irq_set_nothread(unsigned int irq)
 644 {
 645         irq_modify_status(irq, 0, IRQ_NOTHREAD);
 646 }
 647
 648 static inline void irq_set_thread(unsigned int irq)
 649 {
 650         irq_modify_status(irq, IRQ_NOTHREAD, 0);
 651 }
 652
 653 static inline void irq_set_nested_thread(unsigned int irq, bool nest)
 654 {
 655         if (nest)
 656                 irq_set_status_flags(irq, IRQ_NESTED_THREAD);
 657         else
 658                 irq_clear_status_flags(irq, IRQ_NESTED_THREAD);
 659 }
 660
 661 static inline void irq_set_percpu_devid_flags(unsigned int irq)
 662 {
 663         irq_set_status_flags(irq,
 664                              IRQ_NOAUTOEN | IRQ_PER_CPU | IRQ_NOTHREAD |
 665                              IRQ_NOPROBE | IRQ_PER_CPU_DEVID);
 666 }
 667
 668 /* Set/get chip/data for an IRQ: */
 669 extern int irq_set_chip(unsigned int irq, struct irq_chip *chip);
 670 extern int irq_set_handler_data(unsigned int irq, void *data);
 671 extern int irq_set_chip_data(unsigned int irq, void *data);
 672 extern int irq_set_irq_type(unsigned int irq, unsigned int type);
 673 extern int irq_set_msi_desc(unsigned int irq, struct msi_desc *entry);
 674 extern int irq_set_msi_desc_off(unsigned int irq_base, unsigned int irq_offset,
 675                                 struct msi_desc *entry);
 676 extern struct irq_data *irq_get_irq_data(unsigned int irq);
 677
 678 static inline struct irq_chip *irq_get_chip(unsigned int irq)
 679 {
 680         struct irq_data *d = irq_get_irq_data(irq);
 681         return d ? d->chip : NULL;
 682 }
 683
 684 static inline struct irq_chip *irq_data_get_irq_chip(struct irq_data *d)
 685 {
 686         return d->chip;
 687 }
 688
 689 static inline void *irq_get_chip_data(unsigned int irq)
 690 {
 691         struct irq_data *d = irq_get_irq_data(irq);
 692         return d ? d->chip_data : NULL;
 693 }
 694
 695 static inline void *irq_data_get_irq_chip_data(struct irq_data *d)
 696 {
 697         return d->chip_data;
 698 }
 699
 700 static inline void *irq_get_handler_data(unsigned int irq)
 701 {
 702         struct irq_data *d = irq_get_irq_data(irq);
 703         return d ? d->common->handler_data : NULL;
 704 }
 705
 706 static inline void *irq_data_get_irq_handler_data(struct irq_data *d)
 707 {
 708         return d->common->handler_data;
 709 }
 710
 711 static inline struct msi_desc *irq_get_msi_desc(unsigned int irq)
 712 {
 713         struct irq_data *d = irq_get_irq_data(irq);
 714         return d ? d->common->msi_desc : NULL;
 715 }
 716
 717 static inline struct msi_desc *irq_data_get_msi_desc(struct irq_data *d)
 718 {
 719         return d->common->msi_desc;
 720 }
 721
 722 static inline u32 irq_get_trigger_type(unsigned int irq)
 723 {
 724         struct irq_data *d = irq_get_irq_data(irq);
 725         return d ? irqd_get_trigger_type(d) : 0;
 726 }
 727
 728 static inline int irq_common_data_get_node(struct irq_common_data *d)
 729 {
 730 #ifdef CONFIG_NUMA
 731         return d->node;
 732 #else
 733         return 0;
 734 #endif
 735 }
 736
 737 static inline int irq_data_get_node(struct irq_data *d)
 738 {
 739         return irq_common_data_get_node(d->common);
 740 }
 741
 742 static inline struct cpumask *irq_get_affinity_mask(int irq)
 743 {
 744         struct irq_data *d = irq_get_irq_data(irq);
 745
 746         return d ? d->common->affinity : NULL;
 747 }
 748
 749 static inline struct cpumask *irq_data_get_affinity_mask(struct irq_data *d)
 750 {
 751         return d->common->affinity;
 752 }
 753
 754 #ifdef CONFIG_GENERIC_IRQ_EFFECTIVE_AFF_MASK
 755 static inline
 756 struct cpumask *irq_data_get_effective_affinity_mask(struct irq_data *d)
 757 {
 758         return d->common->effective_affinity;
 759 }
 760 static inline void irq_data_update_effective_affinity(struct irq_data *d,
 761                                                       const struct cpumask *m)
 762 {
 763         cpumask_copy(d->common->effective_affinity, m);
 764 }
 765 #else
 766 static inline void irq_data_update_effective_affinity(struct irq_data *d,
 767                                                       const struct cpumask *m)
 768 {
 769 }
 770 static inline
 771 struct cpumask *irq_data_get_effective_affinity_mask(struct irq_data *d)
 772 {
 773         return d->common->affinity;
 774 }
 775 #endif
 776
 777 unsigned int arch_dynirq_lower_bound(unsigned int from);
 778
 779 int __irq_alloc_descs(int irq, unsigned int from, unsigned int cnt, int node,
 780                       struct module *owner, const struct cpumask *affinity);
 781
 782 int __devm_irq_alloc_descs(struct device *dev, int irq, unsigned int from,
 783                            unsigned int cnt, int node, struct module *owner,
 784                            const struct cpumask *affinity);
 785
 786 /* use macros to avoid needing export.h for THIS_MODULE */
 787 #define irq_alloc_descs(irq, from, cnt, node)   \
 788         __irq_alloc_descs(irq, from, cnt, node, THIS_MODULE, NULL)
 789
 790 #define irq_alloc_desc(node)                    \
 791         irq_alloc_descs(-1, 0, 1, node)
 792
 793 #define irq_alloc_desc_at(at, node)             \
 794         irq_alloc_descs(at, at, 1, node)
 795
 796 #define irq_alloc_desc_from(from, node)         \
 797         irq_alloc_descs(-1, from, 1, node)
 798
 799 #define irq_alloc_descs_from(from, cnt, node)   \
 800         irq_alloc_descs(-1, from, cnt, node)
 801
 802 #define devm_irq_alloc_descs(dev, irq, from, cnt, node)         \
 803         __devm_irq_alloc_descs(dev, irq, from, cnt, node, THIS_MODULE, NULL)
 804
 805 #define devm_irq_alloc_desc(dev, node)                          \
 806         devm_irq_alloc_descs(dev, -1, 0, 1, node)
 807
 808 #define devm_irq_alloc_desc_at(dev, at, node)                   \
 809         devm_irq_alloc_descs(dev, at, at, 1, node)
 810
 811 #define devm_irq_alloc_desc_from(dev, from, node)               \
 812         devm_irq_alloc_descs(dev, -1, from, 1, node)
 813
 814 #define devm_irq_alloc_descs_from(dev, from, cnt, node)         \
 815         devm_irq_alloc_descs(dev, -1, from, cnt, node)
 816
 817 void irq_free_descs(unsigned int irq, unsigned int cnt);
 818 static inline void irq_free_desc(unsigned int irq)
 819 {
 820         irq_free_descs(irq, 1);
 821 }
 822
 823 #ifdef CONFIG_GENERIC_IRQ_LEGACY_ALLOC_HWIRQ
 824 unsigned int irq_alloc_hwirqs(int cnt, int node);
 825 static inline unsigned int irq_alloc_hwirq(int node)
 826 {
 827         return irq_alloc_hwirqs(1, node);
 828 }
 829 void irq_free_hwirqs(unsigned int from, int cnt);
 830 static inline void irq_free_hwirq(unsigned int irq)
 831 {
 832         return irq_free_hwirqs(irq, 1);
 833 }
 834 int arch_setup_hwirq(unsigned int irq, int node);
 835 void arch_teardown_hwirq(unsigned int irq);
 836 #endif
 837
 838 #ifdef CONFIG_GENERIC_IRQ_LEGACY
 839 void irq_init_desc(unsigned int irq);
 840 #endif
 841
 842 /**
 843  * struct irq_chip_regs - register offsets for struct irq_gci
 844  * @enable:     Enable register offset to reg_base
 845  * @disable:    Disable register offset to reg_base
 846  * @mask:       Mask register offset to reg_base
 847  * @ack:        Ack register offset to reg_base
 848  * @eoi:        Eoi register offset to reg_base
 849  * @type:       Type configuration register offset to reg_base
 850  * @polarity:   Polarity configuration register offset to reg_base
 851  */
 852 struct irq_chip_regs {
 853         unsigned long           enable;
 854         unsigned long           disable;
 855         unsigned long           mask;
 856         unsigned long           ack;
 857         unsigned long           eoi;
 858         unsigned long           type;
 859         unsigned long           polarity;
 860 };
 861
 862 /**
 863  * struct irq_chip_type - Generic interrupt chip instance for a flow type
 864  * @chip:               The real interrupt chip which provides the callbacks
 865  * @regs:               Register offsets for this chip
 866  * @handler:            Flow handler associated with this chip
 867  * @type:               Chip can handle these flow types
 868  * @mask_cache_priv:    Cached mask register private to the chip type
 869  * @mask_cache:         Pointer to cached mask register
 870  *
 871  * A irq_generic_chip can have several instances of irq_chip_type when
 872  * it requires different functions and register offsets for different
 873  * flow types.
 874  */
 875 struct irq_chip_type {
 876         struct irq_chip         chip;
 877         struct irq_chip_regs    regs;
 878         irq_flow_handler_t      handler;
 879         u32                     type;
 880         u32                     mask_cache_priv;
 881         u32                     *mask_cache;
 882 };
 883
 884 /**
 885  * struct irq_chip_generic - Generic irq chip data structure
 886  * @lock:               Lock to protect register and cache data access
 887  * @reg_base:           Register base address (virtual)
 888  * @reg_readl:          Alternate I/O accessor (defaults to readl if NULL)
 889  * @reg_writel:         Alternate I/O accessor (defaults to writel if NULL)
 890  * @suspend:            Function called from core code on suspend once per
 891  *                      chip; can be useful instead of irq_chip::suspend to
 892  *                      handle chip details even when no interrupts are in use
 893  * @resume:             Function called from core code on resume once per chip;
 894  *                      can be useful instead of irq_chip::suspend to handle
 895  *                      chip details even when no interrupts are in use
 896  * @irq_base:           Interrupt base nr for this chip
 897  * @irq_cnt:            Number of interrupts handled by this chip
 898  * @mask_cache:         Cached mask register shared between all chip types
 899  * @type_cache:         Cached type register
 900  * @polarity_cache:     Cached polarity register
 901  * @wake_enabled:       Interrupt can wakeup from suspend
 902  * @wake_active:        Interrupt is marked as an wakeup from suspend source
 903  * @num_ct:             Number of available irq_chip_type instances (usually 1)
 904  * @private:            Private data for non generic chip callbacks
 905  * @installed:          bitfield to denote installed interrupts
 906  * @unused:             bitfield to denote unused interrupts
 907  * @domain:             irq domain pointer
 908  * @list:               List head for keeping track of instances
 909  * @chip_types:         Array of interrupt irq_chip_types
 910  *
 911  * Note, that irq_chip_generic can have multiple irq_chip_type
 912  * implementations which can be associated to a particular irq line of
 913  * an irq_chip_generic instance. That allows to share and protect
 914  * state in an irq_chip_generic instance when we need to implement
 915  * different flow mechanisms (level/edge) for it.
 916  */
 917 struct irq_chip_generic {
 918         raw_spinlock_t          lock;
 919         void __iomem            *reg_base;
 920         u32                     (*reg_readl)(void __iomem *addr);
 921         void                    (*reg_writel)(u32 val, void __iomem *addr);
 922         void                    (*suspend)(struct irq_chip_generic *gc);
 923         void                    (*resume)(struct irq_chip_generic *gc);
 924         unsigned int            irq_base;
 925         unsigned int            irq_cnt;
 926         u32                     mask_cache;
 927         u32                     type_cache;
 928         u32                     polarity_cache;
 929         u32                     wake_enabled;
 930         u32                     wake_active;
 931         unsigned int            num_ct;
 932         void                    *private;
 933         unsigned long           installed;
 934         unsigned long           unused;
 935         struct irq_domain       *domain;
 936         struct list_head        list;
 937         struct irq_chip_type    chip_types[0];
 938 };
 939
 940 /**
 941  * enum irq_gc_flags - Initialization flags for generic irq chips
 942  * @IRQ_GC_INIT_MASK_CACHE:     Initialize the mask_cache by reading mask reg
 943  * @IRQ_GC_INIT_NESTED_LOCK:    Set the lock class of the irqs to nested for
 944  *                              irq chips which need to call irq_set_wake() on
 945  *                              the parent irq. Usually GPIO implementations
 946  * @IRQ_GC_MASK_CACHE_PER_TYPE: Mask cache is chip type private
 947  * @IRQ_GC_NO_MASK:             Do not calculate irq_data->mask
 948  * @IRQ_GC_BE_IO:               Use big-endian register accesses (default: LE)
 949  */
 950 enum irq_gc_flags {
 951         IRQ_GC_INIT_MASK_CACHE          = 1 << 0,
 952         IRQ_GC_INIT_NESTED_LOCK         = 1 << 1,
 953         IRQ_GC_MASK_CACHE_PER_TYPE      = 1 << 2,
 954         IRQ_GC_NO_MASK                  = 1 << 3,
 955         IRQ_GC_BE_IO                    = 1 << 4,
 956 };
 957
 958 /*
 959  * struct irq_domain_chip_generic - Generic irq chip data structure for irq domains
 960  * @irqs_per_chip:      Number of interrupts per chip
 961  * @num_chips:          Number of chips
 962  * @irq_flags_to_set:   IRQ* flags to set on irq setup
 963  * @irq_flags_to_clear: IRQ* flags to clear on irq setup
 964  * @gc_flags:           Generic chip specific setup flags
 965  * @gc:                 Array of pointers to generic interrupt chips
 966  */
 967 struct irq_domain_chip_generic {
 968         unsigned int            irqs_per_chip;
 969         unsigned int            num_chips;
 970         unsigned int            irq_flags_to_clear;
 971         unsigned int            irq_flags_to_set;
 972         enum irq_gc_flags       gc_flags;
 973         struct irq_chip_generic *gc[0];
 974 };
 975
 976 /* Generic chip callback functions */
 977 void irq_gc_noop(struct irq_data *d);
 978 void irq_gc_mask_disable_reg(struct irq_data *d);
 979 void irq_gc_mask_set_bit(struct irq_data *d);
 980 void irq_gc_mask_clr_bit(struct irq_data *d);
 981 void irq_gc_unmask_enable_reg(struct irq_data *d);
 982 void irq_gc_ack_set_bit(struct irq_data *d);
 983 void irq_gc_ack_clr_bit(struct irq_data *d);
 984 void irq_gc_mask_disable_reg_and_ack(struct irq_data *d);
 985 void irq_gc_eoi(struct irq_data *d);
 986 int irq_gc_set_wake(struct irq_data *d, unsigned int on);
 987
 988 /* Setup functions for irq_chip_generic */
 989 int irq_map_generic_chip(struct irq_domain *d, unsigned int virq,
 990                          irq_hw_number_t hw_irq);
 991 struct irq_chip_generic *
 992 irq_alloc_generic_chip(const char *name, int nr_ct, unsigned int irq_base,
 993                        void __iomem *reg_base, irq_flow_handler_t handler);
 994 void irq_setup_generic_chip(struct irq_chip_generic *gc, u32 msk,
 995                             enum irq_gc_flags flags, unsigned int clr,
 996                             unsigned int set);
 997 int irq_setup_alt_chip(struct irq_data *d, unsigned int type);
 998 void irq_remove_generic_chip(struct irq_chip_generic *gc, u32 msk,
 999                              unsigned int clr, unsigned int set);
1000
1001 struct irq_chip_generic *
1002 devm_irq_alloc_generic_chip(struct device *dev, const char *name, int num_ct,
1003                             unsigned int irq_base, void __iomem *reg_base,
1004                             irq_flow_handler_t handler);
1005 int devm_irq_setup_generic_chip(struct device *dev, struct irq_chip_generic *gc,
1006                                 u32 msk, enum irq_gc_flags flags,
1007                                 unsigned int clr, unsigned int set);
1008
1009 struct irq_chip_generic *irq_get_domain_generic_chip(struct irq_domain *d, unsigned int hw_irq);
1010
1011 int __irq_alloc_domain_generic_chips(struct irq_domain *d, int irqs_per_chip,
1012                                      int num_ct, const char *name,
1013                                      irq_flow_handler_t handler,
1014                                      unsigned int clr, unsigned int set,
1015                                      enum irq_gc_flags flags);
1016
1017 #define irq_alloc_domain_generic_chips(d, irqs_per_chip, num_ct, name,  \
1018                                        handler, clr, set, flags)        \
1019 ({                                                                      \
1020         MAYBE_BUILD_BUG_ON(irqs_per_chip > 32);                         \
1021         __irq_alloc_domain_generic_chips(d, irqs_per_chip, num_ct, name,\
1022                                          handler, clr, set, flags);     \
1023 })
1024
1025 static inline void irq_free_generic_chip(struct irq_chip_generic *gc)
1026 {
1027         kfree(gc);
1028 }
1029
1030 static inline void irq_destroy_generic_chip(struct irq_chip_generic *gc,
1031                                             u32 msk, unsigned int clr,
1032                                             unsigned int set)
1033 {
1034         irq_remove_generic_chip(gc, msk, clr, set);
1035         irq_free_generic_chip(gc);
1036 }
1037
1038 static inline struct irq_chip_type *irq_data_get_chip_type(struct irq_data *d)
1039 {
1040         return container_of(d->chip, struct irq_chip_type, chip);
1041 }
1042
1043 #define IRQ_MSK(n) (u32)((n) < 32 ? ((1 << (n)) - 1) : UINT_MAX)
1044
1045 #ifdef CONFIG_SMP
1046 static inline void irq_gc_lock(struct irq_chip_generic *gc)
1047 {
1048         raw_spin_lock(&gc->lock);
1049 }
1050
1051 static inline void irq_gc_unlock(struct irq_chip_generic *gc)
1052 {
1053         raw_spin_unlock(&gc->lock);
1054 }
1055 #else
1056 static inline void irq_gc_lock(struct irq_chip_generic *gc) { }
1057 static inline void irq_gc_unlock(struct irq_chip_generic *gc) { }
1058 #endif
1059
1060 /*
1061  * The irqsave variants are for usage in non interrupt code. Do not use
1062  * them in irq_chip callbacks. Use irq_gc_lock() instead.
1063  */
1064 #define irq_gc_lock_irqsave(gc, flags)  \
1065         raw_spin_lock_irqsave(&(gc)->lock, flags)
1066
1067 #define irq_gc_unlock_irqrestore(gc, flags)     \
1068         raw_spin_unlock_irqrestore(&(gc)->lock, flags)
1069
1070 static inline void irq_reg_writel(struct irq_chip_generic *gc,
1071                                   u32 val, int reg_offset)
1072 {
1073         if (gc->reg_writel)
1074                 gc->reg_writel(val, gc->reg_base + reg_offset);
1075         else
1076                 writel(val, gc->reg_base + reg_offset);
1077 }
1078
1079 static inline u32 irq_reg_readl(struct irq_chip_generic *gc,
1080                                 int reg_offset)
1081 {
1082         if (gc->reg_readl)
1083                 return gc->reg_readl(gc->reg_base + reg_offset);
1084         else
1085                 return readl(gc->reg_base + reg_offset);
1086 }
1087
1088 /* Contrary to Linux irqs, for hardware irqs the irq number 0 is valid */
1089 #define INVALID_HWIRQ   (~0UL)
1090 irq_hw_number_t ipi_get_hwirq(unsigned int irq, unsigned int cpu);
1091 int __ipi_send_single(struct irq_desc *desc, unsigned int cpu);
1092 int __ipi_send_mask(struct irq_desc *desc, const struct cpumask *dest);
1093 int ipi_send_single(unsigned int virq, unsigned int cpu);
1094 int ipi_send_mask(unsigned int virq, const struct cpumask *dest);
1095
1096 #endif /* _LINUX_IRQ_H */