include/linux/mtd/nand.h

   1 /*
   2  *  linux/include/linux/mtd/nand.h
   3  *
   4  *  Copyright © 2000-2010 David Woodhouse <dwmw2@infradead.org>
   5  *                        Steven J. Hill <sjhill@realitydiluted.com>
   6  *                        Thomas Gleixner <tglx@linutronix.de>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * Info:
  13  *      Contains standard defines and IDs for NAND flash devices
  14  *
  15  * Changelog:
  16  *      See git changelog.
  17  */
  18 #ifndef __LINUX_MTD_NAND_H
  19 #define __LINUX_MTD_NAND_H
  20
  21 #include <linux/wait.h>
  22 #include <linux/spinlock.h>
  23 #include <linux/mtd/mtd.h>
  24 #include <linux/mtd/flashchip.h>
  25 #include <linux/mtd/bbm.h>
  26
  27 struct mtd_info;
  28 struct nand_flash_dev;
  29 struct device_node;
  30
  31 /* Scan and identify a NAND device */
  32 int nand_scan(struct mtd_info *mtd, int max_chips);
  33 /*
  34  * Separate phases of nand_scan(), allowing board driver to intervene
  35  * and override command or ECC setup according to flash type.
  36  */
  37 int nand_scan_ident(struct mtd_info *mtd, int max_chips,
  38                            struct nand_flash_dev *table);
  39 int nand_scan_tail(struct mtd_info *mtd);
  40
  41 /* Unregister the MTD device and free resources held by the NAND device */
  42 void nand_release(struct mtd_info *mtd);
  43
  44 /* Internal helper for board drivers which need to override command function */
  45 void nand_wait_ready(struct mtd_info *mtd);
  46
  47 /* locks all blocks present in the device */
  48 int nand_lock(struct mtd_info *mtd, loff_t ofs, uint64_t len);
  49
  50 /* unlocks specified locked blocks */
  51 int nand_unlock(struct mtd_info *mtd, loff_t ofs, uint64_t len);
  52
  53 /* The maximum number of NAND chips in an array */
  54 #define NAND_MAX_CHIPS          8
  55
  56 /*
  57  * Constants for hardware specific CLE/ALE/NCE function
  58  *
  59  * These are bits which can be or'ed to set/clear multiple
  60  * bits in one go.
  61  */
  62 /* Select the chip by setting nCE to low */
  63 #define NAND_NCE                0x01
  64 /* Select the command latch by setting CLE to high */
  65 #define NAND_CLE                0x02
  66 /* Select the address latch by setting ALE to high */
  67 #define NAND_ALE                0x04
  68
  69 #define NAND_CTRL_CLE           (NAND_NCE | NAND_CLE)
  70 #define NAND_CTRL_ALE           (NAND_NCE | NAND_ALE)
  71 #define NAND_CTRL_CHANGE        0x80
  72
  73 /*
  74  * Standard NAND flash commands
  75  */
  76 #define NAND_CMD_READ0          0
  77 #define NAND_CMD_READ1          1
  78 #define NAND_CMD_RNDOUT         5
  79 #define NAND_CMD_PAGEPROG       0x10
  80 #define NAND_CMD_READOOB        0x50
  81 #define NAND_CMD_ERASE1         0x60
  82 #define NAND_CMD_STATUS         0x70
  83 #define NAND_CMD_SEQIN          0x80
  84 #define NAND_CMD_RNDIN          0x85
  85 #define NAND_CMD_READID         0x90
  86 #define NAND_CMD_ERASE2         0xd0
  87 #define NAND_CMD_PARAM          0xec
  88 #define NAND_CMD_GET_FEATURES   0xee
  89 #define NAND_CMD_SET_FEATURES   0xef
  90 #define NAND_CMD_RESET          0xff
  91
  92 #define NAND_CMD_LOCK           0x2a
  93 #define NAND_CMD_UNLOCK1        0x23
  94 #define NAND_CMD_UNLOCK2        0x24
  95
  96 /* Extended commands for large page devices */
  97 #define NAND_CMD_READSTART      0x30
  98 #define NAND_CMD_RNDOUTSTART    0xE0
  99 #define NAND_CMD_CACHEDPROG     0x15
 100
 101 #define NAND_CMD_NONE           -1
 102
 103 /* Status bits */
 104 #define NAND_STATUS_FAIL        0x01
 105 #define NAND_STATUS_FAIL_N1     0x02
 106 #define NAND_STATUS_TRUE_READY  0x20
 107 #define NAND_STATUS_READY       0x40
 108 #define NAND_STATUS_WP          0x80
 109
 110 /*
 111  * Constants for ECC_MODES
 112  */
 113 typedef enum {
 114         NAND_ECC_NONE,
 115         NAND_ECC_SOFT,
 116         NAND_ECC_HW,
 117         NAND_ECC_HW_SYNDROME,
 118         NAND_ECC_HW_OOB_FIRST,
 119 } nand_ecc_modes_t;
 120
 121 enum nand_ecc_algo {
 122         NAND_ECC_UNKNOWN,
 123         NAND_ECC_HAMMING,
 124         NAND_ECC_BCH,
 125 };
 126
 127 /*
 128  * Constants for Hardware ECC
 129  */
 130 /* Reset Hardware ECC for read */
 131 #define NAND_ECC_READ           0
 132 /* Reset Hardware ECC for write */
 133 #define NAND_ECC_WRITE          1
 134 /* Enable Hardware ECC before syndrome is read back from flash */
 135 #define NAND_ECC_READSYN        2
 136
 137 /*
 138  * Enable generic NAND 'page erased' check. This check is only done when
 139  * ecc.correct() returns -EBADMSG.
 140  * Set this flag if your implementation does not fix bitflips in erased
 141  * pages and you want to rely on the default implementation.
 142  */
 143 #define NAND_ECC_GENERIC_ERASED_CHECK   BIT(0)
 144 #define NAND_ECC_MAXIMIZE               BIT(1)
 145 /*
 146  * If your controller already sends the required NAND commands when
 147  * reading or writing a page, then the framework is not supposed to
 148  * send READ0 and SEQIN/PAGEPROG respectively.
 149  */
 150 #define NAND_ECC_CUSTOM_PAGE_ACCESS     BIT(2)
 151
 152 /* Bit mask for flags passed to do_nand_read_ecc */
 153 #define NAND_GET_DEVICE         0x80
 154
 155
 156 /*
 157  * Option constants for bizarre disfunctionality and real
 158  * features.
 159  */
 160 /* Buswidth is 16 bit */
 161 #define NAND_BUSWIDTH_16        0x00000002
 162 /* Chip has cache program function */
 163 #define NAND_CACHEPRG           0x00000008
 164 /*
 165  * Chip requires ready check on read (for auto-incremented sequential read).
 166  * True only for small page devices; large page devices do not support
 167  * autoincrement.
 168  */
 169 #define NAND_NEED_READRDY       0x00000100
 170
 171 /* Chip does not allow subpage writes */
 172 #define NAND_NO_SUBPAGE_WRITE   0x00000200
 173
 174 /* Device is one of 'new' xD cards that expose fake nand command set */
 175 #define NAND_BROKEN_XD          0x00000400
 176
 177 /* Device behaves just like nand, but is readonly */
 178 #define NAND_ROM                0x00000800
 179
 180 /* Device supports subpage reads */
 181 #define NAND_SUBPAGE_READ       0x00001000
 182
 183 /*
 184  * Some MLC NANDs need data scrambling to limit bitflips caused by repeated
 185  * patterns.
 186  */
 187 #define NAND_NEED_SCRAMBLING    0x00002000
 188
 189 /* Options valid for Samsung large page devices */
 190 #define NAND_SAMSUNG_LP_OPTIONS NAND_CACHEPRG
 191
 192 /* Macros to identify the above */
 193 #define NAND_HAS_CACHEPROG(chip) ((chip->options & NAND_CACHEPRG))
 194 #define NAND_HAS_SUBPAGE_READ(chip) ((chip->options & NAND_SUBPAGE_READ))
 195 #define NAND_HAS_SUBPAGE_WRITE(chip) !((chip)->options & NAND_NO_SUBPAGE_WRITE)
 196
 197 /* Non chip related options */
 198 /* This option skips the bbt scan during initialization. */
 199 #define NAND_SKIP_BBTSCAN       0x00010000
 200 /*
 201  * This option is defined if the board driver allocates its own buffers
 202  * (e.g. because it needs them DMA-coherent).
 203  */
 204 #define NAND_OWN_BUFFERS        0x00020000
 205 /* Chip may not exist, so silence any errors in scan */
 206 #define NAND_SCAN_SILENT_NODEV  0x00040000
 207 /*
 208  * Autodetect nand buswidth with readid/onfi.
 209  * This suppose the driver will configure the hardware in 8 bits mode
 210  * when calling nand_scan_ident, and update its configuration
 211  * before calling nand_scan_tail.
 212  */
 213 #define NAND_BUSWIDTH_AUTO      0x00080000
 214 /*
 215  * This option could be defined by controller drivers to protect against
 216  * kmap'ed, vmalloc'ed highmem buffers being passed from upper layers
 217  */
 218 #define NAND_USE_BOUNCE_BUFFER  0x00100000
 219
 220 /*
 221  * In case your controller is implementing ->cmd_ctrl() and is relying on the
 222  * default ->cmdfunc() implementation, you may want to let the core handle the
 223  * tCCS delay which is required when a column change (RNDIN or RNDOUT) is
 224  * requested.
 225  * If your controller already takes care of this delay, you don't need to set
 226  * this flag.
 227  */
 228 #define NAND_WAIT_TCCS          0x00200000
 229
 230 /* Options set by nand scan */
 231 /* Nand scan has allocated controller struct */
 232 #define NAND_CONTROLLER_ALLOC   0x80000000
 233
 234 /* Cell info constants */
 235 #define NAND_CI_CHIPNR_MSK      0x03
 236 #define NAND_CI_CELLTYPE_MSK    0x0C
 237 #define NAND_CI_CELLTYPE_SHIFT  2
 238
 239 /* Keep gcc happy */
 240 struct nand_chip;
 241
 242 /* ONFI features */
 243 #define ONFI_FEATURE_16_BIT_BUS         (1 << 0)
 244 #define ONFI_FEATURE_EXT_PARAM_PAGE     (1 << 7)
 245
 246 /* ONFI timing mode, used in both asynchronous and synchronous mode */
 247 #define ONFI_TIMING_MODE_0              (1 << 0)
 248 #define ONFI_TIMING_MODE_1              (1 << 1)
 249 #define ONFI_TIMING_MODE_2              (1 << 2)
 250 #define ONFI_TIMING_MODE_3              (1 << 3)
 251 #define ONFI_TIMING_MODE_4              (1 << 4)
 252 #define ONFI_TIMING_MODE_5              (1 << 5)
 253 #define ONFI_TIMING_MODE_UNKNOWN        (1 << 6)
 254
 255 /* ONFI feature address */
 256 #define ONFI_FEATURE_ADDR_TIMING_MODE   0x1
 257
 258 /* Vendor-specific feature address (Micron) */
 259 #define ONFI_FEATURE_ADDR_READ_RETRY    0x89
 260
 261 /* ONFI subfeature parameters length */
 262 #define ONFI_SUBFEATURE_PARAM_LEN       4
 263
 264 /* ONFI optional commands SET/GET FEATURES supported? */
 265 #define ONFI_OPT_CMD_SET_GET_FEATURES   (1 << 2)
 266
 267 struct nand_onfi_params {
 268         /* rev info and features block */
 269         /* 'O' 'N' 'F' 'I'  */
 270         u8 sig[4];
 271         __le16 revision;
 272         __le16 features;
 273         __le16 opt_cmd;
 274         u8 reserved0[2];
 275         __le16 ext_param_page_length; /* since ONFI 2.1 */
 276         u8 num_of_param_pages;        /* since ONFI 2.1 */
 277         u8 reserved1[17];
 278
 279         /* manufacturer information block */
 280         char manufacturer[12];
 281         char model[20];
 282         u8 jedec_id;
 283         __le16 date_code;
 284         u8 reserved2[13];
 285
 286         /* memory organization block */
 287         __le32 byte_per_page;
 288         __le16 spare_bytes_per_page;
 289         __le32 data_bytes_per_ppage;
 290         __le16 spare_bytes_per_ppage;
 291         __le32 pages_per_block;
 292         __le32 blocks_per_lun;
 293         u8 lun_count;
 294         u8 addr_cycles;
 295         u8 bits_per_cell;
 296         __le16 bb_per_lun;
 297         __le16 block_endurance;
 298         u8 guaranteed_good_blocks;
 299         __le16 guaranteed_block_endurance;
 300         u8 programs_per_page;
 301         u8 ppage_attr;
 302         u8 ecc_bits;
 303         u8 interleaved_bits;
 304         u8 interleaved_ops;
 305         u8 reserved3[13];
 306
 307         /* electrical parameter block */
 308         u8 io_pin_capacitance_max;
 309         __le16 async_timing_mode;
 310         __le16 program_cache_timing_mode;
 311         __le16 t_prog;
 312         __le16 t_bers;
 313         __le16 t_r;
 314         __le16 t_ccs;
 315         __le16 src_sync_timing_mode;
 316         u8 src_ssync_features;
 317         __le16 clk_pin_capacitance_typ;
 318         __le16 io_pin_capacitance_typ;
 319         __le16 input_pin_capacitance_typ;
 320         u8 input_pin_capacitance_max;
 321         u8 driver_strength_support;
 322         __le16 t_int_r;
 323         __le16 t_adl;
 324         u8 reserved4[8];
 325
 326         /* vendor */
 327         __le16 vendor_revision;
 328         u8 vendor[88];
 329
 330         __le16 crc;
 331 } __packed;
 332
 333 #define ONFI_CRC_BASE   0x4F4E
 334
 335 /* Extended ECC information Block Definition (since ONFI 2.1) */
 336 struct onfi_ext_ecc_info {
 337         u8 ecc_bits;
 338         u8 codeword_size;
 339         __le16 bb_per_lun;
 340         __le16 block_endurance;
 341         u8 reserved[2];
 342 } __packed;
 343
 344 #define ONFI_SECTION_TYPE_0     0       /* Unused section. */
 345 #define ONFI_SECTION_TYPE_1     1       /* for additional sections. */
 346 #define ONFI_SECTION_TYPE_2     2       /* for ECC information. */
 347 struct onfi_ext_section {
 348         u8 type;
 349         u8 length;
 350 } __packed;
 351
 352 #define ONFI_EXT_SECTION_MAX 8
 353
 354 /* Extended Parameter Page Definition (since ONFI 2.1) */
 355 struct onfi_ext_param_page {
 356         __le16 crc;
 357         u8 sig[4];             /* 'E' 'P' 'P' 'S' */
 358         u8 reserved0[10];
 359         struct onfi_ext_section sections[ONFI_EXT_SECTION_MAX];
 360
 361         /*
 362          * The actual size of the Extended Parameter Page is in
 363          * @ext_param_page_length of nand_onfi_params{}.
 364          * The following are the variable length sections.
 365          * So we do not add any fields below. Please see the ONFI spec.
 366          */
 367 } __packed;
 368
 369 struct nand_onfi_vendor_micron {
 370         u8 two_plane_read;
 371         u8 read_cache;
 372         u8 read_unique_id;
 373         u8 dq_imped;
 374         u8 dq_imped_num_settings;
 375         u8 dq_imped_feat_addr;
 376         u8 rb_pulldown_strength;
 377         u8 rb_pulldown_strength_feat_addr;
 378         u8 rb_pulldown_strength_num_settings;
 379         u8 otp_mode;
 380         u8 otp_page_start;
 381         u8 otp_data_prot_addr;
 382         u8 otp_num_pages;
 383         u8 otp_feat_addr;
 384         u8 read_retry_options;
 385         u8 reserved[72];
 386         u8 param_revision;
 387 } __packed;
 388
 389 struct jedec_ecc_info {
 390         u8 ecc_bits;
 391         u8 codeword_size;
 392         __le16 bb_per_lun;
 393         __le16 block_endurance;
 394         u8 reserved[2];
 395 } __packed;
 396
 397 /* JEDEC features */
 398 #define JEDEC_FEATURE_16_BIT_BUS        (1 << 0)
 399
 400 struct nand_jedec_params {
 401         /* rev info and features block */
 402         /* 'J' 'E' 'S' 'D'  */
 403         u8 sig[4];
 404         __le16 revision;
 405         __le16 features;
 406         u8 opt_cmd[3];
 407         __le16 sec_cmd;
 408         u8 num_of_param_pages;
 409         u8 reserved0[18];
 410
 411         /* manufacturer information block */
 412         char manufacturer[12];
 413         char model[20];
 414         u8 jedec_id[6];
 415         u8 reserved1[10];
 416
 417         /* memory organization block */
 418         __le32 byte_per_page;
 419         __le16 spare_bytes_per_page;
 420         u8 reserved2[6];
 421         __le32 pages_per_block;
 422         __le32 blocks_per_lun;
 423         u8 lun_count;
 424         u8 addr_cycles;
 425         u8 bits_per_cell;
 426         u8 programs_per_page;
 427         u8 multi_plane_addr;
 428         u8 multi_plane_op_attr;
 429         u8 reserved3[38];
 430
 431         /* electrical parameter block */
 432         __le16 async_sdr_speed_grade;
 433         __le16 toggle_ddr_speed_grade;
 434         __le16 sync_ddr_speed_grade;
 435         u8 async_sdr_features;
 436         u8 toggle_ddr_features;
 437         u8 sync_ddr_features;
 438         __le16 t_prog;
 439         __le16 t_bers;
 440         __le16 t_r;
 441         __le16 t_r_multi_plane;
 442         __le16 t_ccs;
 443         __le16 io_pin_capacitance_typ;
 444         __le16 input_pin_capacitance_typ;
 445         __le16 clk_pin_capacitance_typ;
 446         u8 driver_strength_support;
 447         __le16 t_adl;
 448         u8 reserved4[36];
 449
 450         /* ECC and endurance block */
 451         u8 guaranteed_good_blocks;
 452         __le16 guaranteed_block_endurance;
 453         struct jedec_ecc_info ecc_info[4];
 454         u8 reserved5[29];
 455
 456         /* reserved */
 457         u8 reserved6[148];
 458
 459         /* vendor */
 460         __le16 vendor_rev_num;
 461         u8 reserved7[88];
 462
 463         /* CRC for Parameter Page */
 464         __le16 crc;
 465 } __packed;
 466
 467 /**
 468  * struct nand_id - NAND id structure
 469  * @data: buffer containing the id bytes. Currently 8 bytes large, but can
 470  *        be extended if required.
 471  * @len: ID length.
 472  */
 473 struct nand_id {
 474         u8 data[8];
 475         int len;
 476 };
 477
 478 /**
 479  * struct nand_hw_control - Control structure for hardware controller (e.g ECC generator) shared among independent devices
 480  * @lock:               protection lock
 481  * @active:             the mtd device which holds the controller currently
 482  * @wq:                 wait queue to sleep on if a NAND operation is in
 483  *                      progress used instead of the per chip wait queue
 484  *                      when a hw controller is available.
 485  */
 486 struct nand_hw_control {
 487         spinlock_t lock;
 488         struct nand_chip *active;
 489         wait_queue_head_t wq;
 490 };
 491
 492 static inline void nand_hw_control_init(struct nand_hw_control *nfc)
 493 {
 494         nfc->active = NULL;
 495         spin_lock_init(&nfc->lock);
 496         init_waitqueue_head(&nfc->wq);
 497 }
 498
 499 /**
 500  * struct nand_ecc_ctrl - Control structure for ECC
 501  * @mode:       ECC mode
 502  * @algo:       ECC algorithm
 503  * @steps:      number of ECC steps per page
 504  * @size:       data bytes per ECC step
 505  * @bytes:      ECC bytes per step
 506  * @strength:   max number of correctible bits per ECC step
 507  * @total:      total number of ECC bytes per page
 508  * @prepad:     padding information for syndrome based ECC generators
 509  * @postpad:    padding information for syndrome based ECC generators
 510  * @options:    ECC specific options (see NAND_ECC_XXX flags defined above)
 511  * @priv:       pointer to private ECC control data
 512  * @hwctl:      function to control hardware ECC generator. Must only
 513  *              be provided if an hardware ECC is available
 514  * @calculate:  function for ECC calculation or readback from ECC hardware
 515  * @correct:    function for ECC correction, matching to ECC generator (sw/hw).
 516  *              Should return a positive number representing the number of
 517  *              corrected bitflips, -EBADMSG if the number of bitflips exceed
 518  *              ECC strength, or any other error code if the error is not
 519  *              directly related to correction.
 520  *              If -EBADMSG is returned the input buffers should be left
 521  *              untouched.
 522  * @read_page_raw:      function to read a raw page without ECC. This function
 523  *                      should hide the specific layout used by the ECC
 524  *                      controller and always return contiguous in-band and
 525  *                      out-of-band data even if they're not stored
 526  *                      contiguously on the NAND chip (e.g.
 527  *                      NAND_ECC_HW_SYNDROME interleaves in-band and
 528  *                      out-of-band data).
 529  * @write_page_raw:     function to write a raw page without ECC. This function
 530  *                      should hide the specific layout used by the ECC
 531  *                      controller and consider the passed data as contiguous
 532  *                      in-band and out-of-band data. ECC controller is
 533  *                      responsible for doing the appropriate transformations
 534  *                      to adapt to its specific layout (e.g.
 535  *                      NAND_ECC_HW_SYNDROME interleaves in-band and
 536  *                      out-of-band data).
 537  * @read_page:  function to read a page according to the ECC generator
 538  *              requirements; returns maximum number of bitflips corrected in
 539  *              any single ECC step, 0 if bitflips uncorrectable, -EIO hw error
 540  * @read_subpage:       function to read parts of the page covered by ECC;
 541  *                      returns same as read_page()
 542  * @write_subpage:      function to write parts of the page covered by ECC.
 543  * @write_page: function to write a page according to the ECC generator
 544  *              requirements.
 545  * @write_oob_raw:      function to write chip OOB data without ECC
 546  * @read_oob_raw:       function to read chip OOB data without ECC
 547  * @read_oob:   function to read chip OOB data
 548  * @write_oob:  function to write chip OOB data
 549  */
 550 struct nand_ecc_ctrl {
 551         nand_ecc_modes_t mode;
 552         enum nand_ecc_algo algo;
 553         int steps;
 554         int size;
 555         int bytes;
 556         int total;
 557         int strength;
 558         int prepad;
 559         int postpad;
 560         unsigned int options;
 561         void *priv;
 562         void (*hwctl)(struct mtd_info *mtd, int mode);
 563         int (*calculate)(struct mtd_info *mtd, const uint8_t *dat,
 564                         uint8_t *ecc_code);
 565         int (*correct)(struct mtd_info *mtd, uint8_t *dat, uint8_t *read_ecc,
 566                         uint8_t *calc_ecc);
 567         int (*read_page_raw)(struct mtd_info *mtd, struct nand_chip *chip,
 568                         uint8_t *buf, int oob_required, int page);
 569         int (*write_page_raw)(struct mtd_info *mtd, struct nand_chip *chip,
 570                         const uint8_t *buf, int oob_required, int page);
 571         int (*read_page)(struct mtd_info *mtd, struct nand_chip *chip,
 572                         uint8_t *buf, int oob_required, int page);
 573         int (*read_subpage)(struct mtd_info *mtd, struct nand_chip *chip,
 574                         uint32_t offs, uint32_t len, uint8_t *buf, int page);
 575         int (*write_subpage)(struct mtd_info *mtd, struct nand_chip *chip,
 576                         uint32_t offset, uint32_t data_len,
 577                         const uint8_t *data_buf, int oob_required, int page);
 578         int (*write_page)(struct mtd_info *mtd, struct nand_chip *chip,
 579                         const uint8_t *buf, int oob_required, int page);
 580         int (*write_oob_raw)(struct mtd_info *mtd, struct nand_chip *chip,
 581                         int page);
 582         int (*read_oob_raw)(struct mtd_info *mtd, struct nand_chip *chip,
 583                         int page);
 584         int (*read_oob)(struct mtd_info *mtd, struct nand_chip *chip, int page);
 585         int (*write_oob)(struct mtd_info *mtd, struct nand_chip *chip,
 586                         int page);
 587 };
 588
 589 static inline int nand_standard_page_accessors(struct nand_ecc_ctrl *ecc)
 590 {
 591         return !(ecc->options & NAND_ECC_CUSTOM_PAGE_ACCESS);
 592 }
 593
 594 /**
 595  * struct nand_buffers - buffer structure for read/write
 596  * @ecccalc:    buffer pointer for calculated ECC, size is oobsize.
 597  * @ecccode:    buffer pointer for ECC read from flash, size is oobsize.
 598  * @databuf:    buffer pointer for data, size is (page size + oobsize).
 599  *
 600  * Do not change the order of buffers. databuf and oobrbuf must be in
 601  * consecutive order.
 602  */
 603 struct nand_buffers {
 604         uint8_t *ecccalc;
 605         uint8_t *ecccode;
 606         uint8_t *databuf;
 607 };
 608
 609 /**
 610  * struct nand_sdr_timings - SDR NAND chip timings
 611  *
 612  * This struct defines the timing requirements of a SDR NAND chip.
 613  * These information can be found in every NAND datasheets and the timings
 614  * meaning are described in the ONFI specifications:
 615  * www.onfi.org/~/media/ONFI/specs/onfi_3_1_spec.pdf (chapter 4.15 Timing
 616  * Parameters)
 617  *
 618  * All these timings are expressed in picoseconds.
 619  *
 620  * @tBERS_max: Block erase time
 621  * @tCCS_min: Change column setup time
 622  * @tPROG_max: Page program time
 623  * @tR_max: Page read time
 624  * @tALH_min: ALE hold time
 625  * @tADL_min: ALE to data loading time
 626  * @tALS_min: ALE setup time
 627  * @tAR_min: ALE to RE# delay
 628  * @tCEA_max: CE# access time
 629  * @tCEH_min: CE# high hold time
 630  * @tCH_min:  CE# hold time
 631  * @tCHZ_max: CE# high to output hi-Z
 632  * @tCLH_min: CLE hold time
 633  * @tCLR_min: CLE to RE# delay
 634  * @tCLS_min: CLE setup time
 635  * @tCOH_min: CE# high to output hold
 636  * @tCS_min: CE# setup time
 637  * @tDH_min: Data hold time
 638  * @tDS_min: Data setup time
 639  * @tFEAT_max: Busy time for Set Features and Get Features
 640  * @tIR_min: Output hi-Z to RE# low
 641  * @tITC_max: Interface and Timing Mode Change time
 642  * @tRC_min: RE# cycle time
 643  * @tREA_max: RE# access time
 644  * @tREH_min: RE# high hold time
 645  * @tRHOH_min: RE# high to output hold
 646  * @tRHW_min: RE# high to WE# low
 647  * @tRHZ_max: RE# high to output hi-Z
 648  * @tRLOH_min: RE# low to output hold
 649  * @tRP_min: RE# pulse width
 650  * @tRR_min: Ready to RE# low (data only)
 651  * @tRST_max: Device reset time, measured from the falling edge of R/B# to the
 652  *            rising edge of R/B#.
 653  * @tWB_max: WE# high to SR[6] low
 654  * @tWC_min: WE# cycle time
 655  * @tWH_min: WE# high hold time
 656  * @tWHR_min: WE# high to RE# low
 657  * @tWP_min: WE# pulse width
 658  * @tWW_min: WP# transition to WE# low
 659  */
 660 struct nand_sdr_timings {
 661         u32 tBERS_max;
 662         u32 tCCS_min;
 663         u32 tPROG_max;
 664         u32 tR_max;
 665         u32 tALH_min;
 666         u32 tADL_min;
 667         u32 tALS_min;
 668         u32 tAR_min;
 669         u32 tCEA_max;
 670         u32 tCEH_min;
 671         u32 tCH_min;
 672         u32 tCHZ_max;
 673         u32 tCLH_min;
 674         u32 tCLR_min;
 675         u32 tCLS_min;
 676         u32 tCOH_min;
 677         u32 tCS_min;
 678         u32 tDH_min;
 679         u32 tDS_min;
 680         u32 tFEAT_max;
 681         u32 tIR_min;
 682         u32 tITC_max;
 683         u32 tRC_min;
 684         u32 tREA_max;
 685         u32 tREH_min;
 686         u32 tRHOH_min;
 687         u32 tRHW_min;
 688         u32 tRHZ_max;
 689         u32 tRLOH_min;
 690         u32 tRP_min;
 691         u32 tRR_min;
 692         u64 tRST_max;
 693         u32 tWB_max;
 694         u32 tWC_min;
 695         u32 tWH_min;
 696         u32 tWHR_min;
 697         u32 tWP_min;
 698         u32 tWW_min;
 699 };
 700
 701 /**
 702  * enum nand_data_interface_type - NAND interface timing type
 703  * @NAND_SDR_IFACE:     Single Data Rate interface
 704  */
 705 enum nand_data_interface_type {
 706         NAND_SDR_IFACE,
 707 };
 708
 709 /**
 710  * struct nand_data_interface - NAND interface timing
 711  * @type:       type of the timing
 712  * @timings:    The timing, type according to @type
 713  */
 714 struct nand_data_interface {
 715         enum nand_data_interface_type type;
 716         union {
 717                 struct nand_sdr_timings sdr;
 718         } timings;
 719 };
 720
 721 /**
 722  * nand_get_sdr_timings - get SDR timing from data interface
 723  * @conf:       The data interface
 724  */
 725 static inline const struct nand_sdr_timings *
 726 nand_get_sdr_timings(const struct nand_data_interface *conf)
 727 {
 728         if (conf->type != NAND_SDR_IFACE)
 729                 return ERR_PTR(-EINVAL);
 730
 731         return &conf->timings.sdr;
 732 }
 733
 734 /**
 735  * struct nand_manufacturer_ops - NAND Manufacturer operations
 736  * @detect: detect the NAND memory organization and capabilities
 737  * @init: initialize all vendor specific fields (like the ->read_retry()
 738  *        implementation) if any.
 739  * @cleanup: the ->init() function may have allocated resources, ->cleanup()
 740  *           is here to let vendor specific code release those resources.
 741  */
 742 struct nand_manufacturer_ops {
 743         void (*detect)(struct nand_chip *chip);
 744         int (*init)(struct nand_chip *chip);
 745         void (*cleanup)(struct nand_chip *chip);
 746 };
 747
 748 /**
 749  * struct nand_chip - NAND Private Flash Chip Data
 750  * @mtd:                MTD device registered to the MTD framework
 751  * @IO_ADDR_R:          [BOARDSPECIFIC] address to read the 8 I/O lines of the
 752  *                      flash device
 753  * @IO_ADDR_W:          [BOARDSPECIFIC] address to write the 8 I/O lines of the
 754  *                      flash device.
 755  * @read_byte:          [REPLACEABLE] read one byte from the chip
 756  * @read_word:          [REPLACEABLE] read one word from the chip
 757  * @write_byte:         [REPLACEABLE] write a single byte to the chip on the
 758  *                      low 8 I/O lines
 759  * @write_buf:          [REPLACEABLE] write data from the buffer to the chip
 760  * @read_buf:           [REPLACEABLE] read data from the chip into the buffer
 761  * @select_chip:        [REPLACEABLE] select chip nr
 762  * @block_bad:          [REPLACEABLE] check if a block is bad, using OOB markers
 763  * @block_markbad:      [REPLACEABLE] mark a block bad
 764  * @cmd_ctrl:           [BOARDSPECIFIC] hardwarespecific function for controlling
 765  *                      ALE/CLE/nCE. Also used to write command and address
 766  * @dev_ready:          [BOARDSPECIFIC] hardwarespecific function for accessing
 767  *                      device ready/busy line. If set to NULL no access to
 768  *                      ready/busy is available and the ready/busy information
 769  *                      is read from the chip status register.
 770  * @cmdfunc:            [REPLACEABLE] hardwarespecific function for writing
 771  *                      commands to the chip.
 772  * @waitfunc:           [REPLACEABLE] hardwarespecific function for wait on
 773  *                      ready.
 774  * @setup_read_retry:   [FLASHSPECIFIC] flash (vendor) specific function for
 775  *                      setting the read-retry mode. Mostly needed for MLC NAND.
 776  * @ecc:                [BOARDSPECIFIC] ECC control structure
 777  * @buffers:            buffer structure for read/write
 778  * @hwcontrol:          platform-specific hardware control structure
 779  * @erase:              [REPLACEABLE] erase function
 780  * @scan_bbt:           [REPLACEABLE] function to scan bad block table
 781  * @chip_delay:         [BOARDSPECIFIC] chip dependent delay for transferring
 782  *                      data from array to read regs (tR).
 783  * @state:              [INTERN] the current state of the NAND device
 784  * @oob_poi:            "poison value buffer," used for laying out OOB data
 785  *                      before writing
 786  * @page_shift:         [INTERN] number of address bits in a page (column
 787  *                      address bits).
 788  * @phys_erase_shift:   [INTERN] number of address bits in a physical eraseblock
 789  * @bbt_erase_shift:    [INTERN] number of address bits in a bbt entry
 790  * @chip_shift:         [INTERN] number of address bits in one chip
 791  * @options:            [BOARDSPECIFIC] various chip options. They can partly
 792  *                      be set to inform nand_scan about special functionality.
 793  *                      See the defines for further explanation.
 794  * @bbt_options:        [INTERN] bad block specific options. All options used
 795  *                      here must come from bbm.h. By default, these options
 796  *                      will be copied to the appropriate nand_bbt_descr's.
 797  * @badblockpos:        [INTERN] position of the bad block marker in the oob
 798  *                      area.
 799  * @badblockbits:       [INTERN] minimum number of set bits in a good block's
 800  *                      bad block marker position; i.e., BBM == 11110111b is
 801  *                      not bad when badblockbits == 7
 802  * @bits_per_cell:      [INTERN] number of bits per cell. i.e., 1 means SLC.
 803  * @ecc_strength_ds:    [INTERN] ECC correctability from the datasheet.
 804  *                      Minimum amount of bit errors per @ecc_step_ds guaranteed
 805  *                      to be correctable. If unknown, set to zero.
 806  * @ecc_step_ds:        [INTERN] ECC step required by the @ecc_strength_ds,
 807  *                      also from the datasheet. It is the recommended ECC step
 808  *                      size, if known; if unknown, set to zero.
 809  * @onfi_timing_mode_default: [INTERN] default ONFI timing mode. This field is
 810  *                            set to the actually used ONFI mode if the chip is
 811  *                            ONFI compliant or deduced from the datasheet if
 812  *                            the NAND chip is not ONFI compliant.
 813  * @numchips:           [INTERN] number of physical chips
 814  * @chipsize:           [INTERN] the size of one chip for multichip arrays
 815  * @pagemask:           [INTERN] page number mask = number of (pages / chip) - 1
 816  * @pagebuf:            [INTERN] holds the pagenumber which is currently in
 817  *                      data_buf.
 818  * @pagebuf_bitflips:   [INTERN] holds the bitflip count for the page which is
 819  *                      currently in data_buf.
 820  * @subpagesize:        [INTERN] holds the subpagesize
 821  * @id:                 [INTERN] holds NAND ID
 822  * @onfi_version:       [INTERN] holds the chip ONFI version (BCD encoded),
 823  *                      non 0 if ONFI supported.
 824  * @jedec_version:      [INTERN] holds the chip JEDEC version (BCD encoded),
 825  *                      non 0 if JEDEC supported.
 826  * @onfi_params:        [INTERN] holds the ONFI page parameter when ONFI is
 827  *                      supported, 0 otherwise.
 828  * @jedec_params:       [INTERN] holds the JEDEC parameter page when JEDEC is
 829  *                      supported, 0 otherwise.
 830  * @max_bb_per_die:     [INTERN] the max number of bad blocks each die of a
 831  *                      this nand device will encounter their life times.
 832  * @blocks_per_die:     [INTERN] The number of PEBs in a die
 833  * @data_interface:     [INTERN] NAND interface timing information
 834  * @read_retries:       [INTERN] the number of read retry modes supported
 835  * @onfi_set_features:  [REPLACEABLE] set the features for ONFI nand
 836  * @onfi_get_features:  [REPLACEABLE] get the features for ONFI nand
 837  * @setup_data_interface: [OPTIONAL] setup the data interface and timing
 838  * @bbt:                [INTERN] bad block table pointer
 839  * @bbt_td:             [REPLACEABLE] bad block table descriptor for flash
 840  *                      lookup.
 841  * @bbt_md:             [REPLACEABLE] bad block table mirror descriptor
 842  * @badblock_pattern:   [REPLACEABLE] bad block scan pattern used for initial
 843  *                      bad block scan.
 844  * @controller:         [REPLACEABLE] a pointer to a hardware controller
 845  *                      structure which is shared among multiple independent
 846  *                      devices.
 847  * @priv:               [OPTIONAL] pointer to private chip data
 848  * @errstat:            [OPTIONAL] hardware specific function to perform
 849  *                      additional error status checks (determine if errors are
 850  *                      correctable).
 851  * @write_page:         [REPLACEABLE] High-level page write function
 852  * @manufacturer:       [INTERN] Contains manufacturer information
 853  */
 854
 855 struct nand_chip {
 856         struct mtd_info mtd;
 857         void __iomem *IO_ADDR_R;
 858         void __iomem *IO_ADDR_W;
 859
 860         uint8_t (*read_byte)(struct mtd_info *mtd);
 861         u16 (*read_word)(struct mtd_info *mtd);
 862         void (*write_byte)(struct mtd_info *mtd, uint8_t byte);
 863         void (*write_buf)(struct mtd_info *mtd, const uint8_t *buf, int len);
 864         void (*read_buf)(struct mtd_info *mtd, uint8_t *buf, int len);
 865         void (*select_chip)(struct mtd_info *mtd, int chip);
 866         int (*block_bad)(struct mtd_info *mtd, loff_t ofs);
 867         int (*block_markbad)(struct mtd_info *mtd, loff_t ofs);
 868         void (*cmd_ctrl)(struct mtd_info *mtd, int dat, unsigned int ctrl);
 869         int (*dev_ready)(struct mtd_info *mtd);
 870         void (*cmdfunc)(struct mtd_info *mtd, unsigned command, int column,
 871                         int page_addr);
 872         int(*waitfunc)(struct mtd_info *mtd, struct nand_chip *this);
 873         int (*erase)(struct mtd_info *mtd, int page);
 874         int (*scan_bbt)(struct mtd_info *mtd);
 875         int (*errstat)(struct mtd_info *mtd, struct nand_chip *this, int state,
 876                         int status, int page);
 877         int (*write_page)(struct mtd_info *mtd, struct nand_chip *chip,
 878                         uint32_t offset, int data_len, const uint8_t *buf,
 879                         int oob_required, int page, int cached, int raw);
 880         int (*onfi_set_features)(struct mtd_info *mtd, struct nand_chip *chip,
 881                         int feature_addr, uint8_t *subfeature_para);
 882         int (*onfi_get_features)(struct mtd_info *mtd, struct nand_chip *chip,
 883                         int feature_addr, uint8_t *subfeature_para);
 884         int (*setup_read_retry)(struct mtd_info *mtd, int retry_mode);
 885         int (*setup_data_interface)(struct mtd_info *mtd,
 886                                     const struct nand_data_interface *conf,
 887                                     bool check_only);
 888
 889
 890         int chip_delay;
 891         unsigned int options;
 892         unsigned int bbt_options;
 893
 894         int page_shift;
 895         int phys_erase_shift;
 896         int bbt_erase_shift;
 897         int chip_shift;
 898         int numchips;
 899         uint64_t chipsize;
 900         int pagemask;
 901         int pagebuf;
 902         unsigned int pagebuf_bitflips;
 903         int subpagesize;
 904         uint8_t bits_per_cell;
 905         uint16_t ecc_strength_ds;
 906         uint16_t ecc_step_ds;
 907         int onfi_timing_mode_default;
 908         int badblockpos;
 909         int badblockbits;
 910
 911         struct nand_id id;
 912         int onfi_version;
 913         int jedec_version;
 914         union {
 915                 struct nand_onfi_params onfi_params;
 916                 struct nand_jedec_params jedec_params;
 917         };
 918         u16 max_bb_per_die;
 919         u32 blocks_per_die;
 920
 921         struct nand_data_interface *data_interface;
 922
 923         int read_retries;
 924
 925         flstate_t state;
 926
 927         uint8_t *oob_poi;
 928         struct nand_hw_control *controller;
 929
 930         struct nand_ecc_ctrl ecc;
 931         struct nand_buffers *buffers;
 932         struct nand_hw_control hwcontrol;
 933
 934         uint8_t *bbt;
 935         struct nand_bbt_descr *bbt_td;
 936         struct nand_bbt_descr *bbt_md;
 937
 938         struct nand_bbt_descr *badblock_pattern;
 939
 940         void *priv;
 941
 942         struct {
 943                 const struct nand_manufacturer *desc;
 944                 void *priv;
 945         } manufacturer;
 946 };
 947
 948 extern const struct mtd_ooblayout_ops nand_ooblayout_sp_ops;
 949 extern const struct mtd_ooblayout_ops nand_ooblayout_lp_ops;
 950
 951 static inline void nand_set_flash_node(struct nand_chip *chip,
 952                                        struct device_node *np)
 953 {
 954         mtd_set_of_node(&chip->mtd, np);
 955 }
 956
 957 static inline struct device_node *nand_get_flash_node(struct nand_chip *chip)
 958 {
 959         return mtd_get_of_node(&chip->mtd);
 960 }
 961
 962 static inline struct nand_chip *mtd_to_nand(struct mtd_info *mtd)
 963 {
 964         return container_of(mtd, struct nand_chip, mtd);
 965 }
 966
 967 static inline struct mtd_info *nand_to_mtd(struct nand_chip *chip)
 968 {
 969         return &chip->mtd;
 970 }
 971
 972 static inline void *nand_get_controller_data(struct nand_chip *chip)
 973 {
 974         return chip->priv;
 975 }
 976
 977 static inline void nand_set_controller_data(struct nand_chip *chip, void *priv)
 978 {
 979         chip->priv = priv;
 980 }
 981
 982 static inline void nand_set_manufacturer_data(struct nand_chip *chip,
 983                                               void *priv)
 984 {
 985         chip->manufacturer.priv = priv;
 986 }
 987
 988 static inline void *nand_get_manufacturer_data(struct nand_chip *chip)
 989 {
 990         return chip->manufacturer.priv;
 991 }
 992
 993 /*
 994  * NAND Flash Manufacturer ID Codes
 995  */
 996 #define NAND_MFR_TOSHIBA        0x98
 997 #define NAND_MFR_ESMT           0xc8
 998 #define NAND_MFR_SAMSUNG        0xec
 999 #define NAND_MFR_FUJITSU        0x04
1000 #define NAND_MFR_NATIONAL       0x8f
1001 #define NAND_MFR_RENESAS        0x07
1002 #define NAND_MFR_STMICRO        0x20
1003 #define NAND_MFR_HYNIX          0xad
1004 #define NAND_MFR_MICRON         0x2c
1005 #define NAND_MFR_AMD            0x01
1006 #define NAND_MFR_MACRONIX       0xc2
1007 #define NAND_MFR_EON            0x92
1008 #define NAND_MFR_SANDISK        0x45
1009 #define NAND_MFR_INTEL          0x89
1010 #define NAND_MFR_ATO            0x9b
1011 #define NAND_MFR_WINBOND        0xef
1012
1013 /* The maximum expected count of bytes in the NAND ID sequence */
1014 #define NAND_MAX_ID_LEN 8
1015
1016 /*
1017  * A helper for defining older NAND chips where the second ID byte fully
1018  * defined the chip, including the geometry (chip size, eraseblock size, page
1019  * size). All these chips have 512 bytes NAND page size.
1020  */
1021 #define LEGACY_ID_NAND(nm, devid, chipsz, erasesz, opts)          \
1022         { .name = (nm), {{ .dev_id = (devid) }}, .pagesize = 512, \
1023           .chipsize = (chipsz), .erasesize = (erasesz), .options = (opts) }
1024
1025 /*
1026  * A helper for defining newer chips which report their page size and
1027  * eraseblock size via the extended ID bytes.
1028  *
1029  * The real difference between LEGACY_ID_NAND and EXTENDED_ID_NAND is that with
1030  * EXTENDED_ID_NAND, manufacturers overloaded the same device ID so that the
1031  * device ID now only represented a particular total chip size (and voltage,
1032  * buswidth), and the page size, eraseblock size, and OOB size could vary while
1033  * using the same device ID.
1034  */
1035 #define EXTENDED_ID_NAND(nm, devid, chipsz, opts)                      \
1036         { .name = (nm), {{ .dev_id = (devid) }}, .chipsize = (chipsz), \
1037           .options = (opts) }
1038
1039 #define NAND_ECC_INFO(_strength, _step) \
1040                         { .strength_ds = (_strength), .step_ds = (_step) }
1041 #define NAND_ECC_STRENGTH(type)         ((type)->ecc.strength_ds)
1042 #define NAND_ECC_STEP(type)             ((type)->ecc.step_ds)
1043
1044 /**
1045  * struct nand_flash_dev - NAND Flash Device ID Structure
1046  * @name: a human-readable name of the NAND chip
1047  * @dev_id: the device ID (the second byte of the full chip ID array)
1048  * @mfr_id: manufecturer ID part of the full chip ID array (refers the same
1049  *          memory address as @id[0])
1050  * @dev_id: device ID part of the full chip ID array (refers the same memory
1051  *          address as @id[1])
1052  * @id: full device ID array
1053  * @pagesize: size of the NAND page in bytes; if 0, then the real page size (as
1054  *            well as the eraseblock size) is determined from the extended NAND
1055  *            chip ID array)
1056  * @chipsize: total chip size in MiB
1057  * @erasesize: eraseblock size in bytes (determined from the extended ID if 0)
1058  * @options: stores various chip bit options
1059  * @id_len: The valid length of the @id.
1060  * @oobsize: OOB size
1061  * @ecc: ECC correctability and step information from the datasheet.
1062  * @ecc.strength_ds: The ECC correctability from the datasheet, same as the
1063  *                   @ecc_strength_ds in nand_chip{}.
1064  * @ecc.step_ds: The ECC step required by the @ecc.strength_ds, same as the
1065  *               @ecc_step_ds in nand_chip{}, also from the datasheet.
1066  *               For example, the "4bit ECC for each 512Byte" can be set with
1067  *               NAND_ECC_INFO(4, 512).
1068  * @onfi_timing_mode_default: the default ONFI timing mode entered after a NAND
1069  *                            reset. Should be deduced from timings described
1070  *                            in the datasheet.
1071  *
1072  */
1073 struct nand_flash_dev {
1074         char *name;
1075         union {
1076                 struct {
1077                         uint8_t mfr_id;
1078                         uint8_t dev_id;
1079                 };
1080                 uint8_t id[NAND_MAX_ID_LEN];
1081         };
1082         unsigned int pagesize;
1083         unsigned int chipsize;
1084         unsigned int erasesize;
1085         unsigned int options;
1086         uint16_t id_len;
1087         uint16_t oobsize;
1088         struct {
1089                 uint16_t strength_ds;
1090                 uint16_t step_ds;
1091         } ecc;
1092         int onfi_timing_mode_default;
1093 };
1094
1095 /**
1096  * struct nand_manufacturer - NAND Flash Manufacturer structure
1097  * @name:       Manufacturer name
1098  * @id:         manufacturer ID code of device.
1099  * @ops:        manufacturer operations
1100 */
1101 struct nand_manufacturer {
1102         int id;
1103         char *name;
1104         const struct nand_manufacturer_ops *ops;
1105 };
1106
1107 const struct nand_manufacturer *nand_get_manufacturer(u8 id);
1108
1109 static inline const char *
1110 nand_manufacturer_name(const struct nand_manufacturer *manufacturer)
1111 {
1112         return manufacturer ? manufacturer->name : "Unknown";
1113 }
1114
1115 extern struct nand_flash_dev nand_flash_ids[];
1116
1117 int nand_default_bbt(struct mtd_info *mtd);
1118 int nand_markbad_bbt(struct mtd_info *mtd, loff_t offs);
1119 int nand_isreserved_bbt(struct mtd_info *mtd, loff_t offs);
1120 int nand_isbad_bbt(struct mtd_info *mtd, loff_t offs, int allowbbt);
1121 int nand_erase_nand(struct mtd_info *mtd, struct erase_info *instr,
1122                     int allowbbt);
1123 int nand_do_read(struct mtd_info *mtd, loff_t from, size_t len,
1124                  size_t *retlen, uint8_t *buf);
1125
1126 /**
1127  * struct platform_nand_chip - chip level device structure
1128  * @nr_chips:           max. number of chips to scan for
1129  * @chip_offset:        chip number offset
1130  * @nr_partitions:      number of partitions pointed to by partitions (or zero)
1131  * @partitions:         mtd partition list
1132  * @chip_delay:         R/B delay value in us
1133  * @options:            Option flags, e.g. 16bit buswidth
1134  * @bbt_options:        BBT option flags, e.g. NAND_BBT_USE_FLASH
1135  * @part_probe_types:   NULL-terminated array of probe types
1136  */
1137 struct platform_nand_chip {
1138         int nr_chips;
1139         int chip_offset;
1140         int nr_partitions;
1141         struct mtd_partition *partitions;
1142         int chip_delay;
1143         unsigned int options;
1144         unsigned int bbt_options;
1145         const char **part_probe_types;
1146 };
1147
1148 /* Keep gcc happy */
1149 struct platform_device;
1150
1151 /**
1152  * struct platform_nand_ctrl - controller level device structure
1153  * @probe:              platform specific function to probe/setup hardware
1154  * @remove:             platform specific function to remove/teardown hardware
1155  * @hwcontrol:          platform specific hardware control structure
1156  * @dev_ready:          platform specific function to read ready/busy pin
1157  * @select_chip:        platform specific chip select function
1158  * @cmd_ctrl:           platform specific function for controlling
1159  *                      ALE/CLE/nCE. Also used to write command and address
1160  * @write_buf:          platform specific function for write buffer
1161  * @read_buf:           platform specific function for read buffer
1162  * @read_byte:          platform specific function to read one byte from chip
1163  * @priv:               private data to transport driver specific settings
1164  *
1165  * All fields are optional and depend on the hardware driver requirements
1166  */
1167 struct platform_nand_ctrl {
1168         int (*probe)(struct platform_device *pdev);
1169         void (*remove)(struct platform_device *pdev);
1170         void (*hwcontrol)(struct mtd_info *mtd, int cmd);
1171         int (*dev_ready)(struct mtd_info *mtd);
1172         void (*select_chip)(struct mtd_info *mtd, int chip);
1173         void (*cmd_ctrl)(struct mtd_info *mtd, int dat, unsigned int ctrl);
1174         void (*write_buf)(struct mtd_info *mtd, const uint8_t *buf, int len);
1175         void (*read_buf)(struct mtd_info *mtd, uint8_t *buf, int len);
1176         unsigned char (*read_byte)(struct mtd_info *mtd);
1177         void *priv;
1178 };
1179
1180 /**
1181  * struct platform_nand_data - container structure for platform-specific data
1182  * @chip:               chip level chip structure
1183  * @ctrl:               controller level device structure
1184  */
1185 struct platform_nand_data {
1186         struct platform_nand_chip chip;
1187         struct platform_nand_ctrl ctrl;
1188 };
1189
1190 /* return the supported features. */
1191 static inline int onfi_feature(struct nand_chip *chip)
1192 {
1193         return chip->onfi_version ? le16_to_cpu(chip->onfi_params.features) : 0;
1194 }
1195
1196 /* return the supported asynchronous timing mode. */
1197 static inline int onfi_get_async_timing_mode(struct nand_chip *chip)
1198 {
1199         if (!chip->onfi_version)
1200                 return ONFI_TIMING_MODE_UNKNOWN;
1201         return le16_to_cpu(chip->onfi_params.async_timing_mode);
1202 }
1203
1204 /* return the supported synchronous timing mode. */
1205 static inline int onfi_get_sync_timing_mode(struct nand_chip *chip)
1206 {
1207         if (!chip->onfi_version)
1208                 return ONFI_TIMING_MODE_UNKNOWN;
1209         return le16_to_cpu(chip->onfi_params.src_sync_timing_mode);
1210 }
1211
1212 int onfi_init_data_interface(struct nand_chip *chip,
1213                              struct nand_data_interface *iface,
1214                              enum nand_data_interface_type type,
1215                              int timing_mode);
1216
1217 /*
1218  * Check if it is a SLC nand.
1219  * The !nand_is_slc() can be used to check the MLC/TLC nand chips.
1220  * We do not distinguish the MLC and TLC now.
1221  */
1222 static inline bool nand_is_slc(struct nand_chip *chip)
1223 {
1224         return chip->bits_per_cell == 1;
1225 }
1226
1227 /**
1228  * Check if the opcode's address should be sent only on the lower 8 bits
1229  * @command: opcode to check
1230  */
1231 static inline int nand_opcode_8bits(unsigned int command)
1232 {
1233         switch (command) {
1234         case NAND_CMD_READID:
1235         case NAND_CMD_PARAM:
1236         case NAND_CMD_GET_FEATURES:
1237         case NAND_CMD_SET_FEATURES:
1238                 return 1;
1239         default:
1240                 break;
1241         }
1242         return 0;
1243 }
1244
1245 /* return the supported JEDEC features. */
1246 static inline int jedec_feature(struct nand_chip *chip)
1247 {
1248         return chip->jedec_version ? le16_to_cpu(chip->jedec_params.features)
1249                 : 0;
1250 }
1251
1252 /* get timing characteristics from ONFI timing mode. */
1253 const struct nand_sdr_timings *onfi_async_timing_mode_to_sdr_timings(int mode);
1254 /* get data interface from ONFI timing mode 0, used after reset. */
1255 const struct nand_data_interface *nand_get_default_data_interface(void);
1256
1257 int nand_check_erased_ecc_chunk(void *data, int datalen,
1258                                 void *ecc, int ecclen,
1259                                 void *extraoob, int extraooblen,
1260                                 int threshold);
1261
1262 /* Default write_oob implementation */
1263 int nand_write_oob_std(struct mtd_info *mtd, struct nand_chip *chip, int page);
1264
1265 /* Default write_oob syndrome implementation */
1266 int nand_write_oob_syndrome(struct mtd_info *mtd, struct nand_chip *chip,
1267                             int page);
1268
1269 /* Default read_oob implementation */
1270 int nand_read_oob_std(struct mtd_info *mtd, struct nand_chip *chip, int page);
1271
1272 /* Default read_oob syndrome implementation */
1273 int nand_read_oob_syndrome(struct mtd_info *mtd, struct nand_chip *chip,
1274                            int page);
1275
1276 /* Reset and initialize a NAND device */
1277 int nand_reset(struct nand_chip *chip, int chipnr);
1278
1279 /* Free resources held by the NAND device */
1280 void nand_cleanup(struct nand_chip *chip);
1281
1282 /* Default extended ID decoding function */
1283 void nand_decode_ext_id(struct nand_chip *chip);
1284 #endif /* __LINUX_MTD_NAND_H */