Documentation/devicetree/bindings/bus/brcm,gisb-arb.txt

   1 Broadcom GISB bus Arbiter controller
   2
   3 Required properties:
   4
   5 - compatible:
   6     "brcm,bcm7278-gisb-arb" for V7 28nm chips
   7     "brcm,gisb-arb" or "brcm,bcm7445-gisb-arb" for other 28nm chips
   8     "brcm,bcm7435-gisb-arb" for newer 40nm chips
   9     "brcm,bcm7400-gisb-arb" for older 40nm chips and all 65nm chips
  10     "brcm,bcm7038-gisb-arb" for 130nm chips
  11 - reg: specifies the base physical address and size of the registers
  12 - interrupt-parent: specifies the phandle to the parent interrupt controller
  13   this arbiter gets interrupt line from
  14 - interrupts: specifies the two interrupts (timeout and TEA) to be used from
  15   the parent interrupt controller
  16
  17 Optional properties:
  18
  19 - brcm,gisb-arb-master-mask: 32-bits wide bitmask used to specify which GISB
  20   masters are valid at the system level
  21 - brcm,gisb-arb-master-names: string list of the litteral name of the GISB
  22   masters. Should match the number of bits set in brcm,gisb-master-mask and
  23   the order in which they appear
  24
  25 Example:
  26
  27 gisb-arb@f0400000 {
  28         compatible = "brcm,gisb-arb";
  29         reg = <0xf0400000 0x800>;
  30         interrupts = <0>, <2>;
  31         interrupt-parent = <&sun_l2_intc>;
  32
  33         brcm,gisb-arb-master-mask = <0x7>;
  34         brcm,gisb-arb-master-names = "bsp_0", "scpu_0", "cpu_0";
  35 };