drivers/gpu/drm/panel/panel-simple.c

   1 /*
   2  * Copyright (C) 2013, NVIDIA Corporation.  All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sub license,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the
  12  * next paragraph) shall be included in all copies or substantial portions
  13  * of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  21  * DEALINGS IN THE SOFTWARE.
  22  */
  23
  24 #include <linux/backlight.h>
  25 #include <linux/gpio/consumer.h>
  26 #include <linux/module.h>
  27 #include <linux/of_platform.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/regulator/consumer.h>
  30
  31 #include <drm/drmP.h>
  32 #include <drm/drm_crtc.h>
  33 #include <drm/drm_mipi_dsi.h>
  34 #include <drm/drm_panel.h>
  35
  36 #include <video/display_timing.h>
  37 #include <video/videomode.h>
  38
  39 struct panel_desc {
  40         const struct drm_display_mode *modes;
  41         unsigned int num_modes;
  42         const struct display_timing *timings;
  43         unsigned int num_timings;
  44
  45         unsigned int bpc;
  46
  47         /**
  48          * @width: width (in millimeters) of the panel's active display area
  49          * @height: height (in millimeters) of the panel's active display area
  50          */
  51         struct {
  52                 unsigned int width;
  53                 unsigned int height;
  54         } size;
  55
  56         /**
  57          * @prepare: the time (in milliseconds) that it takes for the panel to
  58          *           become ready and start receiving video data
  59          * @enable: the time (in milliseconds) that it takes for the panel to
  60          *          display the first valid frame after starting to receive
  61          *          video data
  62          * @disable: the time (in milliseconds) that it takes for the panel to
  63          *           turn the display off (no content is visible)
  64          * @unprepare: the time (in milliseconds) that it takes for the panel
  65          *             to power itself down completely
  66          */
  67         struct {
  68                 unsigned int prepare;
  69                 unsigned int enable;
  70                 unsigned int disable;
  71                 unsigned int unprepare;
  72         } delay;
  73
  74         u32 bus_format;
  75         u32 bus_flags;
  76 };
  77
  78 struct panel_simple {
  79         struct drm_panel base;
  80         bool prepared;
  81         bool enabled;
  82
  83         const struct panel_desc *desc;
  84
  85         struct backlight_device *backlight;
  86         struct regulator *supply;
  87         struct i2c_adapter *ddc;
  88
  89         struct gpio_desc *enable_gpio;
  90
  91         u32 bus_fmt_override;
  92         u32 quirks;
  93 };
  94
  95 enum {
  96         PANEL_QUIRK_PIXDATA_NEGEDGE = BIT(0),
  97         PANEL_QUIRK_PIXDATA_POSEDGE = BIT(1),
  98 };
  99
 100 #define SP_DISPLAY_MODE(freq, ha, hfp, hs, hbp, va, vfp, vs, vbp, vr, flgs) { \
 101         .clock = freq,                                                  \
 102         .hdisplay = ha,                                                 \
 103         .hsync_start = (ha) + (hfp),                                    \
 104         .hsync_end = (ha) + (hfp) + (hs),                               \
 105         .htotal = (ha) + (hfp) + (hs) + (hbp),                          \
 106         .vdisplay = (va),                                               \
 107         .vsync_start = (va) + (vfp),                                    \
 108         .vsync_end = (va) + (vfp) + (vs),                               \
 109         .vtotal = (va) + (vfp) + (vs) + (vbp),                          \
 110         .vrefresh = vr,                                                 \
 111         .flags = flgs,                                                  \
 112 }
 113
 114 static inline struct panel_simple *to_panel_simple(struct drm_panel *panel)
 115 {
 116         return container_of(panel, struct panel_simple, base);
 117 }
 118
 119 static inline void panel_simple_apply_quirks(struct panel_simple *panel,
 120                                              struct drm_display_info *info)
 121 {
 122         if (panel->quirks & PANEL_QUIRK_PIXDATA_NEGEDGE)
 123                 info->bus_flags |= DRM_BUS_FLAG_PIXDATA_NEGEDGE;
 124         if (panel->quirks & PANEL_QUIRK_PIXDATA_POSEDGE)
 125                 info->bus_flags |= DRM_BUS_FLAG_PIXDATA_POSEDGE;
 126 }
 127
 128 static int panel_simple_get_fixed_modes(struct panel_simple *panel)
 129 {
 130         struct drm_connector *connector = panel->base.connector;
 131         struct drm_device *drm = panel->base.drm;
 132         struct drm_display_mode *mode;
 133         unsigned int i, num = 0;
 134
 135         if (!panel->desc)
 136                 return 0;
 137
 138         for (i = 0; i < panel->desc->num_timings; i++) {
 139                 const struct display_timing *dt = &panel->desc->timings[i];
 140                 struct videomode vm;
 141
 142                 videomode_from_timing(dt, &vm);
 143                 mode = drm_mode_create(drm);
 144                 if (!mode) {
 145                         dev_err(drm->dev, "failed to add mode %ux%u\n",
 146                                 dt->hactive.typ, dt->vactive.typ);
 147                         continue;
 148                 }
 149
 150                 drm_display_mode_from_videomode(&vm, mode);
 151
 152                 mode->type |= DRM_MODE_TYPE_DRIVER;
 153
 154                 if (panel->desc->num_timings == 1)
 155                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 156
 157                 drm_mode_probed_add(connector, mode);
 158                 num++;
 159         }
 160
 161         for (i = 0; i < panel->desc->num_modes; i++) {
 162                 const struct drm_display_mode *m = &panel->desc->modes[i];
 163
 164                 mode = drm_mode_duplicate(drm, m);
 165                 if (!mode) {
 166                         dev_err(drm->dev, "failed to add mode %ux%u@%u\n",
 167                                 m->hdisplay, m->vdisplay, m->vrefresh);
 168                         continue;
 169                 }
 170
 171                 mode->type |= DRM_MODE_TYPE_DRIVER;
 172
 173                 if (panel->desc->num_modes == 1)
 174                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 175
 176                 drm_mode_set_name(mode);
 177
 178                 drm_mode_probed_add(connector, mode);
 179                 num++;
 180         }
 181
 182         connector->display_info.bpc = panel->desc->bpc;
 183         connector->display_info.width_mm = panel->desc->size.width;
 184         connector->display_info.height_mm = panel->desc->size.height;
 185
 186         if (panel->bus_fmt_override)
 187                 drm_display_info_set_bus_formats(&connector->display_info,
 188                                                  &panel->bus_fmt_override, 1);
 189         else if (panel->desc->bus_format)
 190                 drm_display_info_set_bus_formats(&connector->display_info,
 191                                                  &panel->desc->bus_format, 1);
 192         connector->display_info.bus_flags = panel->desc->bus_flags;
 193         if (panel->quirks)
 194                 panel_simple_apply_quirks(panel, &connector->display_info);
 195
 196         return num;
 197 }
 198
 199 static int panel_simple_disable(struct drm_panel *panel)
 200 {
 201         struct panel_simple *p = to_panel_simple(panel);
 202
 203         if (!p->enabled)
 204                 return 0;
 205
 206         if (p->backlight) {
 207                 p->backlight->props.power = FB_BLANK_POWERDOWN;
 208                 p->backlight->props.state |= BL_CORE_FBBLANK;
 209                 backlight_update_status(p->backlight);
 210         }
 211
 212         if (p->desc->delay.disable)
 213                 msleep(p->desc->delay.disable);
 214
 215         p->enabled = false;
 216
 217         return 0;
 218 }
 219
 220 static int panel_simple_unprepare(struct drm_panel *panel)
 221 {
 222         struct panel_simple *p = to_panel_simple(panel);
 223
 224         if (!p->prepared)
 225                 return 0;
 226
 227         if (p->enable_gpio)
 228                 gpiod_set_value_cansleep(p->enable_gpio, 0);
 229
 230         regulator_disable(p->supply);
 231
 232         if (p->desc->delay.unprepare)
 233                 msleep(p->desc->delay.unprepare);
 234
 235         p->prepared = false;
 236
 237         return 0;
 238 }
 239
 240 static int panel_simple_prepare(struct drm_panel *panel)
 241 {
 242         struct panel_simple *p = to_panel_simple(panel);
 243         int err;
 244
 245         if (p->prepared)
 246                 return 0;
 247
 248         err = regulator_enable(p->supply);
 249         if (err < 0) {
 250                 dev_err(panel->dev, "failed to enable supply: %d\n", err);
 251                 return err;
 252         }
 253
 254         if (p->enable_gpio)
 255                 gpiod_set_value_cansleep(p->enable_gpio, 1);
 256
 257         if (p->desc->delay.prepare)
 258                 msleep(p->desc->delay.prepare);
 259
 260         p->prepared = true;
 261
 262         return 0;
 263 }
 264
 265 static int panel_simple_enable(struct drm_panel *panel)
 266 {
 267         struct panel_simple *p = to_panel_simple(panel);
 268
 269         if (p->enabled)
 270                 return 0;
 271
 272         if (p->desc->delay.enable)
 273                 msleep(p->desc->delay.enable);
 274
 275         if (p->backlight) {
 276                 p->backlight->props.state &= ~BL_CORE_FBBLANK;
 277                 p->backlight->props.power = FB_BLANK_UNBLANK;
 278                 backlight_update_status(p->backlight);
 279         }
 280
 281         p->enabled = true;
 282
 283         return 0;
 284 }
 285
 286 static int panel_simple_get_modes(struct drm_panel *panel)
 287 {
 288         struct panel_simple *p = to_panel_simple(panel);
 289         int num = 0;
 290
 291         /* probe EDID if a DDC bus is available */
 292         if (p->ddc) {
 293                 struct edid *edid = drm_get_edid(panel->connector, p->ddc);
 294                 drm_mode_connector_update_edid_property(panel->connector, edid);
 295                 if (edid) {
 296                         num += drm_add_edid_modes(panel->connector, edid);
 297                         kfree(edid);
 298                 }
 299         }
 300
 301         /* add hard-coded panel modes */
 302         num += panel_simple_get_fixed_modes(p);
 303
 304         return num;
 305 }
 306
 307 static int panel_simple_get_timings(struct drm_panel *panel,
 308                                     unsigned int num_timings,
 309                                     struct display_timing *timings)
 310 {
 311         struct panel_simple *p = to_panel_simple(panel);
 312         unsigned int i;
 313
 314         if (p->desc->num_timings < num_timings)
 315                 num_timings = p->desc->num_timings;
 316
 317         if (timings)
 318                 for (i = 0; i < num_timings; i++)
 319                         timings[i] = p->desc->timings[i];
 320
 321         return p->desc->num_timings;
 322 }
 323
 324 static inline int panel_simple_check_quirks(struct device *dev,
 325                                             struct panel_simple *p)
 326 {
 327         const char *bus_fmt;
 328         u32 clkpol;
 329
 330         if (of_property_read_string(dev->of_node, "bus-format-override",
 331                                     &bus_fmt) == 0) {
 332                 if (strcmp(bus_fmt, "rgb24") == 0)
 333                         p->bus_fmt_override = MEDIA_BUS_FMT_RGB888_1X24;
 334                 else if (strcmp(bus_fmt, "rgb666") == 0)
 335                         p->bus_fmt_override = MEDIA_BUS_FMT_RGB666_1X18;
 336                 else if (strcmp(bus_fmt, "rgb565") == 0)
 337                         p->bus_fmt_override = MEDIA_BUS_FMT_RGB565_1X16;
 338                 else if (strcmp(bus_fmt, "spwg-18") == 0)
 339                         p->bus_fmt_override = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG;
 340                 else if (strcmp(bus_fmt, "spwg-24") == 0)
 341                         p->bus_fmt_override = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG;
 342                 else if (strcmp(bus_fmt, "jeida-24") == 0)
 343                         p->bus_fmt_override = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA;
 344                 else
 345                         dev_err(dev,
 346                                 "Unsupported bus-format-override value: '%s'\n",
 347                                 bus_fmt);
 348                 return p->bus_fmt_override ? 0 : -EINVAL;
 349         }
 350
 351         if (of_property_read_u32(dev->of_node, "pixelclk-active",
 352                                  &clkpol) == 0) {
 353                 if (clkpol & ~1) {
 354                         dev_err(dev,
 355                                 "Invalid value for pixelclk-active: '%u' (should be <0> or <1>)\n",
 356                                 clkpol);
 357                         return -EINVAL;
 358                 }
 359                 p->quirks |= clkpol ? PANEL_QUIRK_PIXDATA_POSEDGE :
 360                         PANEL_QUIRK_PIXDATA_NEGEDGE;
 361         }
 362         return 0;
 363 }
 364
 365 static const struct drm_panel_funcs panel_simple_funcs = {
 366         .disable = panel_simple_disable,
 367         .unprepare = panel_simple_unprepare,
 368         .prepare = panel_simple_prepare,
 369         .enable = panel_simple_enable,
 370         .get_modes = panel_simple_get_modes,
 371         .get_timings = panel_simple_get_timings,
 372 };
 373
 374 static int panel_simple_probe(struct device *dev, const struct panel_desc *desc)
 375 {
 376         struct device_node *backlight, *ddc;
 377         struct panel_simple *panel;
 378         int err;
 379
 380         panel = devm_kzalloc(dev, sizeof(*panel), GFP_KERNEL);
 381         if (!panel)
 382                 return -ENOMEM;
 383
 384         panel->enabled = false;
 385         panel->prepared = false;
 386         panel->desc = desc;
 387
 388         panel->supply = devm_regulator_get(dev, "power");
 389         if (IS_ERR(panel->supply))
 390                 return PTR_ERR(panel->supply);
 391
 392         panel->enable_gpio = devm_gpiod_get_optional(dev, "enable",
 393                                                      GPIOD_OUT_LOW);
 394         if (IS_ERR(panel->enable_gpio)) {
 395                 err = PTR_ERR(panel->enable_gpio);
 396                 dev_err(dev, "failed to request GPIO: %d\n", err);
 397                 return err;
 398         }
 399
 400         backlight = of_parse_phandle(dev->of_node, "backlight", 0);
 401         if (backlight) {
 402                 panel->backlight = of_find_backlight_by_node(backlight);
 403                 of_node_put(backlight);
 404
 405                 if (!panel->backlight)
 406                         return -EPROBE_DEFER;
 407         }
 408
 409         ddc = of_parse_phandle(dev->of_node, "ddc-i2c-bus", 0);
 410         if (ddc) {
 411                 panel->ddc = of_find_i2c_adapter_by_node(ddc);
 412                 of_node_put(ddc);
 413
 414                 if (!panel->ddc) {
 415                         err = -EPROBE_DEFER;
 416                         goto free_backlight;
 417                 }
 418         }
 419
 420         err = panel_simple_check_quirks(dev, panel);
 421         if (err)
 422                 goto free_ddc;
 423
 424         drm_panel_init(&panel->base);
 425         panel->base.dev = dev;
 426         panel->base.funcs = &panel_simple_funcs;
 427
 428         err = drm_panel_add(&panel->base);
 429         if (err < 0)
 430                 goto free_ddc;
 431
 432         dev_set_drvdata(dev, panel);
 433
 434         return 0;
 435
 436 free_ddc:
 437         if (panel->ddc)
 438                 put_device(&panel->ddc->dev);
 439 free_backlight:
 440         if (panel->backlight)
 441                 put_device(&panel->backlight->dev);
 442
 443         return err;
 444 }
 445
 446 static int panel_simple_remove(struct device *dev)
 447 {
 448         struct panel_simple *panel = dev_get_drvdata(dev);
 449
 450         drm_panel_detach(&panel->base);
 451         drm_panel_remove(&panel->base);
 452
 453         panel_simple_disable(&panel->base);
 454
 455         if (panel->ddc)
 456                 put_device(&panel->ddc->dev);
 457
 458         if (panel->backlight)
 459                 put_device(&panel->backlight->dev);
 460
 461         return 0;
 462 }
 463
 464 static void panel_simple_shutdown(struct device *dev)
 465 {
 466         struct panel_simple *panel = dev_get_drvdata(dev);
 467
 468         panel_simple_disable(&panel->base);
 469 }
 470
 471 static const struct drm_display_mode ampire_am_480272h3tmqw_t01h_mode =
 472         SP_DISPLAY_MODE(9000, 480, 2, 41, 2, 272, 2, 10, 2, 60,
 473                         DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC);
 474
 475 static const struct panel_desc ampire_am_480272h3tmqw_t01h = {
 476         .modes = &ampire_am_480272h3tmqw_t01h_mode,
 477         .num_modes = 1,
 478         .bpc = 8,
 479         .size = {
 480                 .width = 105,
 481                 .height = 67,
 482         },
 483         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 484 };
 485
 486 static const struct drm_display_mode ampire_am800480r3tmqwa1h_mode =
 487         SP_DISPLAY_MODE(33333, 800, 0, 255, 0, 480, 2, 45, 0, 60,
 488                         DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC);
 489
 490 static const struct panel_desc ampire_am800480r3tmqwa1h = {
 491         .modes = &ampire_am800480r3tmqwa1h_mode,
 492         .num_modes = 1,
 493         .bpc = 6,
 494         .size = {
 495                 .width = 152,
 496                 .height = 91,
 497         },
 498         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 499 };
 500
 501 static const struct drm_display_mode auo_b101aw03_mode =
 502         SP_DISPLAY_MODE(51450, 1024, 156, 8, 156, 600, 16, 6, 16, 60, 0);
 503
 504 static const struct panel_desc auo_b101aw03 = {
 505         .modes = &auo_b101aw03_mode,
 506         .num_modes = 1,
 507         .bpc = 6,
 508         .size = {
 509                 .width = 223,
 510                 .height = 125,
 511         },
 512 };
 513
 514 static const struct drm_display_mode auo_b101ean01_mode =
 515         SP_DISPLAY_MODE(72500, 1280, 119, 32, 21, 800, 4, 20, 8, 60, 0);
 516
 517 static const struct panel_desc auo_b101ean01 = {
 518         .modes = &auo_b101ean01_mode,
 519         .num_modes = 1,
 520         .bpc = 6,
 521         .size = {
 522                 .width = 217,
 523                 .height = 136,
 524         },
 525 };
 526
 527 static const struct drm_display_mode auo_b101xtn01_mode =
 528         SP_DISPLAY_MODE(72000, 1366, 20, 70, 0, 768, 14, 42, 0, 60,
 529                         DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
 530
 531 static const struct panel_desc auo_b101xtn01 = {
 532         .modes = &auo_b101xtn01_mode,
 533         .num_modes = 1,
 534         .bpc = 6,
 535         .size = {
 536                 .width = 223,
 537                 .height = 125,
 538         },
 539 };
 540
 541 static const struct drm_display_mode auo_b116xw03_mode =
 542         SP_DISPLAY_MODE(70589, 1366, 40, 40, 32, 768, 10, 12, 6, 60, 0);
 543
 544 static const struct panel_desc auo_b116xw03 = {
 545         .modes = &auo_b116xw03_mode,
 546         .num_modes = 1,
 547         .bpc = 6,
 548         .size = {
 549                 .width = 256,
 550                 .height = 144,
 551         },
 552 };
 553
 554 static const struct drm_display_mode auo_b133xtn01_mode =
 555         SP_DISPLAY_MODE(69500, 1366, 48, 32, 20, 768, 3, 6, 13, 60, 0);
 556
 557 static const struct panel_desc auo_b133xtn01 = {
 558         .modes = &auo_b133xtn01_mode,
 559         .num_modes = 1,
 560         .bpc = 6,
 561         .size = {
 562                 .width = 293,
 563                 .height = 165,
 564         },
 565 };
 566
 567 static const struct drm_display_mode auo_b133htn01_mode =
 568         SP_DISPLAY_MODE(150660, 1920, 172, 80, 60, 1080, 25, 10, 10, 60, 0);
 569
 570 static const struct panel_desc auo_b133htn01 = {
 571         .modes = &auo_b133htn01_mode,
 572         .num_modes = 1,
 573         .bpc = 6,
 574         .size = {
 575                 .width = 293,
 576                 .height = 165,
 577         },
 578         .delay = {
 579                 .prepare = 105,
 580                 .enable = 20,
 581                 .unprepare = 50,
 582         },
 583 };
 584
 585 static const struct display_timing auo_g133han01_timings = {
 586         .pixelclock = { 134000000, 141200000, 149000000 },
 587         .hactive = { 1920, 1920, 1920 },
 588         .hfront_porch = { 39, 58, 77 },
 589         .hback_porch = { 59, 88, 117 },
 590         .hsync_len = { 28, 42, 56 },
 591         .vactive = { 1080, 1080, 1080 },
 592         .vfront_porch = { 3, 8, 11 },
 593         .vback_porch = { 5, 14, 19 },
 594         .vsync_len = { 4, 14, 19 },
 595 };
 596
 597 static const struct panel_desc auo_g133han01 = {
 598         .timings = &auo_g133han01_timings,
 599         .num_timings = 1,
 600         .bpc = 8,
 601         .size = {
 602                 .width = 293,
 603                 .height = 165,
 604         },
 605         .delay = {
 606                 .prepare = 200,
 607                 .enable = 50,
 608                 .disable = 50,
 609                 .unprepare = 1000,
 610         },
 611         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
 612 };
 613
 614 static const struct display_timing auo_g185han01_timings = {
 615         .pixelclock = { 120000000, 144000000, 175000000 },
 616         .hactive = { 1920, 1920, 1920 },
 617         .hfront_porch = { 18, 60, 74 },
 618         .hback_porch = { 12, 44, 54 },
 619         .hsync_len = { 10, 24, 32 },
 620         .vactive = { 1080, 1080, 1080 },
 621         .vfront_porch = { 6, 10, 40 },
 622         .vback_porch = { 2, 5, 20 },
 623         .vsync_len = { 2, 5, 20 },
 624 };
 625
 626 static const struct panel_desc auo_g185han01 = {
 627         .timings = &auo_g185han01_timings,
 628         .num_timings = 1,
 629         .bpc = 8,
 630         .size = {
 631                 .width = 409,
 632                 .height = 230,
 633         },
 634         .delay = {
 635                 .prepare = 50,
 636                 .enable = 200,
 637                 .disable = 110,
 638                 .unprepare = 1000,
 639         },
 640         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 641 };
 642
 643 static const struct display_timing auo_p320hvn03_timings = {
 644         .pixelclock = { 106000000, 148500000, 164000000 },
 645         .hactive = { 1920, 1920, 1920 },
 646         .hfront_porch = { 25, 50, 130 },
 647         .hback_porch = { 25, 50, 130 },
 648         .hsync_len = { 20, 40, 105 },
 649         .vactive = { 1080, 1080, 1080 },
 650         .vfront_porch = { 8, 17, 150 },
 651         .vback_porch = { 8, 17, 150 },
 652         .vsync_len = { 4, 11, 100 },
 653 };
 654
 655 static const struct panel_desc auo_p320hvn03 = {
 656         .timings = &auo_p320hvn03_timings,
 657         .num_timings = 1,
 658         .bpc = 8,
 659         .size = {
 660                 .width = 698,
 661                 .height = 393,
 662         },
 663         .delay = {
 664                 .prepare = 1,
 665                 .enable = 450,
 666                 .unprepare = 500,
 667         },
 668         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
 669 };
 670
 671 static const struct drm_display_mode auo_t215hvn01_mode =
 672         SP_DISPLAY_MODE(148800, 1920, 88, 44, 148, 1080, 4, 5, 36, 60, 0);
 673
 674 static const struct panel_desc auo_t215hvn01 = {
 675         .modes = &auo_t215hvn01_mode,
 676         .num_modes = 1,
 677         .bpc = 8,
 678         .size = {
 679                 .width = 430,
 680                 .height = 270,
 681         },
 682         .delay = {
 683                 .disable = 5,
 684                 .unprepare = 1000,
 685         }
 686 };
 687
 688 static const struct drm_display_mode avic_tm070ddh03_mode =
 689         SP_DISPLAY_MODE(51200, 1024, 160, 4, 156, 600, 17, 1, 17, 60, 0);
 690
 691 static const struct panel_desc avic_tm070ddh03 = {
 692         .modes = &avic_tm070ddh03_mode,
 693         .num_modes = 1,
 694         .bpc = 8,
 695         .size = {
 696                 .width = 154,
 697                 .height = 90,
 698         },
 699         .delay = {
 700                 .prepare = 20,
 701                 .enable = 200,
 702                 .disable = 200,
 703         },
 704 };
 705
 706 static const struct drm_display_mode boe_nv101wxmn51_modes[] = {
 707         SP_DISPLAY_MODE(71900, 1280, 48, 32, 80, 800, 3, 5, 24, 60, 0),
 708         SP_DISPLAY_MODE(57500, 1280, 48, 32, 80, 800, 3, 5, 24, 48, 0),
 709 };
 710
 711 static const struct panel_desc boe_nv101wxmn51 = {
 712         .modes = boe_nv101wxmn51_modes,
 713         .num_modes = ARRAY_SIZE(boe_nv101wxmn51_modes),
 714         .bpc = 8,
 715         .size = {
 716                 .width = 217,
 717                 .height = 136,
 718         },
 719         .delay = {
 720                 .prepare = 210,
 721                 .enable = 50,
 722                 .unprepare = 160,
 723         },
 724 };
 725
 726 static const struct drm_display_mode chunghwa_claa070wp03xg_mode =
 727         SP_DISPLAY_MODE(66770, 800, 49, 33, 17, 1280, 1, 7, 15, 60,
 728                         DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
 729
 730 static const struct panel_desc chunghwa_claa070wp03xg = {
 731         .modes = &chunghwa_claa070wp03xg_mode,
 732         .num_modes = 1,
 733         .bpc = 6,
 734         .size = {
 735                 .width = 94,
 736                 .height = 150,
 737         },
 738 };
 739
 740 static const struct drm_display_mode chunghwa_claa101wa01a_mode =
 741         SP_DISPLAY_MODE(72070, 1366, 58, 58, 58, 768, 4, 4, 4, 60, 0);
 742
 743 static const struct panel_desc chunghwa_claa101wa01a = {
 744         .modes = &chunghwa_claa101wa01a_mode,
 745         .num_modes = 1,
 746         .bpc = 6,
 747         .size = {
 748                 .width = 220,
 749                 .height = 120,
 750         },
 751 };
 752
 753 static const struct drm_display_mode chunghwa_claa101wb01_mode =
 754         SP_DISPLAY_MODE(69300, 1366, 48, 32, 20, 768, 16, 8, 16, 60, 0);
 755
 756 static const struct panel_desc chunghwa_claa101wb01 = {
 757         .modes = &chunghwa_claa101wb01_mode,
 758         .num_modes = 1,
 759         .bpc = 6,
 760         .size = {
 761                 .width = 223,
 762                 .height = 125,
 763         },
 764 };
 765
 766 static const struct drm_display_mode edt_et057090dhu_mode =
 767         SP_DISPLAY_MODE(25175, 640, 16, 30, 114, 480, 10, 3, 32, 60,
 768                         DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
 769
 770 static const struct panel_desc edt_et057090dhu = {
 771         .modes = &edt_et057090dhu_mode,
 772         .num_modes = 1,
 773         .bpc = 6,
 774         .size = {
 775                 .width = 115,
 776                 .height = 86,
 777         },
 778         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 779         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
 780 };
 781
 782 static const struct drm_display_mode edt_etm0700g0dh6_mode =
 783         SP_DISPLAY_MODE(33260, 800, 40, 128, 88, 480, 10, 2, 33, 60,
 784                         DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC);
 785
 786 static const struct panel_desc edt_etm0700g0dh6 = {
 787         .modes = &edt_etm0700g0dh6_mode,
 788         .num_modes = 1,
 789         .bpc = 6,
 790         .size = {
 791                 .width = 152,
 792                 .height = 91,
 793         },
 794         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 795         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
 796 };
 797
 798 static const struct drm_display_mode foxlink_fl500wvr00_a0t_mode =
 799         SP_DISPLAY_MODE(32260, 800, 168, 64, 88, 480, 37, 2, 8, 60, 0);
 800
 801 static const struct panel_desc foxlink_fl500wvr00_a0t = {
 802         .modes = &foxlink_fl500wvr00_a0t_mode,
 803         .num_modes = 1,
 804         .bpc = 8,
 805         .size = {
 806                 .width = 108,
 807                 .height = 65,
 808         },
 809         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 810 };
 811
 812 static const struct drm_display_mode giantplus_gpg482739qs5_mode =
 813         SP_DISPLAY_MODE(9000, 480, 5, 1, 40, 272, 8, 1, 8, 60, 0);
 814
 815 static const struct panel_desc giantplus_gpg482739qs5 = {
 816         .modes = &giantplus_gpg482739qs5_mode,
 817         .num_modes = 1,
 818         .bpc = 8,
 819         .size = {
 820                 .width = 95,
 821                 .height = 54,
 822         },
 823         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 824 };
 825
 826 static const struct display_timing hannstar_hsd070pww1_timing = {
 827         .pixelclock = { 64300000, 71100000, 82000000 },
 828         .hactive = { 1280, 1280, 1280 },
 829         .hfront_porch = { 1, 1, 10 },
 830         .hback_porch = { 1, 1, 10 },
 831         /*
 832          * According to the data sheet, the minimum horizontal blanking interval
 833          * is 54 clocks (1 + 52 + 1), but tests with a Nitrogen6X have shown the
 834          * minimum working horizontal blanking interval to be 60 clocks.
 835          */
 836         .hsync_len = { 58, 158, 661 },
 837         .vactive = { 800, 800, 800 },
 838         .vfront_porch = { 1, 1, 10 },
 839         .vback_porch = { 1, 1, 10 },
 840         .vsync_len = { 1, 21, 203 },
 841         .flags = DISPLAY_FLAGS_DE_HIGH,
 842 };
 843
 844 static const struct panel_desc hannstar_hsd070pww1 = {
 845         .timings = &hannstar_hsd070pww1_timing,
 846         .num_timings = 1,
 847         .bpc = 6,
 848         .size = {
 849                 .width = 151,
 850                 .height = 94,
 851         },
 852         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 853 };
 854
 855 static const struct display_timing hannstar_hsd100pxn1_timing = {
 856         .pixelclock = { 55000000, 65000000, 75000000 },
 857         .hactive = { 1024, 1024, 1024 },
 858         .hfront_porch = { 40, 40, 40 },
 859         .hback_porch = { 220, 220, 220 },
 860         .hsync_len = { 20, 60, 100 },
 861         .vactive = { 768, 768, 768 },
 862         .vfront_porch = { 7, 7, 7 },
 863         .vback_porch = { 21, 21, 21 },
 864         .vsync_len = { 10, 10, 10 },
 865         .flags = DISPLAY_FLAGS_DE_HIGH,
 866 };
 867
 868 static const struct panel_desc hannstar_hsd100pxn1 = {
 869         .timings = &hannstar_hsd100pxn1_timing,
 870         .num_timings = 1,
 871         .bpc = 6,
 872         .size = {
 873                 .width = 203,
 874                 .height = 152,
 875         },
 876         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 877 };
 878
 879 static const struct drm_display_mode hitachi_tx23d38vm0caa_mode =
 880         SP_DISPLAY_MODE(33333, 800, 85, 86, 85, 480, 16, 13, 16, 60, 0);
 881
 882 static const struct panel_desc hitachi_tx23d38vm0caa = {
 883         .modes = &hitachi_tx23d38vm0caa_mode,
 884         .num_modes = 1,
 885         .bpc = 6,
 886         .size = {
 887                 .width = 195,
 888                 .height = 117,
 889         },
 890 };
 891
 892 static const struct drm_display_mode innolux_at043tn24_mode =
 893         SP_DISPLAY_MODE(9000, 480, 2, 41, 2, 272, 2, 11, 2, 60,
 894                         DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC);
 895
 896 static const struct panel_desc innolux_at043tn24 = {
 897         .modes = &innolux_at043tn24_mode,
 898         .num_modes = 1,
 899         .bpc = 8,
 900         .size = {
 901                 .width = 95,
 902                 .height = 54,
 903         },
 904         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 905 };
 906
 907 static const struct drm_display_mode innolux_at070tn92_mode =
 908         SP_DISPLAY_MODE(33333, 800, 210, 20, 46, 480, 22, 10, 23, 60, 0);
 909
 910 static const struct panel_desc innolux_at070tn92 = {
 911         .modes = &innolux_at070tn92_mode,
 912         .num_modes = 1,
 913         .size = {
 914                 .width = 154,
 915                 .height = 86,
 916         },
 917         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 918 };
 919
 920 static const struct display_timing innolux_g101ice_l01_timing = {
 921         .pixelclock = { 60400000, 71100000, 74700000 },
 922         .hactive = { 1280, 1280, 1280 },
 923         .hfront_porch = { 41, 80, 100 },
 924         .hback_porch = { 40, 79, 99 },
 925         .hsync_len = { 1, 1, 1 },
 926         .vactive = { 800, 800, 800 },
 927         .vfront_porch = { 5, 11, 14 },
 928         .vback_porch = { 4, 11, 14 },
 929         .vsync_len = { 1, 1, 1 },
 930         .flags = DISPLAY_FLAGS_DE_HIGH,
 931 };
 932
 933 static const struct panel_desc innolux_g101ice_l01 = {
 934         .timings = &innolux_g101ice_l01_timing,
 935         .num_timings = 1,
 936         .bpc = 8,
 937         .size = {
 938                 .width = 217,
 939                 .height = 135,
 940         },
 941         .delay = {
 942                 .enable = 200,
 943                 .disable = 200,
 944         },
 945         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 946 };
 947
 948 static const struct display_timing innolux_g121i1_l01_timing = {
 949         .pixelclock = { 67450000, 71000000, 74550000 },
 950         .hactive = { 1280, 1280, 1280 },
 951         .hfront_porch = { 40, 80, 160 },
 952         .hback_porch = { 39, 79, 159 },
 953         .hsync_len = { 1, 1, 1 },
 954         .vactive = { 800, 800, 800 },
 955         .vfront_porch = { 5, 11, 100 },
 956         .vback_porch = { 4, 11, 99 },
 957         .vsync_len = { 1, 1, 1 },
 958 };
 959
 960 static const struct panel_desc innolux_g121i1_l01 = {
 961         .timings = &innolux_g121i1_l01_timing,
 962         .num_timings = 1,
 963         .bpc = 6,
 964         .size = {
 965                 .width = 261,
 966                 .height = 163,
 967         },
 968         .delay = {
 969                 .enable = 200,
 970                 .disable = 20,
 971         },
 972         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 973 };
 974
 975 static const struct drm_display_mode innolux_g121x1_l03_mode =
 976         SP_DISPLAY_MODE(65000, 1024, 0, 1, 320, 768, 38, 1, 0, 60,
 977                         DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC);
 978
 979 static const struct panel_desc innolux_g121x1_l03 = {
 980         .modes = &innolux_g121x1_l03_mode,
 981         .num_modes = 1,
 982         .bpc = 6,
 983         .size = {
 984                 .width = 246,
 985                 .height = 185,
 986         },
 987         .delay = {
 988                 .enable = 200,
 989                 .unprepare = 200,
 990                 .disable = 400,
 991         },
 992 };
 993
 994 static const struct drm_display_mode innolux_n116bge_mode =
 995         SP_DISPLAY_MODE(76420, 1366, 136, 30, 60, 768, 8, 12, 12, 60,
 996                         DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC);
 997
 998 static const struct panel_desc innolux_n116bge = {
 999         .modes = &innolux_n116bge_mode,
1000         .num_modes = 1,
1001         .bpc = 6,
1002         .size = {
1003                 .width = 256,
1004                 .height = 144,
1005         },
1006 };
1007
1008 static const struct drm_display_mode innolux_n156bge_l21_mode =
1009         SP_DISPLAY_MODE(69300, 1366, 16, 34, 50, 768, 2, 6, 12, 60, 0);
1010
1011 static const struct panel_desc innolux_n156bge_l21 = {
1012         .modes = &innolux_n156bge_l21_mode,
1013         .num_modes = 1,
1014         .bpc = 6,
1015         .size = {
1016                 .width = 344,
1017                 .height = 193,
1018         },
1019 };
1020
1021 static const struct drm_display_mode innolux_zj070na_01p_mode =
1022         SP_DISPLAY_MODE(51501, 1024, 128, 64, 128, 600, 16, 4, 16, 60, 0);
1023
1024 static const struct panel_desc innolux_zj070na_01p = {
1025         .modes = &innolux_zj070na_01p_mode,
1026         .num_modes = 1,
1027         .bpc = 6,
1028         .size = {
1029                 .width = 154,
1030                 .height = 90,
1031         },
1032 };
1033
1034 static const struct display_timing kyo_tcg121xglp_timing = {
1035         .pixelclock = { 52000000, 65000000, 71000000 },
1036         .hactive = { 1024, 1024, 1024 },
1037         .hfront_porch = { 2, 2, 2 },
1038         .hback_porch = { 2, 2, 2 },
1039         .hsync_len = { 86, 124, 244 },
1040         .vactive = { 768, 768, 768 },
1041         .vfront_porch = { 2, 2, 2 },
1042         .vback_porch = { 2, 2, 2 },
1043         .vsync_len = { 6, 34, 73 },
1044         .flags = DISPLAY_FLAGS_DE_HIGH,
1045 };
1046
1047 static const struct panel_desc kyo_tcg121xglp = {
1048         .timings = &kyo_tcg121xglp_timing,
1049         .num_timings = 1,
1050         .bpc = 8,
1051         .size = {
1052                 .width = 246,
1053                 .height = 184,
1054         },
1055         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1056 };
1057
1058 static const struct drm_display_mode lg_lb070wv8_mode =
1059         SP_DISPLAY_MODE(33246, 800, 88, 80, 88, 480, 10, 25, 10, 60, 0);
1060
1061 static const struct panel_desc lg_lb070wv8 = {
1062         .modes = &lg_lb070wv8_mode,
1063         .num_modes = 1,
1064         .bpc = 16,
1065         .size = {
1066                 .width = 151,
1067                 .height = 91,
1068         },
1069         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1070 };
1071
1072 static const struct drm_display_mode lg_lp079qx1_sp0v_mode =
1073         SP_DISPLAY_MODE(200000, 1536, 12, 16, 48, 2048, 8, 4, 8, 60,
1074                          DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
1075
1076 static const struct panel_desc lg_lp079qx1_sp0v = {
1077         .modes = &lg_lp079qx1_sp0v_mode,
1078         .num_modes = 1,
1079         .size = {
1080                 .width = 129,
1081                 .height = 171,
1082         },
1083 };
1084
1085 static const struct drm_display_mode lg_lp097qx1_spa1_mode =
1086         SP_DISPLAY_MODE(205210, 2048, 150, 5, 5, 1536, 3, 1, 9, 60, 0);
1087
1088 static const struct panel_desc lg_lp097qx1_spa1 = {
1089         .modes = &lg_lp097qx1_spa1_mode,
1090         .num_modes = 1,
1091         .size = {
1092                 .width = 208,
1093                 .height = 147,
1094         },
1095 };
1096
1097 static const struct drm_display_mode lg_lp120up1_mode =
1098         SP_DISPLAY_MODE(162300, 1920, 40, 40, 80, 1280, 4, 4, 12, 60, 0);
1099
1100 static const struct panel_desc lg_lp120up1 = {
1101         .modes = &lg_lp120up1_mode,
1102         .num_modes = 1,
1103         .bpc = 8,
1104         .size = {
1105                 .width = 267,
1106                 .height = 183,
1107         },
1108 };
1109
1110 static const struct drm_display_mode lg_lp129qe_mode =
1111         SP_DISPLAY_MODE(285250, 2560, 48, 32, 80, 1700, 3, 10, 36, 60, 0);
1112
1113 static const struct panel_desc lg_lp129qe = {
1114         .modes = &lg_lp129qe_mode,
1115         .num_modes = 1,
1116         .bpc = 8,
1117         .size = {
1118                 .width = 272,
1119                 .height = 181,
1120         },
1121 };
1122
1123 static const struct display_timing nec_nl12880bc20_05_timing = {
1124         .pixelclock = { 67000000, 71000000, 75000000 },
1125         .hactive = { 1280, 1280, 1280 },
1126         .hfront_porch = { 2, 30, 30 },
1127         .hback_porch = { 6, 100, 100 },
1128         .hsync_len = { 2, 30, 30 },
1129         .vactive = { 800, 800, 800 },
1130         .vfront_porch = { 5, 5, 5 },
1131         .vback_porch = { 11, 11, 11 },
1132         .vsync_len = { 7, 7, 7 },
1133 };
1134
1135 static const struct panel_desc nec_nl12880bc20_05 = {
1136         .timings = &nec_nl12880bc20_05_timing,
1137         .num_timings = 1,
1138         .bpc = 8,
1139         .size = {
1140                 .width = 261,
1141                 .height = 163,
1142         },
1143         .delay = {
1144                 .enable = 50,
1145                 .disable = 50,
1146         },
1147         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1148 };
1149
1150 static const struct drm_display_mode nec_nl4827hc19_05b_mode =
1151         SP_DISPLAY_MODE(10870, 480, 2, 41, 2, 272, 2, 4, 2, 74,
1152                          DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
1153
1154 static const struct panel_desc nec_nl4827hc19_05b = {
1155         .modes = &nec_nl4827hc19_05b_mode,
1156         .num_modes = 1,
1157         .bpc = 8,
1158         .size = {
1159                 .width = 95,
1160                 .height = 54,
1161         },
1162         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1163         .bus_flags = DRM_BUS_FLAG_PIXDATA_POSEDGE,
1164 };
1165
1166 static const struct drm_display_mode netron_dy_e231732_mode =
1167         SP_DISPLAY_MODE(66000, 1024, 160, 70, 90, 600, 127, 20, 3, 60, 0);
1168
1169 static const struct panel_desc netron_dy_e231732 = {
1170         .modes = &netron_dy_e231732_mode,
1171         .num_modes = 1,
1172         .size = {
1173                 .width = 154,
1174                 .height = 87,
1175         },
1176         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1177 };
1178
1179 static const struct display_timing nlt_nl192108ac18_02d_timing = {
1180         .pixelclock = { 130000000, 148350000, 163000000 },
1181         .hactive = { 1920, 1920, 1920 },
1182         .hfront_porch = { 80, 100, 100 },
1183         .hback_porch = { 100, 120, 120 },
1184         .hsync_len = { 50, 60, 60 },
1185         .vactive = { 1080, 1080, 1080 },
1186         .vfront_porch = { 12, 30, 30 },
1187         .vback_porch = { 4, 10, 10 },
1188         .vsync_len = { 4, 5, 5 },
1189 };
1190
1191 static const struct panel_desc nlt_nl192108ac18_02d = {
1192         .timings = &nlt_nl192108ac18_02d_timing,
1193         .num_timings = 1,
1194         .bpc = 8,
1195         .size = {
1196                 .width = 344,
1197                 .height = 194,
1198         },
1199         .delay = {
1200                 .unprepare = 500,
1201         },
1202         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1203 };
1204
1205 static const struct drm_display_mode nvd_9128_mode =
1206         SP_DISPLAY_MODE(29500, 800, 130, 98, 0, 480, 10, 50, 0, 0, 0);
1207
1208 static const struct panel_desc nvd_9128 = {
1209         .modes = &nvd_9128_mode,
1210         .num_modes = 1,
1211         .bpc = 8,
1212         .size = {
1213                 .width = 156,
1214                 .height = 88,
1215         },
1216         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1217 };
1218
1219 static const struct display_timing okaya_rs800480t_7x0gp_timing = {
1220         .pixelclock = { 30000000, 30000000, 40000000 },
1221         .hactive = { 800, 800, 800 },
1222         .hfront_porch = { 40, 40, 40 },
1223         .hback_porch = { 40, 40, 40 },
1224         .hsync_len = { 1, 48, 48 },
1225         .vactive = { 480, 480, 480 },
1226         .vfront_porch = { 13, 13, 13 },
1227         .vback_porch = { 29, 29, 29 },
1228         .vsync_len = { 3, 3, 3 },
1229         .flags = DISPLAY_FLAGS_DE_HIGH,
1230 };
1231
1232 static const struct panel_desc okaya_rs800480t_7x0gp = {
1233         .timings = &okaya_rs800480t_7x0gp_timing,
1234         .num_timings = 1,
1235         .bpc = 6,
1236         .size = {
1237                 .width = 154,
1238                 .height = 87,
1239         },
1240         .delay = {
1241                 .prepare = 41,
1242                 .enable = 50,
1243                 .unprepare = 41,
1244                 .disable = 50,
1245         },
1246         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1247 };
1248
1249 static const struct drm_display_mode olimex_lcd_olinuxino_43ts_mode =
1250         SP_DISPLAY_MODE(9000, 480, 5, 30, 10, 272, 8, 5, 3, 60, 0);
1251
1252 static const struct panel_desc olimex_lcd_olinuxino_43ts = {
1253         .modes = &olimex_lcd_olinuxino_43ts_mode,
1254         .num_modes = 1,
1255         .size = {
1256                 .width = 105,
1257                 .height = 67,
1258         },
1259         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1260 };
1261
1262 /*
1263  * 800x480 CVT. The panel appears to be quite accepting, at least as far as
1264  * pixel clocks, but this is the timing that was being used in the Adafruit
1265  * installation instructions.
1266  */
1267 static const struct drm_display_mode ontat_yx700wv03_mode =
1268         SP_DISPLAY_MODE(29500, 800, 24, 72, 96, 480, 3, 10, 7, 60,
1269                         DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
1270
1271 /*
1272  * Specification at:
1273  * https://www.adafruit.com/images/product-files/2406/c3163.pdf
1274  */
1275 static const struct panel_desc ontat_yx700wv03 = {
1276         .modes = &ontat_yx700wv03_mode,
1277         .num_modes = 1,
1278         .bpc = 8,
1279         .size = {
1280                 .width = 154,
1281                 .height = 83,
1282         },
1283         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1284 };
1285
1286 static const struct drm_display_mode ortustech_com43h4m85ulc_mode  =
1287         SP_DISPLAY_MODE(25000, 480, 10, 10, 15, 800, 3, 3, 3, 60, 0);
1288
1289 static const struct panel_desc ortustech_com43h4m85ulc = {
1290         .modes = &ortustech_com43h4m85ulc_mode,
1291         .num_modes = 1,
1292         .bpc = 8,
1293         .size = {
1294                 .width = 56,
1295                 .height = 93,
1296         },
1297         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1298         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
1299 };
1300
1301 static const struct drm_display_mode qd43003c0_40_mode =
1302         SP_DISPLAY_MODE(9000, 480, 8, 4, 39, 272, 4, 10, 2, 60, 0);
1303
1304 static const struct panel_desc qd43003c0_40 = {
1305         .modes = &qd43003c0_40_mode,
1306         .num_modes = 1,
1307         .bpc = 8,
1308         .size = {
1309                 .width = 95,
1310                 .height = 53,
1311         },
1312         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1313 };
1314
1315 static const struct drm_display_mode samsung_lsn122dl01_c01_mode =
1316         SP_DISPLAY_MODE(271560, 2560, 48, 32, 80, 1600, 2, 5, 57, 60, 0);
1317
1318 static const struct panel_desc samsung_lsn122dl01_c01 = {
1319         .modes = &samsung_lsn122dl01_c01_mode,
1320         .num_modes = 1,
1321         .size = {
1322                 .width = 263,
1323                 .height = 164,
1324         },
1325 };
1326
1327 static const struct drm_display_mode samsung_ltn101nt05_mode =
1328         SP_DISPLAY_MODE(54030, 1024, 24, 136, 160, 600, 3, 6, 61, 60, 0);
1329
1330 static const struct panel_desc samsung_ltn101nt05 = {
1331         .modes = &samsung_ltn101nt05_mode,
1332         .num_modes = 1,
1333         .bpc = 6,
1334         .size = {
1335                 .width = 223,
1336                 .height = 125,
1337         },
1338 };
1339
1340 static const struct drm_display_mode samsung_ltn140at29_301_mode =
1341         SP_DISPLAY_MODE(76300, 1366, 64, 48, 128, 768, 2, 5, 17, 60, 0);
1342
1343 static const struct panel_desc samsung_ltn140at29_301 = {
1344         .modes = &samsung_ltn140at29_301_mode,
1345         .num_modes = 1,
1346         .bpc = 6,
1347         .size = {
1348                 .width = 320,
1349                 .height = 187,
1350         },
1351 };
1352
1353 static const struct display_timing sharp_lq101k1ly04_timing = {
1354         .pixelclock = { 60000000, 65000000, 80000000 },
1355         .hactive = { 1280, 1280, 1280 },
1356         .hfront_porch = { 20, 20, 20 },
1357         .hback_porch = { 20, 20, 20 },
1358         .hsync_len = { 10, 10, 10 },
1359         .vactive = { 800, 800, 800 },
1360         .vfront_porch = { 4, 4, 4 },
1361         .vback_porch = { 4, 4, 4 },
1362         .vsync_len = { 4, 4, 4 },
1363         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
1364 };
1365
1366 static const struct panel_desc sharp_lq101k1ly04 = {
1367         .timings = &sharp_lq101k1ly04_timing,
1368         .num_timings = 1,
1369         .bpc = 8,
1370         .size = {
1371                 .width = 217,
1372                 .height = 136,
1373         },
1374         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
1375 };
1376
1377 static const struct drm_display_mode sharp_lq123p1jx31_mode =
1378         SP_DISPLAY_MODE(252750, 2400, 48, 32, 80, 1600, 3, 10, 33, 60,
1379                          DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
1380
1381 static const struct panel_desc sharp_lq123p1jx31 = {
1382         .modes = &sharp_lq123p1jx31_mode,
1383         .num_modes = 1,
1384         .bpc = 8,
1385         .size = {
1386                 .width = 259,
1387                 .height = 173,
1388         },
1389         .delay = {
1390                 .prepare = 110,
1391                 .enable = 50,
1392                 .unprepare = 550,
1393         },
1394 };
1395
1396 static const struct drm_display_mode sharp_lq150x1lg11_mode =
1397         SP_DISPLAY_MODE(71100, 1024, 168, 64, 88, 768, 37, 2, 8, 60, 0);
1398
1399 static const struct panel_desc sharp_lq150x1lg11 = {
1400         .modes = &sharp_lq150x1lg11_mode,
1401         .num_modes = 1,
1402         .bpc = 6,
1403         .size = {
1404                 .width = 304,
1405                 .height = 228,
1406         },
1407         .bus_format = MEDIA_BUS_FMT_RGB565_1X16,
1408 };
1409
1410 static const struct drm_display_mode shelly_sca07010_bfn_lnn_mode =
1411         SP_DISPLAY_MODE(33300, 800, 1, 64, 64, 480, 1, 23, 22, 60, 0);
1412
1413 static const struct panel_desc shelly_sca07010_bfn_lnn = {
1414         .modes = &shelly_sca07010_bfn_lnn_mode,
1415         .num_modes = 1,
1416         .size = {
1417                 .width = 152,
1418                 .height = 91,
1419         },
1420         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1421 };
1422
1423 static const struct drm_display_mode starry_kr122ea0sra_mode =
1424         SP_DISPLAY_MODE(147000, 1920, 16, 16, 32, 1200, 15, 2, 18, 60,
1425                          DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
1426
1427 static const struct panel_desc starry_kr122ea0sra = {
1428         .modes = &starry_kr122ea0sra_mode,
1429         .num_modes = 1,
1430         .size = {
1431                 .width = 263,
1432                 .height = 164,
1433         },
1434         .delay = {
1435                 .prepare = 10 + 200,
1436                 .enable = 50,
1437                 .unprepare = 10 + 500,
1438         },
1439 };
1440
1441 static const struct display_timing tianma_tm070jdhg30_timing = {
1442         .pixelclock = { 62600000, 68200000, 78100000 },
1443         .hactive = { 1280, 1280, 1280 },
1444         .hfront_porch = { 15, 64, 159 },
1445         .hback_porch = { 5, 5, 5 },
1446         .hsync_len = { 1, 1, 256 },
1447         .vactive = { 800, 800, 800 },
1448         .vfront_porch = { 3, 40, 99 },
1449         .vback_porch = { 2, 2, 2 },
1450         .vsync_len = { 1, 1, 128 },
1451         .flags = DISPLAY_FLAGS_DE_HIGH,
1452 };
1453
1454 static const struct panel_desc tianma_tm070jdhg30 = {
1455         .timings = &tianma_tm070jdhg30_timing,
1456         .num_timings = 1,
1457         .bpc = 8,
1458         .size = {
1459                 .width = 151,
1460                 .height = 95,
1461         },
1462         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1463 };
1464
1465 static const struct drm_display_mode tpk_f07a_0102_mode =
1466         SP_DISPLAY_MODE(33260, 800, 40, 128, 88, 480, 10, 2, 33, 60, 0);
1467
1468 static const struct panel_desc tpk_f07a_0102 = {
1469         .modes = &tpk_f07a_0102_mode,
1470         .num_modes = 1,
1471         .size = {
1472                 .width = 152,
1473                 .height = 91,
1474         },
1475         .bus_flags = DRM_BUS_FLAG_PIXDATA_POSEDGE,
1476 };
1477
1478 static const struct drm_display_mode tpk_f10a_0102_mode =
1479         SP_DISPLAY_MODE(45000, 1024, 176, 5, 88, 600, 20, 5, 25, 60, 0);
1480
1481 static const struct panel_desc tpk_f10a_0102 = {
1482         .modes = &tpk_f10a_0102_mode,
1483         .num_modes = 1,
1484         .size = {
1485                 .width = 223,
1486                 .height = 125,
1487         },
1488 };
1489
1490 static const struct display_timing urt_umsh_8596md_timing = {
1491         .pixelclock = { 33260000, 33260000, 33260000 },
1492         .hactive = { 800, 800, 800 },
1493         .hfront_porch = { 41, 41, 41 },
1494         .hback_porch = { 216 - 128, 216 - 128, 216 - 128 },
1495         .hsync_len = { 71, 128, 128 },
1496         .vactive = { 480, 480, 480 },
1497         .vfront_porch = { 10, 10, 10 },
1498         .vback_porch = { 35 - 2, 35 - 2, 35 - 2 },
1499         .vsync_len = { 2, 2, 2 },
1500         .flags = DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
1501                 DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
1502 };
1503
1504 static const struct panel_desc urt_umsh_8596md_lvds = {
1505         .timings = &urt_umsh_8596md_timing,
1506         .num_timings = 1,
1507         .bpc = 6,
1508         .size = {
1509                 .width = 152,
1510                 .height = 91,
1511         },
1512         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1513 };
1514
1515 static const struct panel_desc urt_umsh_8596md_parallel = {
1516         .timings = &urt_umsh_8596md_timing,
1517         .num_timings = 1,
1518         .bpc = 6,
1519         .size = {
1520                 .width = 152,
1521                 .height = 91,
1522         },
1523         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1524 };
1525
1526 static const struct drm_display_mode winstar_wf35ltiacd_mode =
1527         SP_DISPLAY_MODE(6410, 320, 20, 30, 38, 240, 4, 3, 15, 60,
1528                         DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
1529
1530 static const struct panel_desc winstar_wf35ltiacd = {
1531         .modes = &winstar_wf35ltiacd_mode,
1532         .num_modes = 1,
1533         .bpc = 8,
1534         .size = {
1535                 .width = 70,
1536                 .height = 53,
1537         },
1538         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1539 };
1540
1541 static const struct of_device_id platform_of_match[] = {
1542         {
1543                 .compatible = "ampire,am-480272h3tmqw-t01h",
1544                 .data = &ampire_am_480272h3tmqw_t01h,
1545         }, {
1546                 .compatible = "ampire,am800480r3tmqwa1h",
1547                 .data = &ampire_am800480r3tmqwa1h,
1548         }, {
1549                 .compatible = "auo,b101aw03",
1550                 .data = &auo_b101aw03,
1551         }, {
1552                 .compatible = "auo,b101ean01",
1553                 .data = &auo_b101ean01,
1554         }, {
1555                 .compatible = "auo,b101xtn01",
1556                 .data = &auo_b101xtn01,
1557         }, {
1558                 .compatible = "auo,b116xw03",
1559                 .data = &auo_b116xw03,
1560         }, {
1561                 .compatible = "auo,b133htn01",
1562                 .data = &auo_b133htn01,
1563         }, {
1564                 .compatible = "auo,b133xtn01",
1565                 .data = &auo_b133xtn01,
1566         }, {
1567                 .compatible = "auo,g133han01",
1568                 .data = &auo_g133han01,
1569         }, {
1570                 .compatible = "auo,g185han01",
1571                 .data = &auo_g185han01,
1572         }, {
1573                 .compatible = "auo,p320hvn03",
1574                 .data = &auo_p320hvn03,
1575         }, {
1576                 .compatible = "auo,t215hvn01",
1577                 .data = &auo_t215hvn01,
1578         }, {
1579                 .compatible = "avic,tm070ddh03",
1580                 .data = &avic_tm070ddh03,
1581         }, {
1582                 .compatible = "boe,nv101wxmn51",
1583                 .data = &boe_nv101wxmn51,
1584         }, {
1585                 .compatible = "chunghwa,claa070wp03xg",
1586                 .data = &chunghwa_claa070wp03xg,
1587         }, {
1588                 .compatible = "chunghwa,claa101wa01a",
1589                 .data = &chunghwa_claa101wa01a
1590         }, {
1591                 .compatible = "chunghwa,claa101wb01",
1592                 .data = &chunghwa_claa101wb01
1593         }, {
1594                 .compatible = "edt,et057090dhu",
1595                 .data = &edt_et057090dhu,
1596         }, {
1597                 .compatible = "edt,et070080dh6",
1598                 .data = &edt_etm0700g0dh6,
1599         }, {
1600                 .compatible = "edt,etm0700g0dh6",
1601                 .data = &edt_etm0700g0dh6,
1602         }, {
1603                 .compatible = "foxlink,fl500wvr00-a0t",
1604                 .data = &foxlink_fl500wvr00_a0t,
1605         }, {
1606                 .compatible = "giantplus,gpg482739qs5",
1607                 .data = &giantplus_gpg482739qs5
1608         }, {
1609                 .compatible = "hannstar,hsd070pww1",
1610                 .data = &hannstar_hsd070pww1,
1611         }, {
1612                 .compatible = "hannstar,hsd100pxn1",
1613                 .data = &hannstar_hsd100pxn1,
1614         }, {
1615                 .compatible = "hit,tx23d38vm0caa",
1616                 .data = &hitachi_tx23d38vm0caa
1617         }, {
1618                 .compatible = "innolux,at043tn24",
1619                 .data = &innolux_at043tn24,
1620         }, {
1621                 .compatible = "innolux,at070tn92",
1622                 .data = &innolux_at070tn92,
1623         }, {
1624                 .compatible ="innolux,g101ice-l01",
1625                 .data = &innolux_g101ice_l01
1626         }, {
1627                 .compatible ="innolux,g121i1-l01",
1628                 .data = &innolux_g121i1_l01
1629         }, {
1630                 .compatible = "innolux,g121x1-l03",
1631                 .data = &innolux_g121x1_l03,
1632         }, {
1633                 .compatible = "innolux,n116bge",
1634                 .data = &innolux_n116bge,
1635         }, {
1636                 .compatible = "innolux,n156bge-l21",
1637                 .data = &innolux_n156bge_l21,
1638         }, {
1639                 .compatible = "innolux,zj070na-01p",
1640                 .data = &innolux_zj070na_01p,
1641         }, {
1642                 .compatible = "kyo,tcg121xglp",
1643                 .data = &kyo_tcg121xglp,
1644         }, {
1645                 .compatible = "lg,lb070wv8",
1646                 .data = &lg_lb070wv8,
1647         }, {
1648                 .compatible = "lg,lp079qx1-sp0v",
1649                 .data = &lg_lp079qx1_sp0v,
1650         }, {
1651                 .compatible = "lg,lp097qx1-spa1",
1652                 .data = &lg_lp097qx1_spa1,
1653         }, {
1654                 .compatible = "lg,lp120up1",
1655                 .data = &lg_lp120up1,
1656         }, {
1657                 .compatible = "lg,lp129qe",
1658                 .data = &lg_lp129qe,
1659         }, {
1660                 .compatible = "nec,nl12880bc20-05",
1661                 .data = &nec_nl12880bc20_05,
1662         }, {
1663                 .compatible = "nec,nl4827hc19-05b",
1664                 .data = &nec_nl4827hc19_05b,
1665         }, {
1666                 .compatible = "netron-dy,e231732",
1667                 .data = &netron_dy_e231732,
1668         }, {
1669                 .compatible = "nlt,nl192108ac18-02d",
1670                 .data = &nlt_nl192108ac18_02d,
1671         }, {
1672                 .compatible = "nvd,9128",
1673                 .data = &nvd_9128,
1674         }, {
1675                 .compatible = "okaya,rs800480t-7x0gp",
1676                 .data = &okaya_rs800480t_7x0gp,
1677         }, {
1678                 .compatible = "olimex,lcd-olinuxino-43-ts",
1679                 .data = &olimex_lcd_olinuxino_43ts,
1680         }, {
1681                 .compatible = "ontat,yx700wv03",
1682                 .data = &ontat_yx700wv03,
1683         }, {
1684                 .compatible = "ortustech,com43h4m85ulc",
1685                 .data = &ortustech_com43h4m85ulc,
1686         }, {
1687                 .compatible = "qiaodian,qd43003c0-40",
1688                 .data = &qd43003c0_40,
1689         }, {
1690                 .compatible = "samsung,lsn122dl01-c01",
1691                 .data = &samsung_lsn122dl01_c01,
1692         }, {
1693                 .compatible = "samsung,ltn101nt05",
1694                 .data = &samsung_ltn101nt05,
1695         }, {
1696                 .compatible = "samsung,ltn140at29-301",
1697                 .data = &samsung_ltn140at29_301,
1698         }, {
1699                 .compatible = "sharp,lq101k1ly04",
1700                 .data = &sharp_lq101k1ly04,
1701         }, {
1702                 .compatible = "sharp,lq123p1jx31",
1703                 .data = &sharp_lq123p1jx31,
1704         }, {
1705                 .compatible = "sharp,lq150x1lg11",
1706                 .data = &sharp_lq150x1lg11,
1707         }, {
1708                 .compatible = "shelly,sca07010-bfn-lnn",
1709                 .data = &shelly_sca07010_bfn_lnn,
1710         }, {
1711                 .compatible = "starry,kr122ea0sra",
1712                 .data = &starry_kr122ea0sra,
1713         }, {
1714                 .compatible = "tianma,tm070jdhg30",
1715                 .data = &tianma_tm070jdhg30,
1716         }, {
1717                 .compatible = "tpk,f07a-0102",
1718                 .data = &tpk_f07a_0102,
1719         }, {
1720                 .compatible = "tpk,f10a-0102",
1721                 .data = &tpk_f10a_0102,
1722         }, {
1723                 .compatible = "urt,umsh-8596md-t",
1724                 .data = &urt_umsh_8596md_parallel,
1725         }, {
1726                 .compatible = "urt,umsh-8596md-1t",
1727                 .data = &urt_umsh_8596md_parallel,
1728         }, {
1729                 .compatible = "urt,umsh-8596md-7t",
1730                 .data = &urt_umsh_8596md_parallel,
1731         }, {
1732                 .compatible = "urt,umsh-8596md-11t",
1733                 .data = &urt_umsh_8596md_lvds,
1734         }, {
1735                 .compatible = "urt,umsh-8596md-19t",
1736                 .data = &urt_umsh_8596md_lvds,
1737         }, {
1738                 .compatible = "urt,umsh-8596md-20t",
1739                 .data = &urt_umsh_8596md_parallel,
1740         }, {
1741                 .compatible = "winstar,wf35ltiacd",
1742                 .data = &winstar_wf35ltiacd,
1743         }, {
1744                 /* sentinel */
1745         }
1746 };
1747 MODULE_DEVICE_TABLE(of, platform_of_match);
1748
1749 static int panel_simple_platform_probe(struct platform_device *pdev)
1750 {
1751         const struct of_device_id *id;
1752
1753         id = of_match_node(platform_of_match, pdev->dev.of_node);
1754         if (!id)
1755                 return -ENODEV;
1756
1757         return panel_simple_probe(&pdev->dev, id->data);
1758 }
1759
1760 static int panel_simple_platform_remove(struct platform_device *pdev)
1761 {
1762         return panel_simple_remove(&pdev->dev);
1763 }
1764
1765 static void panel_simple_platform_shutdown(struct platform_device *pdev)
1766 {
1767         panel_simple_shutdown(&pdev->dev);
1768 }
1769
1770 static struct platform_driver panel_simple_platform_driver = {
1771         .driver = {
1772                 .name = "panel-simple",
1773                 .of_match_table = platform_of_match,
1774         },
1775         .probe = panel_simple_platform_probe,
1776         .remove = panel_simple_platform_remove,
1777         .shutdown = panel_simple_platform_shutdown,
1778 };
1779
1780 struct panel_desc_dsi {
1781         struct panel_desc desc;
1782
1783         unsigned long flags;
1784         enum mipi_dsi_pixel_format format;
1785         unsigned int lanes;
1786 };
1787
1788 static const struct drm_display_mode auo_b080uan01_mode =
1789         SP_DISPLAY_MODE(154500, 1200, 62, 4, 62, 1920, 9, 2, 8, 60, 0);
1790
1791 static const struct panel_desc_dsi auo_b080uan01 = {
1792         .desc = {
1793                 .modes = &auo_b080uan01_mode,
1794                 .num_modes = 1,
1795                 .bpc = 8,
1796                 .size = {
1797                         .width = 108,
1798                         .height = 272,
1799                 },
1800         },
1801         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
1802         .format = MIPI_DSI_FMT_RGB888,
1803         .lanes = 4,
1804 };
1805
1806 static const struct drm_display_mode boe_tv080wum_nl0_mode =
1807         SP_DISPLAY_MODE(160000, 1200, 120, 20, 21, 1920, 21, 3, 18, 60,
1808                          DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC);
1809
1810 static const struct panel_desc_dsi boe_tv080wum_nl0 = {
1811         .desc = {
1812                 .modes = &boe_tv080wum_nl0_mode,
1813                 .num_modes = 1,
1814                 .size = {
1815                         .width = 107,
1816                         .height = 172,
1817                 },
1818         },
1819         .flags = MIPI_DSI_MODE_VIDEO |
1820                  MIPI_DSI_MODE_VIDEO_BURST |
1821                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE,
1822         .format = MIPI_DSI_FMT_RGB888,
1823         .lanes = 4,
1824 };
1825
1826 static const struct drm_display_mode lg_ld070wx3_sl01_mode =
1827         SP_DISPLAY_MODE(71000, 800, 32, 1, 57, 1280, 28, 1, 14, 60, 0);
1828
1829 static const struct panel_desc_dsi lg_ld070wx3_sl01 = {
1830         .desc = {
1831                 .modes = &lg_ld070wx3_sl01_mode,
1832                 .num_modes = 1,
1833                 .bpc = 8,
1834                 .size = {
1835                         .width = 94,
1836                         .height = 151,
1837                 },
1838         },
1839         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
1840         .format = MIPI_DSI_FMT_RGB888,
1841         .lanes = 4,
1842 };
1843
1844 static const struct drm_display_mode lg_lh500wx1_sd03_mode =
1845         SP_DISPLAY_MODE(67000, 720, 12, 4, 112, 1280, 8, 4, 12, 60, 0);
1846
1847 static const struct panel_desc_dsi lg_lh500wx1_sd03 = {
1848         .desc = {
1849                 .modes = &lg_lh500wx1_sd03_mode,
1850                 .num_modes = 1,
1851                 .bpc = 8,
1852                 .size = {
1853                         .width = 62,
1854                         .height = 110,
1855                 },
1856         },
1857         .flags = MIPI_DSI_MODE_VIDEO,
1858         .format = MIPI_DSI_FMT_RGB888,
1859         .lanes = 4,
1860 };
1861
1862 static const struct drm_display_mode panasonic_vvx10f004b00_mode =
1863         SP_DISPLAY_MODE(157200, 1920, 154, 16, 32, 1200, 17, 2, 16, 60, 0);
1864
1865 static const struct panel_desc_dsi panasonic_vvx10f004b00 = {
1866         .desc = {
1867                 .modes = &panasonic_vvx10f004b00_mode,
1868                 .num_modes = 1,
1869                 .bpc = 8,
1870                 .size = {
1871                         .width = 217,
1872                         .height = 136,
1873                 },
1874         },
1875         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
1876                  MIPI_DSI_CLOCK_NON_CONTINUOUS,
1877         .format = MIPI_DSI_FMT_RGB888,
1878         .lanes = 4,
1879 };
1880
1881 static const struct of_device_id dsi_of_match[] = {
1882         {
1883                 .compatible = "auo,b080uan01",
1884                 .data = &auo_b080uan01
1885         }, {
1886                 .compatible = "boe,tv080wum-nl0",
1887                 .data = &boe_tv080wum_nl0
1888         }, {
1889                 .compatible = "lg,ld070wx3-sl01",
1890                 .data = &lg_ld070wx3_sl01
1891         }, {
1892                 .compatible = "lg,lh500wx1-sd03",
1893                 .data = &lg_lh500wx1_sd03
1894         }, {
1895                 .compatible = "panasonic,vvx10f004b00",
1896                 .data = &panasonic_vvx10f004b00
1897         }, {
1898                 /* sentinel */
1899         }
1900 };
1901 MODULE_DEVICE_TABLE(of, dsi_of_match);
1902
1903 static int panel_simple_dsi_probe(struct mipi_dsi_device *dsi)
1904 {
1905         const struct panel_desc_dsi *desc;
1906         const struct of_device_id *id;
1907         int err;
1908
1909         id = of_match_node(dsi_of_match, dsi->dev.of_node);
1910         if (!id)
1911                 return -ENODEV;
1912
1913         desc = id->data;
1914
1915         err = panel_simple_probe(&dsi->dev, &desc->desc);
1916         if (err < 0)
1917                 return err;
1918
1919         dsi->mode_flags = desc->flags;
1920         dsi->format = desc->format;
1921         dsi->lanes = desc->lanes;
1922
1923         return mipi_dsi_attach(dsi);
1924 }
1925
1926 static int panel_simple_dsi_remove(struct mipi_dsi_device *dsi)
1927 {
1928         int err;
1929
1930         err = mipi_dsi_detach(dsi);
1931         if (err < 0)
1932                 dev_err(&dsi->dev, "failed to detach from DSI host: %d\n", err);
1933
1934         return panel_simple_remove(&dsi->dev);
1935 }
1936
1937 static void panel_simple_dsi_shutdown(struct mipi_dsi_device *dsi)
1938 {
1939         panel_simple_shutdown(&dsi->dev);
1940 }
1941
1942 static struct mipi_dsi_driver panel_simple_dsi_driver = {
1943         .driver = {
1944                 .name = "panel-simple-dsi",
1945                 .of_match_table = dsi_of_match,
1946         },
1947         .probe = panel_simple_dsi_probe,
1948         .remove = panel_simple_dsi_remove,
1949         .shutdown = panel_simple_dsi_shutdown,
1950 };
1951
1952 static int __init panel_simple_init(void)
1953 {
1954         int err;
1955
1956         err = platform_driver_register(&panel_simple_platform_driver);
1957         if (err < 0)
1958                 return err;
1959
1960         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI)) {
1961                 err = mipi_dsi_driver_register(&panel_simple_dsi_driver);
1962                 if (err < 0)
1963                         return err;
1964         }
1965
1966         return 0;
1967 }
1968 module_init(panel_simple_init);
1969
1970 static void __exit panel_simple_exit(void)
1971 {
1972         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI))
1973                 mipi_dsi_driver_unregister(&panel_simple_dsi_driver);
1974
1975         platform_driver_unregister(&panel_simple_platform_driver);
1976 }
1977 module_exit(panel_simple_exit);
1978
1979 MODULE_AUTHOR("Thierry Reding <treding@nvidia.com>");
1980 MODULE_DESCRIPTION("DRM Driver for Simple Panels");
1981 MODULE_LICENSE("GPL and additional rights");