drivers/net/can/flexcan.c

   1 /*
   2  * flexcan.c - FLEXCAN CAN controller driver
   3  *
   4  * Copyright (c) 2005-2006 Varma Electronics Oy
   5  * Copyright (c) 2009 Sascha Hauer, Pengutronix
   6  * Copyright (c) 2010 Marc Kleine-Budde, Pengutronix
   7  *
   8  * Based on code originally by Andrey Volkov <avolkov@varma-el.com>
   9  *
  10  * LICENCE:
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation version 2.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  */
  21
  22 #include <linux/netdevice.h>
  23 #include <linux/can.h>
  24 #include <linux/can/dev.h>
  25 #include <linux/can/error.h>
  26 #include <linux/can/led.h>
  27 #include <linux/clk.h>
  28 #include <linux/delay.h>
  29 #include <linux/if_arp.h>
  30 #include <linux/if_ether.h>
  31 #include <linux/interrupt.h>
  32 #include <linux/io.h>
  33 #include <linux/kernel.h>
  34 #include <linux/list.h>
  35 #include <linux/module.h>
  36 #include <linux/of.h>
  37 #include <linux/of_device.h>
  38 #include <linux/platform_device.h>
  39 #include <linux/regulator/consumer.h>
  40
  41 #define DRV_NAME                        "flexcan"
  42
  43 /* 8 for RX fifo and 2 error handling */
  44 #define FLEXCAN_NAPI_WEIGHT             (8 + 2)
  45
  46 /* FLEXCAN module configuration register (CANMCR) bits */
  47 #define FLEXCAN_MCR_MDIS                BIT(31)
  48 #define FLEXCAN_MCR_FRZ                 BIT(30)
  49 #define FLEXCAN_MCR_FEN                 BIT(29)
  50 #define FLEXCAN_MCR_HALT                BIT(28)
  51 #define FLEXCAN_MCR_NOT_RDY             BIT(27)
  52 #define FLEXCAN_MCR_WAK_MSK             BIT(26)
  53 #define FLEXCAN_MCR_SOFTRST             BIT(25)
  54 #define FLEXCAN_MCR_FRZ_ACK             BIT(24)
  55 #define FLEXCAN_MCR_SUPV                BIT(23)
  56 #define FLEXCAN_MCR_SLF_WAK             BIT(22)
  57 #define FLEXCAN_MCR_WRN_EN              BIT(21)
  58 #define FLEXCAN_MCR_LPM_ACK             BIT(20)
  59 #define FLEXCAN_MCR_WAK_SRC             BIT(19)
  60 #define FLEXCAN_MCR_DOZE                BIT(18)
  61 #define FLEXCAN_MCR_SRX_DIS             BIT(17)
  62 #define FLEXCAN_MCR_BCC                 BIT(16)
  63 #define FLEXCAN_MCR_LPRIO_EN            BIT(13)
  64 #define FLEXCAN_MCR_AEN                 BIT(12)
  65 #define FLEXCAN_MCR_MAXMB(x)            ((x) & 0x1f)
  66 #define FLEXCAN_MCR_IDAM_A              (0 << 8)
  67 #define FLEXCAN_MCR_IDAM_B              (1 << 8)
  68 #define FLEXCAN_MCR_IDAM_C              (2 << 8)
  69 #define FLEXCAN_MCR_IDAM_D              (3 << 8)
  70
  71 /* FLEXCAN control register (CANCTRL) bits */
  72 #define FLEXCAN_CTRL_PRESDIV(x)         (((x) & 0xff) << 24)
  73 #define FLEXCAN_CTRL_RJW(x)             (((x) & 0x03) << 22)
  74 #define FLEXCAN_CTRL_PSEG1(x)           (((x) & 0x07) << 19)
  75 #define FLEXCAN_CTRL_PSEG2(x)           (((x) & 0x07) << 16)
  76 #define FLEXCAN_CTRL_BOFF_MSK           BIT(15)
  77 #define FLEXCAN_CTRL_ERR_MSK            BIT(14)
  78 #define FLEXCAN_CTRL_CLK_SRC            BIT(13)
  79 #define FLEXCAN_CTRL_LPB                BIT(12)
  80 #define FLEXCAN_CTRL_TWRN_MSK           BIT(11)
  81 #define FLEXCAN_CTRL_RWRN_MSK           BIT(10)
  82 #define FLEXCAN_CTRL_SMP                BIT(7)
  83 #define FLEXCAN_CTRL_BOFF_REC           BIT(6)
  84 #define FLEXCAN_CTRL_TSYN               BIT(5)
  85 #define FLEXCAN_CTRL_LBUF               BIT(4)
  86 #define FLEXCAN_CTRL_LOM                BIT(3)
  87 #define FLEXCAN_CTRL_PROPSEG(x)         ((x) & 0x07)
  88 #define FLEXCAN_CTRL_ERR_BUS            (FLEXCAN_CTRL_ERR_MSK)
  89 #define FLEXCAN_CTRL_ERR_STATE \
  90         (FLEXCAN_CTRL_TWRN_MSK | FLEXCAN_CTRL_RWRN_MSK | \
  91          FLEXCAN_CTRL_BOFF_MSK)
  92 #define FLEXCAN_CTRL_ERR_ALL \
  93         (FLEXCAN_CTRL_ERR_BUS | FLEXCAN_CTRL_ERR_STATE)
  94
  95 /* FLEXCAN error and status register (ESR) bits */
  96 #define FLEXCAN_ESR_TWRN_INT            BIT(17)
  97 #define FLEXCAN_ESR_RWRN_INT            BIT(16)
  98 #define FLEXCAN_ESR_BIT1_ERR            BIT(15)
  99 #define FLEXCAN_ESR_BIT0_ERR            BIT(14)
 100 #define FLEXCAN_ESR_ACK_ERR             BIT(13)
 101 #define FLEXCAN_ESR_CRC_ERR             BIT(12)
 102 #define FLEXCAN_ESR_FRM_ERR             BIT(11)
 103 #define FLEXCAN_ESR_STF_ERR             BIT(10)
 104 #define FLEXCAN_ESR_TX_WRN              BIT(9)
 105 #define FLEXCAN_ESR_RX_WRN              BIT(8)
 106 #define FLEXCAN_ESR_IDLE                BIT(7)
 107 #define FLEXCAN_ESR_TXRX                BIT(6)
 108 #define FLEXCAN_EST_FLT_CONF_SHIFT      (4)
 109 #define FLEXCAN_ESR_FLT_CONF_MASK       (0x3 << FLEXCAN_EST_FLT_CONF_SHIFT)
 110 #define FLEXCAN_ESR_FLT_CONF_ACTIVE     (0x0 << FLEXCAN_EST_FLT_CONF_SHIFT)
 111 #define FLEXCAN_ESR_FLT_CONF_PASSIVE    (0x1 << FLEXCAN_EST_FLT_CONF_SHIFT)
 112 #define FLEXCAN_ESR_BOFF_INT            BIT(2)
 113 #define FLEXCAN_ESR_ERR_INT             BIT(1)
 114 #define FLEXCAN_ESR_WAK_INT             BIT(0)
 115 #define FLEXCAN_ESR_ERR_BUS \
 116         (FLEXCAN_ESR_BIT1_ERR | FLEXCAN_ESR_BIT0_ERR | \
 117          FLEXCAN_ESR_ACK_ERR | FLEXCAN_ESR_CRC_ERR | \
 118          FLEXCAN_ESR_FRM_ERR | FLEXCAN_ESR_STF_ERR)
 119 #define FLEXCAN_ESR_ERR_STATE \
 120         (FLEXCAN_ESR_TWRN_INT | FLEXCAN_ESR_RWRN_INT | FLEXCAN_ESR_BOFF_INT)
 121 #define FLEXCAN_ESR_ERR_ALL \
 122         (FLEXCAN_ESR_ERR_BUS | FLEXCAN_ESR_ERR_STATE)
 123 #define FLEXCAN_ESR_ALL_INT \
 124         (FLEXCAN_ESR_TWRN_INT | FLEXCAN_ESR_RWRN_INT | \
 125          FLEXCAN_ESR_BOFF_INT | FLEXCAN_ESR_ERR_INT)
 126
 127 /* FLEXCAN interrupt flag register (IFLAG) bits */
 128 #define FLEXCAN_RESERVED_BUF_ID         8
 129 #define FLEXCAN_TX_BUF_ID               13
 130 #define FLEXCAN_IFLAG_BUF(x)            BIT(x)
 131 #define FLEXCAN_IFLAG_RX_FIFO_OVERFLOW  BIT(7)
 132 #define FLEXCAN_IFLAG_RX_FIFO_WARN      BIT(6)
 133 #define FLEXCAN_IFLAG_RX_FIFO_AVAILABLE BIT(5)
 134 #define FLEXCAN_IFLAG_DEFAULT \
 135         (FLEXCAN_IFLAG_RX_FIFO_OVERFLOW | FLEXCAN_IFLAG_RX_FIFO_AVAILABLE | \
 136          FLEXCAN_IFLAG_BUF(FLEXCAN_TX_BUF_ID))
 137
 138 /* FLEXCAN message buffers */
 139 #define FLEXCAN_MB_CNT_CODE(x)          (((x) & 0xf) << 24)
 140 #define FLEXCAN_MB_CNT_SRR              BIT(22)
 141 #define FLEXCAN_MB_CNT_IDE              BIT(21)
 142 #define FLEXCAN_MB_CNT_RTR              BIT(20)
 143 #define FLEXCAN_MB_CNT_LENGTH(x)        (((x) & 0xf) << 16)
 144 #define FLEXCAN_MB_CNT_TIMESTAMP(x)     ((x) & 0xffff)
 145
 146 #define FLEXCAN_MB_CODE_MASK            (0xf0ffffff)
 147
 148 #define FLEXCAN_TIMEOUT_US             (50)
 149
 150 /*
 151  * FLEXCAN hardware feature flags
 152  *
 153  * Below is some version info we got:
 154  *    SOC   Version   IP-Version  Glitch-  [TR]WRN_INT
 155  *                                Filter?   connected?
 156  *   MX25  FlexCAN2  03.00.00.00     no         no
 157  *   MX28  FlexCAN2  03.00.04.00    yes        yes
 158  *   MX35  FlexCAN2  03.00.00.00     no         no
 159  *   MX53  FlexCAN2  03.00.00.00    yes         no
 160  *   MX6s  FlexCAN3  10.00.12.00    yes        yes
 161  *
 162  * Some SOCs do not have the RX_WARN & TX_WARN interrupt line connected.
 163  */
 164 #define FLEXCAN_HAS_V10_FEATURES        BIT(1) /* For core version >= 10 */
 165 #define FLEXCAN_HAS_BROKEN_ERR_STATE    BIT(2) /* [TR]WRN_INT not connected */
 166 #define FLEXCAN_HAS_ERR005829           BIT(3) /* have errata ERR005829 */
 167
 168 /* Structure of the message buffer */
 169 struct flexcan_mb {
 170         u32 can_ctrl;
 171         u32 can_id;
 172         u32 data[2];
 173 };
 174
 175 /* Structure of the hardware registers */
 176 struct flexcan_regs {
 177         u32 mcr;                /* 0x00 */
 178         u32 ctrl;               /* 0x04 */
 179         u32 timer;              /* 0x08 */
 180         u32 _reserved1;         /* 0x0c */
 181         u32 rxgmask;            /* 0x10 */
 182         u32 rx14mask;           /* 0x14 */
 183         u32 rx15mask;           /* 0x18 */
 184         u32 ecr;                /* 0x1c */
 185         u32 esr;                /* 0x20 */
 186         u32 imask2;             /* 0x24 */
 187         u32 imask1;             /* 0x28 */
 188         u32 iflag2;             /* 0x2c */
 189         u32 iflag1;             /* 0x30 */
 190         u32 crl2;               /* 0x34 */
 191         u32 esr2;               /* 0x38 */
 192         u32 imeur;              /* 0x3c */
 193         u32 lrfr;               /* 0x40 */
 194         u32 crcr;               /* 0x44 */
 195         u32 rxfgmask;           /* 0x48 */
 196         u32 rxfir;              /* 0x4c */
 197         u32 _reserved3[12];
 198         struct flexcan_mb cantxfg[64];
 199 };
 200
 201 struct flexcan_devtype_data {
 202         u32 features;   /* hardware controller features */
 203 };
 204
 205 struct flexcan_priv {
 206         struct can_priv can;
 207         struct net_device *dev;
 208         struct napi_struct napi;
 209
 210         void __iomem *base;
 211         u32 reg_esr;
 212         u32 reg_ctrl_default;
 213
 214         struct clk *clk_ipg;
 215         struct clk *clk_per;
 216         struct flexcan_platform_data *pdata;
 217         const struct flexcan_devtype_data *devtype_data;
 218         struct regulator *reg_xceiver;
 219 };
 220
 221 static struct flexcan_devtype_data fsl_p1010_devtype_data = {
 222         .features = FLEXCAN_HAS_BROKEN_ERR_STATE,
 223 };
 224 static struct flexcan_devtype_data fsl_imx28_devtype_data;
 225 static struct flexcan_devtype_data fsl_imx6q_devtype_data = {
 226         .features = FLEXCAN_HAS_V10_FEATURES | FLEXCAN_HAS_ERR005829,
 227 };
 228
 229 static const struct can_bittiming_const flexcan_bittiming_const = {
 230         .name = DRV_NAME,
 231         .tseg1_min = 4,
 232         .tseg1_max = 16,
 233         .tseg2_min = 2,
 234         .tseg2_max = 8,
 235         .sjw_max = 4,
 236         .brp_min = 1,
 237         .brp_max = 256,
 238         .brp_inc = 1,
 239 };
 240
 241 /*
 242  * Abstract off the read/write for arm versus ppc. This
 243  * assumes that PPC uses big-endian registers and everything
 244  * else uses little-endian registers, independent of CPU
 245  * endianess.
 246  */
 247 #if defined(CONFIG_PPC)
 248 static inline u32 flexcan_read(void __iomem *addr)
 249 {
 250         return in_be32(addr);
 251 }
 252
 253 static inline void flexcan_write(u32 val, void __iomem *addr)
 254 {
 255         out_be32(addr, val);
 256 }
 257 #else
 258 static inline u32 flexcan_read(void __iomem *addr)
 259 {
 260         return readl(addr);
 261 }
 262
 263 static inline void flexcan_write(u32 val, void __iomem *addr)
 264 {
 265         writel(val, addr);
 266 }
 267 #endif
 268
 269 static inline int flexcan_transceiver_enable(const struct flexcan_priv *priv)
 270 {
 271         if (!priv->reg_xceiver)
 272                 return 0;
 273
 274         return regulator_enable(priv->reg_xceiver);
 275 }
 276
 277 static inline int flexcan_transceiver_disable(const struct flexcan_priv *priv)
 278 {
 279         if (!priv->reg_xceiver)
 280                 return 0;
 281
 282         return regulator_disable(priv->reg_xceiver);
 283 }
 284
 285 static inline int flexcan_has_and_handle_berr(const struct flexcan_priv *priv,
 286                                               u32 reg_esr)
 287 {
 288         return (priv->can.ctrlmode & CAN_CTRLMODE_BERR_REPORTING) &&
 289                 (reg_esr & FLEXCAN_ESR_ERR_BUS);
 290 }
 291
 292 static int flexcan_chip_enable(struct flexcan_priv *priv)
 293 {
 294         struct flexcan_regs __iomem *regs = priv->base;
 295         unsigned int timeout = FLEXCAN_TIMEOUT_US / 10;
 296         u32 reg;
 297
 298         reg = flexcan_read(&regs->mcr);
 299         reg &= ~FLEXCAN_MCR_MDIS;
 300         flexcan_write(reg, &regs->mcr);
 301
 302         while (timeout-- && (flexcan_read(&regs->mcr) & FLEXCAN_MCR_LPM_ACK))
 303                 usleep_range(10, 20);
 304
 305         if (flexcan_read(&regs->mcr) & FLEXCAN_MCR_LPM_ACK)
 306                 return -ETIMEDOUT;
 307
 308         return 0;
 309 }
 310
 311 static int flexcan_chip_disable(struct flexcan_priv *priv)
 312 {
 313         struct flexcan_regs __iomem *regs = priv->base;
 314         unsigned int timeout = FLEXCAN_TIMEOUT_US / 10;
 315         u32 reg;
 316
 317         reg = flexcan_read(&regs->mcr);
 318         reg |= FLEXCAN_MCR_MDIS;
 319         flexcan_write(reg, &regs->mcr);
 320
 321         while (timeout-- && !(flexcan_read(&regs->mcr) & FLEXCAN_MCR_LPM_ACK))
 322                 usleep_range(10, 20);
 323
 324         if (!(flexcan_read(&regs->mcr) & FLEXCAN_MCR_LPM_ACK))
 325                 return -ETIMEDOUT;
 326
 327         return 0;
 328 }
 329
 330 static int flexcan_chip_freeze(struct flexcan_priv *priv)
 331 {
 332         struct flexcan_regs __iomem *regs = priv->base;
 333         unsigned int timeout = 1000 * 1000 * 10 / priv->can.bittiming.bitrate;
 334         u32 reg;
 335
 336         reg = flexcan_read(&regs->mcr);
 337         reg |= FLEXCAN_MCR_HALT;
 338         flexcan_write(reg, &regs->mcr);
 339
 340         while (timeout-- && !(flexcan_read(&regs->mcr) & FLEXCAN_MCR_FRZ_ACK))
 341                 usleep_range(100, 200);
 342
 343         if (!(flexcan_read(&regs->mcr) & FLEXCAN_MCR_FRZ_ACK))
 344                 return -ETIMEDOUT;
 345
 346         return 0;
 347 }
 348
 349 static int flexcan_chip_unfreeze(struct flexcan_priv *priv)
 350 {
 351         struct flexcan_regs __iomem *regs = priv->base;
 352         unsigned int timeout = FLEXCAN_TIMEOUT_US / 10;
 353         u32 reg;
 354
 355         reg = flexcan_read(&regs->mcr);
 356         reg &= ~FLEXCAN_MCR_HALT;
 357         flexcan_write(reg, &regs->mcr);
 358
 359         while (timeout-- && (flexcan_read(&regs->mcr) & FLEXCAN_MCR_FRZ_ACK))
 360                 usleep_range(10, 20);
 361
 362         if (flexcan_read(&regs->mcr) & FLEXCAN_MCR_FRZ_ACK)
 363                 return -ETIMEDOUT;
 364
 365         return 0;
 366 }
 367
 368 static int flexcan_chip_softreset(struct flexcan_priv *priv)
 369 {
 370         struct flexcan_regs __iomem *regs = priv->base;
 371         unsigned int timeout = FLEXCAN_TIMEOUT_US / 10;
 372
 373         flexcan_write(FLEXCAN_MCR_SOFTRST, &regs->mcr);
 374         while (timeout-- && (flexcan_read(&regs->mcr) & FLEXCAN_MCR_SOFTRST))
 375                 usleep_range(10, 20);
 376
 377         if (flexcan_read(&regs->mcr) & FLEXCAN_MCR_SOFTRST)
 378                 return -ETIMEDOUT;
 379
 380         return 0;
 381 }
 382
 383 static int flexcan_get_berr_counter(const struct net_device *dev,
 384                                     struct can_berr_counter *bec)
 385 {
 386         const struct flexcan_priv *priv = netdev_priv(dev);
 387         struct flexcan_regs __iomem *regs = priv->base;
 388         u32 reg = flexcan_read(&regs->ecr);
 389
 390         bec->txerr = (reg >> 0) & 0xff;
 391         bec->rxerr = (reg >> 8) & 0xff;
 392
 393         return 0;
 394 }
 395
 396 static int flexcan_start_xmit(struct sk_buff *skb, struct net_device *dev)
 397 {
 398         const struct flexcan_priv *priv = netdev_priv(dev);
 399         struct flexcan_regs __iomem *regs = priv->base;
 400         struct can_frame *cf = (struct can_frame *)skb->data;
 401         u32 can_id;
 402         u32 ctrl = FLEXCAN_MB_CNT_CODE(0xc) | (cf->can_dlc << 16);
 403
 404         if (can_dropped_invalid_skb(dev, skb))
 405                 return NETDEV_TX_OK;
 406
 407         netif_stop_queue(dev);
 408
 409         if (cf->can_id & CAN_EFF_FLAG) {
 410                 can_id = cf->can_id & CAN_EFF_MASK;
 411                 ctrl |= FLEXCAN_MB_CNT_IDE | FLEXCAN_MB_CNT_SRR;
 412         } else {
 413                 can_id = (cf->can_id & CAN_SFF_MASK) << 18;
 414         }
 415
 416         if (cf->can_id & CAN_RTR_FLAG)
 417                 ctrl |= FLEXCAN_MB_CNT_RTR;
 418
 419         if (cf->can_dlc > 0) {
 420                 u32 data = be32_to_cpup((__be32 *)&cf->data[0]);
 421                 flexcan_write(data, &regs->cantxfg[FLEXCAN_TX_BUF_ID].data[0]);
 422         }
 423         if (cf->can_dlc > 3) {
 424                 u32 data = be32_to_cpup((__be32 *)&cf->data[4]);
 425                 flexcan_write(data, &regs->cantxfg[FLEXCAN_TX_BUF_ID].data[1]);
 426         }
 427
 428         can_put_echo_skb(skb, dev, 0);
 429
 430         flexcan_write(can_id, &regs->cantxfg[FLEXCAN_TX_BUF_ID].can_id);
 431         flexcan_write(ctrl, &regs->cantxfg[FLEXCAN_TX_BUF_ID].can_ctrl);
 432
 433         if (priv->devtype_data->features & FLEXCAN_HAS_ERR005829) {
 434                 writel(0x0, &regs->cantxfg[FLEXCAN_RESERVED_BUF_ID].can_ctrl);
 435                 writel(0x0, &regs->cantxfg[FLEXCAN_RESERVED_BUF_ID].can_ctrl);
 436         }
 437
 438         return NETDEV_TX_OK;
 439 }
 440
 441 static void do_bus_err(struct net_device *dev,
 442                        struct can_frame *cf, u32 reg_esr)
 443 {
 444         struct flexcan_priv *priv = netdev_priv(dev);
 445         int rx_errors = 0, tx_errors = 0;
 446
 447         cf->can_id |= CAN_ERR_PROT | CAN_ERR_BUSERROR;
 448
 449         if (reg_esr & FLEXCAN_ESR_BIT1_ERR) {
 450                 netdev_dbg(dev, "BIT1_ERR irq\n");
 451                 cf->data[2] |= CAN_ERR_PROT_BIT1;
 452                 tx_errors = 1;
 453         }
 454         if (reg_esr & FLEXCAN_ESR_BIT0_ERR) {
 455                 netdev_dbg(dev, "BIT0_ERR irq\n");
 456                 cf->data[2] |= CAN_ERR_PROT_BIT0;
 457                 tx_errors = 1;
 458         }
 459         if (reg_esr & FLEXCAN_ESR_ACK_ERR) {
 460                 netdev_dbg(dev, "ACK_ERR irq\n");
 461                 cf->can_id |= CAN_ERR_ACK;
 462                 cf->data[3] |= CAN_ERR_PROT_LOC_ACK;
 463                 tx_errors = 1;
 464         }
 465         if (reg_esr & FLEXCAN_ESR_CRC_ERR) {
 466                 netdev_dbg(dev, "CRC_ERR irq\n");
 467                 cf->data[2] |= CAN_ERR_PROT_BIT;
 468                 cf->data[3] |= CAN_ERR_PROT_LOC_CRC_SEQ;
 469                 rx_errors = 1;
 470         }
 471         if (reg_esr & FLEXCAN_ESR_FRM_ERR) {
 472                 netdev_dbg(dev, "FRM_ERR irq\n");
 473                 cf->data[2] |= CAN_ERR_PROT_FORM;
 474                 rx_errors = 1;
 475         }
 476         if (reg_esr & FLEXCAN_ESR_STF_ERR) {
 477                 netdev_dbg(dev, "STF_ERR irq\n");
 478                 cf->data[2] |= CAN_ERR_PROT_STUFF;
 479                 rx_errors = 1;
 480         }
 481
 482         priv->can.can_stats.bus_error++;
 483         if (rx_errors)
 484                 dev->stats.rx_errors++;
 485         if (tx_errors)
 486                 dev->stats.tx_errors++;
 487 }
 488
 489 static int flexcan_poll_bus_err(struct net_device *dev, u32 reg_esr)
 490 {
 491         struct sk_buff *skb;
 492         struct can_frame *cf;
 493
 494         skb = alloc_can_err_skb(dev, &cf);
 495         if (unlikely(!skb))
 496                 return 0;
 497
 498         do_bus_err(dev, cf, reg_esr);
 499         netif_receive_skb(skb);
 500
 501         dev->stats.rx_packets++;
 502         dev->stats.rx_bytes += cf->can_dlc;
 503
 504         return 1;
 505 }
 506
 507 static void do_state(struct net_device *dev,
 508                      struct can_frame *cf, enum can_state new_state)
 509 {
 510         struct flexcan_priv *priv = netdev_priv(dev);
 511         struct can_berr_counter bec;
 512
 513         flexcan_get_berr_counter(dev, &bec);
 514
 515         switch (priv->can.state) {
 516         case CAN_STATE_ERROR_ACTIVE:
 517                 /*
 518                  * from: ERROR_ACTIVE
 519                  * to  : ERROR_WARNING, ERROR_PASSIVE, BUS_OFF
 520                  * =>  : there was a warning int
 521                  */
 522                 if (new_state >= CAN_STATE_ERROR_WARNING &&
 523                     new_state <= CAN_STATE_BUS_OFF) {
 524                         netdev_dbg(dev, "Error Warning IRQ\n");
 525                         priv->can.can_stats.error_warning++;
 526
 527                         cf->can_id |= CAN_ERR_CRTL;
 528                         cf->data[1] = (bec.txerr > bec.rxerr) ?
 529                                 CAN_ERR_CRTL_TX_WARNING :
 530                                 CAN_ERR_CRTL_RX_WARNING;
 531                 }
 532         case CAN_STATE_ERROR_WARNING:   /* fallthrough */
 533                 /*
 534                  * from: ERROR_ACTIVE, ERROR_WARNING
 535                  * to  : ERROR_PASSIVE, BUS_OFF
 536                  * =>  : error passive int
 537                  */
 538                 if (new_state >= CAN_STATE_ERROR_PASSIVE &&
 539                     new_state <= CAN_STATE_BUS_OFF) {
 540                         netdev_dbg(dev, "Error Passive IRQ\n");
 541                         priv->can.can_stats.error_passive++;
 542
 543                         cf->can_id |= CAN_ERR_CRTL;
 544                         cf->data[1] = (bec.txerr > bec.rxerr) ?
 545                                 CAN_ERR_CRTL_TX_PASSIVE :
 546                                 CAN_ERR_CRTL_RX_PASSIVE;
 547                 }
 548                 break;
 549         case CAN_STATE_BUS_OFF:
 550                 netdev_err(dev, "BUG! "
 551                            "hardware recovered automatically from BUS_OFF\n");
 552                 break;
 553         default:
 554                 break;
 555         }
 556
 557         /* process state changes depending on the new state */
 558         switch (new_state) {
 559         case CAN_STATE_ERROR_ACTIVE:
 560                 netdev_dbg(dev, "Error Active\n");
 561                 cf->can_id |= CAN_ERR_PROT;
 562                 cf->data[2] = CAN_ERR_PROT_ACTIVE;
 563                 break;
 564         case CAN_STATE_BUS_OFF:
 565                 cf->can_id |= CAN_ERR_BUSOFF;
 566                 can_bus_off(dev);
 567                 break;
 568         default:
 569                 break;
 570         }
 571 }
 572
 573 static int flexcan_poll_state(struct net_device *dev, u32 reg_esr)
 574 {
 575         struct flexcan_priv *priv = netdev_priv(dev);
 576         struct sk_buff *skb;
 577         struct can_frame *cf;
 578         enum can_state new_state;
 579         int flt;
 580
 581         flt = reg_esr & FLEXCAN_ESR_FLT_CONF_MASK;
 582         if (likely(flt == FLEXCAN_ESR_FLT_CONF_ACTIVE)) {
 583                 if (likely(!(reg_esr & (FLEXCAN_ESR_TX_WRN |
 584                                         FLEXCAN_ESR_RX_WRN))))
 585                         new_state = CAN_STATE_ERROR_ACTIVE;
 586                 else
 587                         new_state = CAN_STATE_ERROR_WARNING;
 588         } else if (unlikely(flt == FLEXCAN_ESR_FLT_CONF_PASSIVE))
 589                 new_state = CAN_STATE_ERROR_PASSIVE;
 590         else
 591                 new_state = CAN_STATE_BUS_OFF;
 592
 593         /* state hasn't changed */
 594         if (likely(new_state == priv->can.state))
 595                 return 0;
 596
 597         skb = alloc_can_err_skb(dev, &cf);
 598         if (unlikely(!skb))
 599                 return 0;
 600
 601         do_state(dev, cf, new_state);
 602         priv->can.state = new_state;
 603         netif_receive_skb(skb);
 604
 605         dev->stats.rx_packets++;
 606         dev->stats.rx_bytes += cf->can_dlc;
 607
 608         return 1;
 609 }
 610
 611 static void flexcan_read_fifo(const struct net_device *dev,
 612                               struct can_frame *cf)
 613 {
 614         const struct flexcan_priv *priv = netdev_priv(dev);
 615         struct flexcan_regs __iomem *regs = priv->base;
 616         struct flexcan_mb __iomem *mb = &regs->cantxfg[0];
 617         u32 reg_ctrl, reg_id;
 618
 619         reg_ctrl = flexcan_read(&mb->can_ctrl);
 620         reg_id = flexcan_read(&mb->can_id);
 621         if (reg_ctrl & FLEXCAN_MB_CNT_IDE)
 622                 cf->can_id = ((reg_id >> 0) & CAN_EFF_MASK) | CAN_EFF_FLAG;
 623         else
 624                 cf->can_id = (reg_id >> 18) & CAN_SFF_MASK;
 625
 626         if (reg_ctrl & FLEXCAN_MB_CNT_RTR)
 627                 cf->can_id |= CAN_RTR_FLAG;
 628         cf->can_dlc = get_can_dlc((reg_ctrl >> 16) & 0xf);
 629
 630         *(__be32 *)(cf->data + 0) = cpu_to_be32(flexcan_read(&mb->data[0]));
 631         *(__be32 *)(cf->data + 4) = cpu_to_be32(flexcan_read(&mb->data[1]));
 632
 633         /* mark as read */
 634         flexcan_write(FLEXCAN_IFLAG_RX_FIFO_AVAILABLE, &regs->iflag1);
 635         flexcan_read(&regs->timer);
 636 }
 637
 638 static int flexcan_read_frame(struct net_device *dev)
 639 {
 640         struct net_device_stats *stats = &dev->stats;
 641         struct can_frame *cf;
 642         struct sk_buff *skb;
 643
 644         skb = alloc_can_skb(dev, &cf);
 645         if (unlikely(!skb)) {
 646                 stats->rx_dropped++;
 647                 return 0;
 648         }
 649
 650         flexcan_read_fifo(dev, cf);
 651         netif_receive_skb(skb);
 652
 653         stats->rx_packets++;
 654         stats->rx_bytes += cf->can_dlc;
 655
 656         can_led_event(dev, CAN_LED_EVENT_RX);
 657
 658         return 1;
 659 }
 660
 661 static int flexcan_poll(struct napi_struct *napi, int quota)
 662 {
 663         struct net_device *dev = napi->dev;
 664         const struct flexcan_priv *priv = netdev_priv(dev);
 665         struct flexcan_regs __iomem *regs = priv->base;
 666         u32 reg_iflag1, reg_esr;
 667         int work_done = 0;
 668
 669         /*
 670          * The error bits are cleared on read,
 671          * use saved value from irq handler.
 672          */
 673         reg_esr = flexcan_read(&regs->esr) | priv->reg_esr;
 674
 675         /* handle state changes */
 676         work_done += flexcan_poll_state(dev, reg_esr);
 677
 678         /* handle RX-FIFO */
 679         reg_iflag1 = flexcan_read(&regs->iflag1);
 680         while (reg_iflag1 & FLEXCAN_IFLAG_RX_FIFO_AVAILABLE &&
 681                work_done < quota) {
 682                 work_done += flexcan_read_frame(dev);
 683                 reg_iflag1 = flexcan_read(&regs->iflag1);
 684         }
 685
 686         /* report bus errors */
 687         if (flexcan_has_and_handle_berr(priv, reg_esr) && work_done < quota)
 688                 work_done += flexcan_poll_bus_err(dev, reg_esr);
 689
 690         if (work_done < quota) {
 691                 napi_complete(napi);
 692                 /* enable IRQs */
 693                 flexcan_write(FLEXCAN_IFLAG_DEFAULT, &regs->imask1);
 694                 flexcan_write(priv->reg_ctrl_default, &regs->ctrl);
 695         }
 696
 697         return work_done;
 698 }
 699
 700 static irqreturn_t flexcan_irq(int irq, void *dev_id)
 701 {
 702         struct net_device *dev = dev_id;
 703         struct net_device_stats *stats = &dev->stats;
 704         struct flexcan_priv *priv = netdev_priv(dev);
 705         struct flexcan_regs __iomem *regs = priv->base;
 706         u32 reg_iflag1, reg_esr;
 707
 708         reg_iflag1 = flexcan_read(&regs->iflag1);
 709         reg_esr = flexcan_read(&regs->esr);
 710         /* ACK all bus error and state change IRQ sources */
 711         if (reg_esr & FLEXCAN_ESR_ALL_INT)
 712                 flexcan_write(reg_esr & FLEXCAN_ESR_ALL_INT, &regs->esr);
 713
 714         /*
 715          * schedule NAPI in case of:
 716          * - rx IRQ
 717          * - state change IRQ
 718          * - bus error IRQ and bus error reporting is activated
 719          */
 720         if ((reg_iflag1 & FLEXCAN_IFLAG_RX_FIFO_AVAILABLE) ||
 721             (reg_esr & FLEXCAN_ESR_ERR_STATE) ||
 722             flexcan_has_and_handle_berr(priv, reg_esr)) {
 723                 /*
 724                  * The error bits are cleared on read,
 725                  * save them for later use.
 726                  */
 727                 priv->reg_esr = reg_esr & FLEXCAN_ESR_ERR_BUS;
 728                 flexcan_write(FLEXCAN_IFLAG_DEFAULT &
 729                         ~FLEXCAN_IFLAG_RX_FIFO_AVAILABLE, &regs->imask1);
 730                 flexcan_write(priv->reg_ctrl_default & ~FLEXCAN_CTRL_ERR_ALL,
 731                        &regs->ctrl);
 732                 napi_schedule(&priv->napi);
 733         }
 734
 735         /* FIFO overflow */
 736         if (reg_iflag1 & FLEXCAN_IFLAG_RX_FIFO_OVERFLOW) {
 737                 flexcan_write(FLEXCAN_IFLAG_RX_FIFO_OVERFLOW, &regs->iflag1);
 738                 dev->stats.rx_over_errors++;
 739                 dev->stats.rx_errors++;
 740         }
 741
 742         /* transmission complete interrupt */
 743         if (reg_iflag1 & (1 << FLEXCAN_TX_BUF_ID)) {
 744                 stats->tx_bytes += can_get_echo_skb(dev, 0);
 745                 stats->tx_packets++;
 746                 can_led_event(dev, CAN_LED_EVENT_TX);
 747                 flexcan_write((1 << FLEXCAN_TX_BUF_ID), &regs->iflag1);
 748                 netif_wake_queue(dev);
 749         }
 750
 751         return IRQ_HANDLED;
 752 }
 753
 754 static void flexcan_set_bittiming(struct net_device *dev)
 755 {
 756         const struct flexcan_priv *priv = netdev_priv(dev);
 757         const struct can_bittiming *bt = &priv->can.bittiming;
 758         struct flexcan_regs __iomem *regs = priv->base;
 759         u32 reg;
 760
 761         reg = flexcan_read(&regs->ctrl);
 762         reg &= ~(FLEXCAN_CTRL_PRESDIV(0xff) |
 763                  FLEXCAN_CTRL_RJW(0x3) |
 764                  FLEXCAN_CTRL_PSEG1(0x7) |
 765                  FLEXCAN_CTRL_PSEG2(0x7) |
 766                  FLEXCAN_CTRL_PROPSEG(0x7) |
 767                  FLEXCAN_CTRL_LPB |
 768                  FLEXCAN_CTRL_SMP |
 769                  FLEXCAN_CTRL_LOM);
 770
 771         reg |= FLEXCAN_CTRL_PRESDIV(bt->brp - 1) |
 772                 FLEXCAN_CTRL_PSEG1(bt->phase_seg1 - 1) |
 773                 FLEXCAN_CTRL_PSEG2(bt->phase_seg2 - 1) |
 774                 FLEXCAN_CTRL_RJW(bt->sjw - 1) |
 775                 FLEXCAN_CTRL_PROPSEG(bt->prop_seg - 1);
 776
 777         if (priv->can.ctrlmode & CAN_CTRLMODE_LOOPBACK)
 778                 reg |= FLEXCAN_CTRL_LPB;
 779         if (priv->can.ctrlmode & CAN_CTRLMODE_LISTENONLY)
 780                 reg |= FLEXCAN_CTRL_LOM;
 781         if (priv->can.ctrlmode & CAN_CTRLMODE_3_SAMPLES)
 782                 reg |= FLEXCAN_CTRL_SMP;
 783
 784         netdev_info(dev, "writing ctrl=0x%08x\n", reg);
 785         flexcan_write(reg, &regs->ctrl);
 786
 787         /* print chip status */
 788         netdev_dbg(dev, "%s: mcr=0x%08x ctrl=0x%08x\n", __func__,
 789                    flexcan_read(&regs->mcr), flexcan_read(&regs->ctrl));
 790 }
 791
 792 /*
 793  * flexcan_chip_start
 794  *
 795  * this functions is entered with clocks enabled
 796  *
 797  */
 798 static int flexcan_chip_start(struct net_device *dev)
 799 {
 800         struct flexcan_priv *priv = netdev_priv(dev);
 801         struct flexcan_regs __iomem *regs = priv->base;
 802         int err;
 803         u32 reg_mcr, reg_ctrl;
 804
 805         /* enable module */
 806         err = flexcan_chip_enable(priv);
 807         if (err)
 808                 return err;
 809
 810         /* soft reset */
 811         err = flexcan_chip_softreset(priv);
 812         if (err)
 813                 goto out_chip_disable;
 814
 815         flexcan_set_bittiming(dev);
 816
 817         /*
 818          * MCR
 819          *
 820          * enable freeze
 821          * enable fifo
 822          * halt now
 823          * only supervisor access
 824          * enable warning int
 825          * choose format C
 826          * disable local echo
 827          *
 828          */
 829         reg_mcr = flexcan_read(&regs->mcr);
 830         reg_mcr &= ~FLEXCAN_MCR_MAXMB(0xff);
 831         reg_mcr |= FLEXCAN_MCR_FRZ | FLEXCAN_MCR_FEN | FLEXCAN_MCR_HALT |
 832                 FLEXCAN_MCR_SUPV | FLEXCAN_MCR_WRN_EN |
 833                 FLEXCAN_MCR_IDAM_C | FLEXCAN_MCR_SRX_DIS |
 834                 FLEXCAN_MCR_MAXMB(FLEXCAN_TX_BUF_ID);
 835         netdev_dbg(dev, "%s: writing mcr=0x%08x", __func__, reg_mcr);
 836         flexcan_write(reg_mcr, &regs->mcr);
 837
 838         /*
 839          * CTRL
 840          *
 841          * disable timer sync feature
 842          *
 843          * disable auto busoff recovery
 844          * transmit lowest buffer first
 845          *
 846          * enable tx and rx warning interrupt
 847          * enable bus off interrupt
 848          * (== FLEXCAN_CTRL_ERR_STATE)
 849          */
 850         reg_ctrl = flexcan_read(&regs->ctrl);
 851         reg_ctrl &= ~FLEXCAN_CTRL_TSYN;
 852         reg_ctrl |= FLEXCAN_CTRL_BOFF_REC | FLEXCAN_CTRL_LBUF |
 853                 FLEXCAN_CTRL_ERR_STATE;
 854         /*
 855          * enable the "error interrupt" (FLEXCAN_CTRL_ERR_MSK),
 856          * on most Flexcan cores, too. Otherwise we don't get
 857          * any error warning or passive interrupts.
 858          */
 859         if (priv->devtype_data->features & FLEXCAN_HAS_BROKEN_ERR_STATE ||
 860             priv->can.ctrlmode & CAN_CTRLMODE_BERR_REPORTING)
 861                 reg_ctrl |= FLEXCAN_CTRL_ERR_MSK;
 862
 863         /* save for later use */
 864         priv->reg_ctrl_default = reg_ctrl;
 865         netdev_dbg(dev, "%s: writing ctrl=0x%08x", __func__, reg_ctrl);
 866         flexcan_write(reg_ctrl, &regs->ctrl);
 867
 868         /* Abort any pending TX, mark Mailbox as INACTIVE */
 869         flexcan_write(FLEXCAN_MB_CNT_CODE(0x4),
 870                       &regs->cantxfg[FLEXCAN_TX_BUF_ID].can_ctrl);
 871
 872         /* acceptance mask/acceptance code (accept everything) */
 873         flexcan_write(0x0, &regs->rxgmask);
 874         flexcan_write(0x0, &regs->rx14mask);
 875         flexcan_write(0x0, &regs->rx15mask);
 876
 877         if (priv->devtype_data->features & FLEXCAN_HAS_V10_FEATURES)
 878                 flexcan_write(0x0, &regs->rxfgmask);
 879
 880         err = flexcan_transceiver_enable(priv);
 881         if (err)
 882                 goto out_chip_disable;
 883
 884         /* synchronize with the can bus */
 885         err = flexcan_chip_unfreeze(priv);
 886         if (err)
 887                 goto out_transceiver_disable;
 888
 889         priv->can.state = CAN_STATE_ERROR_ACTIVE;
 890
 891         /* enable FIFO interrupts */
 892         flexcan_write(FLEXCAN_IFLAG_DEFAULT, &regs->imask1);
 893
 894         /* print chip status */
 895         netdev_dbg(dev, "%s: reading mcr=0x%08x ctrl=0x%08x\n", __func__,
 896                    flexcan_read(&regs->mcr), flexcan_read(&regs->ctrl));
 897
 898         return 0;
 899
 900  out_transceiver_disable:
 901         flexcan_transceiver_disable(priv);
 902  out_chip_disable:
 903         flexcan_chip_disable(priv);
 904         return err;
 905 }
 906
 907 /*
 908  * flexcan_chip_stop
 909  *
 910  * this functions is entered with clocks enabled
 911  *
 912  */
 913 static void flexcan_chip_stop(struct net_device *dev)
 914 {
 915         struct flexcan_priv *priv = netdev_priv(dev);
 916         struct flexcan_regs __iomem *regs = priv->base;
 917
 918         /* freeze + disable module */
 919         flexcan_chip_freeze(priv);
 920         flexcan_chip_disable(priv);
 921
 922         /* Disable all interrupts */
 923         flexcan_write(0, &regs->imask1);
 924         flexcan_write(priv->reg_ctrl_default & ~FLEXCAN_CTRL_ERR_ALL,
 925                       &regs->ctrl);
 926
 927         flexcan_transceiver_disable(priv);
 928         priv->can.state = CAN_STATE_STOPPED;
 929
 930         return;
 931 }
 932
 933 static int flexcan_open(struct net_device *dev)
 934 {
 935         struct flexcan_priv *priv = netdev_priv(dev);
 936         int err;
 937
 938         err = clk_prepare_enable(priv->clk_ipg);
 939         if (err)
 940                 return err;
 941
 942         err = clk_prepare_enable(priv->clk_per);
 943         if (err)
 944                 goto out_disable_ipg;
 945
 946         err = open_candev(dev);
 947         if (err)
 948                 goto out_disable_per;
 949
 950         err = request_irq(dev->irq, flexcan_irq, IRQF_SHARED, dev->name, dev);
 951         if (err)
 952                 goto out_close;
 953
 954         /* start chip and queuing */
 955         err = flexcan_chip_start(dev);
 956         if (err)
 957                 goto out_free_irq;
 958
 959         can_led_event(dev, CAN_LED_EVENT_OPEN);
 960
 961         napi_enable(&priv->napi);
 962         netif_start_queue(dev);
 963
 964         return 0;
 965
 966  out_free_irq:
 967         free_irq(dev->irq, dev);
 968  out_close:
 969         close_candev(dev);
 970  out_disable_per:
 971         clk_disable_unprepare(priv->clk_per);
 972  out_disable_ipg:
 973         clk_disable_unprepare(priv->clk_ipg);
 974
 975         return err;
 976 }
 977
 978 static int flexcan_close(struct net_device *dev)
 979 {
 980         struct flexcan_priv *priv = netdev_priv(dev);
 981
 982         netif_stop_queue(dev);
 983         napi_disable(&priv->napi);
 984         flexcan_chip_stop(dev);
 985
 986         free_irq(dev->irq, dev);
 987         clk_disable_unprepare(priv->clk_per);
 988         clk_disable_unprepare(priv->clk_ipg);
 989
 990         close_candev(dev);
 991
 992         can_led_event(dev, CAN_LED_EVENT_STOP);
 993
 994         return 0;
 995 }
 996
 997 static int flexcan_set_mode(struct net_device *dev, enum can_mode mode)
 998 {
 999         int err;
1000
1001         switch (mode) {
1002         case CAN_MODE_START:
1003                 err = flexcan_chip_start(dev);
1004                 if (err)
1005                         return err;
1006
1007                 netif_wake_queue(dev);
1008                 break;
1009
1010         default:
1011                 return -EOPNOTSUPP;
1012         }
1013
1014         return 0;
1015 }
1016
1017 static const struct net_device_ops flexcan_netdev_ops = {
1018         .ndo_open       = flexcan_open,
1019         .ndo_stop       = flexcan_close,
1020         .ndo_start_xmit = flexcan_start_xmit,
1021         .ndo_change_mtu = can_change_mtu,
1022 };
1023
1024 static int register_flexcandev(struct net_device *dev)
1025 {
1026         struct flexcan_priv *priv = netdev_priv(dev);
1027         struct flexcan_regs __iomem *regs = priv->base;
1028         u32 reg, err;
1029
1030         err = clk_prepare_enable(priv->clk_ipg);
1031         if (err)
1032                 return err;
1033
1034         err = clk_prepare_enable(priv->clk_per);
1035         if (err)
1036                 goto out_disable_ipg;
1037
1038         /* select "bus clock", chip must be disabled */
1039         err = flexcan_chip_disable(priv);
1040         if (err)
1041                 goto out_disable_per;
1042         reg = flexcan_read(&regs->ctrl);
1043         reg |= FLEXCAN_CTRL_CLK_SRC;
1044         flexcan_write(reg, &regs->ctrl);
1045
1046         err = flexcan_chip_enable(priv);
1047         if (err)
1048                 goto out_chip_disable;
1049
1050         /* set freeze, halt and activate FIFO, restrict register access */
1051         reg = flexcan_read(&regs->mcr);
1052         reg |= FLEXCAN_MCR_FRZ | FLEXCAN_MCR_HALT |
1053                 FLEXCAN_MCR_FEN | FLEXCAN_MCR_SUPV;
1054         flexcan_write(reg, &regs->mcr);
1055
1056         /*
1057          * Currently we only support newer versions of this core
1058          * featuring a RX FIFO. Older cores found on some Coldfire
1059          * derivates are not yet supported.
1060          */
1061         reg = flexcan_read(&regs->mcr);
1062         if (!(reg & FLEXCAN_MCR_FEN)) {
1063                 netdev_err(dev, "Could not enable RX FIFO, unsupported core\n");
1064                 err = -ENODEV;
1065                 goto out_chip_disable;
1066         }
1067
1068         err = register_candev(dev);
1069
1070         /* disable core and turn off clocks */
1071  out_chip_disable:
1072         flexcan_chip_disable(priv);
1073  out_disable_per:
1074         clk_disable_unprepare(priv->clk_per);
1075  out_disable_ipg:
1076         clk_disable_unprepare(priv->clk_ipg);
1077
1078         return err;
1079 }
1080
1081 static void unregister_flexcandev(struct net_device *dev)
1082 {
1083         unregister_candev(dev);
1084 }
1085
1086 static const struct of_device_id flexcan_of_match[] = {
1087         { .compatible = "fsl,imx6q-flexcan", .data = &fsl_imx6q_devtype_data, },
1088         { .compatible = "fsl,imx28-flexcan", .data = &fsl_imx28_devtype_data, },
1089         { .compatible = "fsl,p1010-flexcan", .data = &fsl_p1010_devtype_data, },
1090         { /* sentinel */ },
1091 };
1092 MODULE_DEVICE_TABLE(of, flexcan_of_match);
1093
1094 static const struct platform_device_id flexcan_id_table[] = {
1095         { .name = "flexcan", .driver_data = (kernel_ulong_t)&fsl_p1010_devtype_data, },
1096         { /* sentinel */ },
1097 };
1098 MODULE_DEVICE_TABLE(platform, flexcan_id_table);
1099
1100 static int flexcan_probe(struct platform_device *pdev)
1101 {
1102         const struct of_device_id *of_id;
1103         const struct flexcan_devtype_data *devtype_data;
1104         struct net_device *dev;
1105         struct flexcan_priv *priv;
1106         struct resource *mem;
1107         struct clk *clk_ipg = NULL, *clk_per = NULL;
1108         void __iomem *base;
1109         int err, irq;
1110         u32 clock_freq = 0;
1111
1112         if (pdev->dev.of_node)
1113                 of_property_read_u32(pdev->dev.of_node,
1114                                                 "clock-frequency", &clock_freq);
1115
1116         if (!clock_freq) {
1117                 clk_ipg = devm_clk_get(&pdev->dev, "ipg");
1118                 if (IS_ERR(clk_ipg)) {
1119                         dev_err(&pdev->dev, "no ipg clock defined\n");
1120                         return PTR_ERR(clk_ipg);
1121                 }
1122
1123                 clk_per = devm_clk_get(&pdev->dev, "per");
1124                 if (IS_ERR(clk_per)) {
1125                         dev_err(&pdev->dev, "no per clock defined\n");
1126                         return PTR_ERR(clk_per);
1127                 }
1128                 clock_freq = clk_get_rate(clk_per);
1129         }
1130
1131         mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1132         irq = platform_get_irq(pdev, 0);
1133         if (irq <= 0)
1134                 return -ENODEV;
1135
1136         base = devm_ioremap_resource(&pdev->dev, mem);
1137         if (IS_ERR(base))
1138                 return PTR_ERR(base);
1139
1140         of_id = of_match_device(flexcan_of_match, &pdev->dev);
1141         if (of_id) {
1142                 devtype_data = of_id->data;
1143         } else if (platform_get_device_id(pdev)->driver_data) {
1144                 devtype_data = (struct flexcan_devtype_data *)
1145                         platform_get_device_id(pdev)->driver_data;
1146         } else {
1147                 return -ENODEV;
1148         }
1149
1150         dev = alloc_candev(sizeof(struct flexcan_priv), 1);
1151         if (!dev)
1152                 return -ENOMEM;
1153
1154         dev->netdev_ops = &flexcan_netdev_ops;
1155         dev->irq = irq;
1156         dev->flags |= IFF_ECHO;
1157
1158         priv = netdev_priv(dev);
1159         priv->can.clock.freq = clock_freq;
1160         priv->can.bittiming_const = &flexcan_bittiming_const;
1161         priv->can.do_set_mode = flexcan_set_mode;
1162         priv->can.do_get_berr_counter = flexcan_get_berr_counter;
1163         priv->can.ctrlmode_supported = CAN_CTRLMODE_LOOPBACK |
1164                 CAN_CTRLMODE_LISTENONLY | CAN_CTRLMODE_3_SAMPLES |
1165                 CAN_CTRLMODE_BERR_REPORTING;
1166         priv->base = base;
1167         priv->dev = dev;
1168         priv->clk_ipg = clk_ipg;
1169         priv->clk_per = clk_per;
1170         priv->pdata = dev_get_platdata(&pdev->dev);
1171         priv->devtype_data = devtype_data;
1172
1173         priv->reg_xceiver = devm_regulator_get(&pdev->dev, "xceiver");
1174         if (IS_ERR(priv->reg_xceiver))
1175                 priv->reg_xceiver = NULL;
1176
1177         netif_napi_add(dev, &priv->napi, flexcan_poll, FLEXCAN_NAPI_WEIGHT);
1178
1179         platform_set_drvdata(pdev, dev);
1180         SET_NETDEV_DEV(dev, &pdev->dev);
1181
1182         err = register_flexcandev(dev);
1183         if (err) {
1184                 dev_err(&pdev->dev, "registering netdev failed\n");
1185                 goto failed_register;
1186         }
1187
1188         devm_can_led_init(dev);
1189
1190         dev_info(&pdev->dev, "device registered (reg_base=%p, irq=%d)\n",
1191                  priv->base, dev->irq);
1192
1193         return 0;
1194
1195  failed_register:
1196         free_candev(dev);
1197         return err;
1198 }
1199
1200 static int flexcan_remove(struct platform_device *pdev)
1201 {
1202         struct net_device *dev = platform_get_drvdata(pdev);
1203         struct flexcan_priv *priv = netdev_priv(dev);
1204
1205         unregister_flexcandev(dev);
1206         netif_napi_del(&priv->napi);
1207         free_candev(dev);
1208
1209         return 0;
1210 }
1211
1212 static int __maybe_unused flexcan_suspend(struct device *device)
1213 {
1214         struct net_device *dev = dev_get_drvdata(device);
1215         struct flexcan_priv *priv = netdev_priv(dev);
1216         int err;
1217
1218         err = flexcan_chip_disable(priv);
1219         if (err)
1220                 return err;
1221
1222         if (netif_running(dev)) {
1223                 netif_stop_queue(dev);
1224                 netif_device_detach(dev);
1225         }
1226         priv->can.state = CAN_STATE_SLEEPING;
1227
1228         return 0;
1229 }
1230
1231 static int __maybe_unused flexcan_resume(struct device *device)
1232 {
1233         struct net_device *dev = dev_get_drvdata(device);
1234         struct flexcan_priv *priv = netdev_priv(dev);
1235
1236         priv->can.state = CAN_STATE_ERROR_ACTIVE;
1237         if (netif_running(dev)) {
1238                 netif_device_attach(dev);
1239                 netif_start_queue(dev);
1240         }
1241         return flexcan_chip_enable(priv);
1242 }
1243
1244 static SIMPLE_DEV_PM_OPS(flexcan_pm_ops, flexcan_suspend, flexcan_resume);
1245
1246 static struct platform_driver flexcan_driver = {
1247         .driver = {
1248                 .name = DRV_NAME,
1249                 .owner = THIS_MODULE,
1250                 .pm = &flexcan_pm_ops,
1251                 .of_match_table = flexcan_of_match,
1252         },
1253         .probe = flexcan_probe,
1254         .remove = flexcan_remove,
1255         .id_table = flexcan_id_table,
1256 };
1257
1258 module_platform_driver(flexcan_driver);
1259
1260 MODULE_AUTHOR("Sascha Hauer <kernel@pengutronix.de>, "
1261               "Marc Kleine-Budde <kernel@pengutronix.de>");
1262 MODULE_LICENSE("GPL v2");
1263 MODULE_DESCRIPTION("CAN port driver for flexcan based chip");