drivers/net/ethernet/marvell/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * Copyright (C) 2013 Michael Stapelberg <michael@stapelberg.de>
  24  *
  25  * This program is free software; you can redistribute it and/or
  26  * modify it under the terms of the GNU General Public License
  27  * as published by the Free Software Foundation; either version 2
  28  * of the License, or (at your option) any later version.
  29  *
  30  * This program is distributed in the hope that it will be useful,
  31  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  32  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  33  * GNU General Public License for more details.
  34  *
  35  * You should have received a copy of the GNU General Public License
  36  * along with this program; if not, see <http://www.gnu.org/licenses/>.
  37  */
  38
  39 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  40
  41 #include <linux/init.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/in.h>
  44 #include <linux/ip.h>
  45 #include <net/tso.h>
  46 #include <linux/tcp.h>
  47 #include <linux/udp.h>
  48 #include <linux/etherdevice.h>
  49 #include <linux/delay.h>
  50 #include <linux/ethtool.h>
  51 #include <linux/platform_device.h>
  52 #include <linux/module.h>
  53 #include <linux/kernel.h>
  54 #include <linux/spinlock.h>
  55 #include <linux/workqueue.h>
  56 #include <linux/phy.h>
  57 #include <linux/mv643xx_eth.h>
  58 #include <linux/io.h>
  59 #include <linux/interrupt.h>
  60 #include <linux/types.h>
  61 #include <linux/slab.h>
  62 #include <linux/clk.h>
  63 #include <linux/of.h>
  64 #include <linux/of_irq.h>
  65 #include <linux/of_net.h>
  66 #include <linux/of_mdio.h>
  67
  68 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  69 static char mv643xx_eth_driver_version[] = "1.4";
  70
  71
  72 /*
  73  * Registers shared between all ports.
  74  */
  75 #define PHY_ADDR                        0x0000
  76 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  77 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  78 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  79 #define WINDOW_BAR_ENABLE               0x0290
  80 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  81
  82 /*
  83  * Main per-port registers.  These live at offset 0x0400 for
  84  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  85  */
  86 #define PORT_CONFIG                     0x0000
  87 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  88 #define PORT_CONFIG_EXT                 0x0004
  89 #define MAC_ADDR_LOW                    0x0014
  90 #define MAC_ADDR_HIGH                   0x0018
  91 #define SDMA_CONFIG                     0x001c
  92 #define  TX_BURST_SIZE_16_64BIT         0x01000000
  93 #define  TX_BURST_SIZE_4_64BIT          0x00800000
  94 #define  BLM_TX_NO_SWAP                 0x00000020
  95 #define  BLM_RX_NO_SWAP                 0x00000010
  96 #define  RX_BURST_SIZE_16_64BIT         0x00000008
  97 #define  RX_BURST_SIZE_4_64BIT          0x00000004
  98 #define PORT_SERIAL_CONTROL             0x003c
  99 #define  SET_MII_SPEED_TO_100           0x01000000
 100 #define  SET_GMII_SPEED_TO_1000         0x00800000
 101 #define  SET_FULL_DUPLEX_MODE           0x00200000
 102 #define  MAX_RX_PACKET_9700BYTE         0x000a0000
 103 #define  DISABLE_AUTO_NEG_SPEED_GMII    0x00002000
 104 #define  DO_NOT_FORCE_LINK_FAIL         0x00000400
 105 #define  SERIAL_PORT_CONTROL_RESERVED   0x00000200
 106 #define  DISABLE_AUTO_NEG_FOR_FLOW_CTRL 0x00000008
 107 #define  DISABLE_AUTO_NEG_FOR_DUPLEX    0x00000004
 108 #define  FORCE_LINK_PASS                0x00000002
 109 #define  SERIAL_PORT_ENABLE             0x00000001
 110 #define PORT_STATUS                     0x0044
 111 #define  TX_FIFO_EMPTY                  0x00000400
 112 #define  TX_IN_PROGRESS                 0x00000080
 113 #define  PORT_SPEED_MASK                0x00000030
 114 #define  PORT_SPEED_1000                0x00000010
 115 #define  PORT_SPEED_100                 0x00000020
 116 #define  PORT_SPEED_10                  0x00000000
 117 #define  FLOW_CONTROL_ENABLED           0x00000008
 118 #define  FULL_DUPLEX                    0x00000004
 119 #define  LINK_UP                        0x00000002
 120 #define TXQ_COMMAND                     0x0048
 121 #define TXQ_FIX_PRIO_CONF               0x004c
 122 #define PORT_SERIAL_CONTROL1            0x004c
 123 #define  CLK125_BYPASS_EN               0x00000010
 124 #define TX_BW_RATE                      0x0050
 125 #define TX_BW_MTU                       0x0058
 126 #define TX_BW_BURST                     0x005c
 127 #define INT_CAUSE                       0x0060
 128 #define  INT_TX_END                     0x07f80000
 129 #define  INT_TX_END_0                   0x00080000
 130 #define  INT_RX                         0x000003fc
 131 #define  INT_RX_0                       0x00000004
 132 #define  INT_EXT                        0x00000002
 133 #define INT_CAUSE_EXT                   0x0064
 134 #define  INT_EXT_LINK_PHY               0x00110000
 135 #define  INT_EXT_TX                     0x000000ff
 136 #define INT_MASK                        0x0068
 137 #define INT_MASK_EXT                    0x006c
 138 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 139 #define RX_DISCARD_FRAME_CNT            0x0084
 140 #define RX_OVERRUN_FRAME_CNT            0x0088
 141 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 142 #define TX_BW_RATE_MOVED                0x00e0
 143 #define TX_BW_MTU_MOVED                 0x00e8
 144 #define TX_BW_BURST_MOVED               0x00ec
 145 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 146 #define RXQ_COMMAND                     0x0280
 147 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 148 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 149 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 150 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 151
 152 /*
 153  * Misc per-port registers.
 154  */
 155 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 156 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 157 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 158 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 159
 160
 161 /*
 162  * SDMA configuration register default value.
 163  */
 164 #if defined(__BIG_ENDIAN)
 165 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 166                 (RX_BURST_SIZE_4_64BIT  |       \
 167                  TX_BURST_SIZE_4_64BIT)
 168 #elif defined(__LITTLE_ENDIAN)
 169 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 170                 (RX_BURST_SIZE_4_64BIT  |       \
 171                  BLM_RX_NO_SWAP         |       \
 172                  BLM_TX_NO_SWAP         |       \
 173                  TX_BURST_SIZE_4_64BIT)
 174 #else
 175 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 176 #endif
 177
 178
 179 /*
 180  * Misc definitions.
 181  */
 182 #define DEFAULT_RX_QUEUE_SIZE   128
 183 #define DEFAULT_TX_QUEUE_SIZE   512
 184 #define SKB_DMA_REALIGN         ((PAGE_SIZE - NET_SKB_PAD) % SMP_CACHE_BYTES)
 185
 186 #define TSO_HEADER_SIZE         128
 187
 188 /* Max number of allowed TCP segments for software TSO */
 189 #define MV643XX_MAX_TSO_SEGS 100
 190 #define MV643XX_MAX_SKB_DESCS (MV643XX_MAX_TSO_SEGS * 2 + MAX_SKB_FRAGS)
 191
 192 #define IS_TSO_HEADER(txq, addr) \
 193         ((addr >= txq->tso_hdrs_dma) && \
 194          (addr < txq->tso_hdrs_dma + txq->tx_ring_size * TSO_HEADER_SIZE))
 195
 196 #define DESC_DMA_MAP_SINGLE 0
 197 #define DESC_DMA_MAP_PAGE 1
 198
 199 /*
 200  * RX/TX descriptors.
 201  */
 202 #if defined(__BIG_ENDIAN)
 203 struct rx_desc {
 204         u16 byte_cnt;           /* Descriptor buffer byte count         */
 205         u16 buf_size;           /* Buffer size                          */
 206         u32 cmd_sts;            /* Descriptor command status            */
 207         u32 next_desc_ptr;      /* Next descriptor pointer              */
 208         u32 buf_ptr;            /* Descriptor buffer pointer            */
 209 };
 210
 211 struct tx_desc {
 212         u16 byte_cnt;           /* buffer byte count                    */
 213         u16 l4i_chk;            /* CPU provided TCP checksum            */
 214         u32 cmd_sts;            /* Command/status field                 */
 215         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 216         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 217 };
 218 #elif defined(__LITTLE_ENDIAN)
 219 struct rx_desc {
 220         u32 cmd_sts;            /* Descriptor command status            */
 221         u16 buf_size;           /* Buffer size                          */
 222         u16 byte_cnt;           /* Descriptor buffer byte count         */
 223         u32 buf_ptr;            /* Descriptor buffer pointer            */
 224         u32 next_desc_ptr;      /* Next descriptor pointer              */
 225 };
 226
 227 struct tx_desc {
 228         u32 cmd_sts;            /* Command/status field                 */
 229         u16 l4i_chk;            /* CPU provided TCP checksum            */
 230         u16 byte_cnt;           /* buffer byte count                    */
 231         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 232         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 233 };
 234 #else
 235 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 236 #endif
 237
 238 /* RX & TX descriptor command */
 239 #define BUFFER_OWNED_BY_DMA             0x80000000
 240
 241 /* RX & TX descriptor status */
 242 #define ERROR_SUMMARY                   0x00000001
 243
 244 /* RX descriptor status */
 245 #define LAYER_4_CHECKSUM_OK             0x40000000
 246 #define RX_ENABLE_INTERRUPT             0x20000000
 247 #define RX_FIRST_DESC                   0x08000000
 248 #define RX_LAST_DESC                    0x04000000
 249 #define RX_IP_HDR_OK                    0x02000000
 250 #define RX_PKT_IS_IPV4                  0x01000000
 251 #define RX_PKT_IS_ETHERNETV2            0x00800000
 252 #define RX_PKT_LAYER4_TYPE_MASK         0x00600000
 253 #define RX_PKT_LAYER4_TYPE_TCP_IPV4     0x00000000
 254 #define RX_PKT_IS_VLAN_TAGGED           0x00080000
 255
 256 /* TX descriptor command */
 257 #define TX_ENABLE_INTERRUPT             0x00800000
 258 #define GEN_CRC                         0x00400000
 259 #define TX_FIRST_DESC                   0x00200000
 260 #define TX_LAST_DESC                    0x00100000
 261 #define ZERO_PADDING                    0x00080000
 262 #define GEN_IP_V4_CHECKSUM              0x00040000
 263 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 264 #define UDP_FRAME                       0x00010000
 265 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 266 #define GEN_TCP_UDP_CHK_FULL            0x00000400
 267 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 268
 269 #define TX_IHL_SHIFT                    11
 270
 271
 272 /* global *******************************************************************/
 273 struct mv643xx_eth_shared_private {
 274         /*
 275          * Ethernet controller base address.
 276          */
 277         void __iomem *base;
 278
 279         /*
 280          * Per-port MBUS window access register value.
 281          */
 282         u32 win_protect;
 283
 284         /*
 285          * Hardware-specific parameters.
 286          */
 287         int extended_rx_coal_limit;
 288         int tx_bw_control;
 289         int tx_csum_limit;
 290         struct clk *clk;
 291 };
 292
 293 #define TX_BW_CONTROL_ABSENT            0
 294 #define TX_BW_CONTROL_OLD_LAYOUT        1
 295 #define TX_BW_CONTROL_NEW_LAYOUT        2
 296
 297 static int mv643xx_eth_open(struct net_device *dev);
 298 static int mv643xx_eth_stop(struct net_device *dev);
 299
 300
 301 /* per-port *****************************************************************/
 302 struct mib_counters {
 303         u64 good_octets_received;
 304         u32 bad_octets_received;
 305         u32 internal_mac_transmit_err;
 306         u32 good_frames_received;
 307         u32 bad_frames_received;
 308         u32 broadcast_frames_received;
 309         u32 multicast_frames_received;
 310         u32 frames_64_octets;
 311         u32 frames_65_to_127_octets;
 312         u32 frames_128_to_255_octets;
 313         u32 frames_256_to_511_octets;
 314         u32 frames_512_to_1023_octets;
 315         u32 frames_1024_to_max_octets;
 316         u64 good_octets_sent;
 317         u32 good_frames_sent;
 318         u32 excessive_collision;
 319         u32 multicast_frames_sent;
 320         u32 broadcast_frames_sent;
 321         u32 unrec_mac_control_received;
 322         u32 fc_sent;
 323         u32 good_fc_received;
 324         u32 bad_fc_received;
 325         u32 undersize_received;
 326         u32 fragments_received;
 327         u32 oversize_received;
 328         u32 jabber_received;
 329         u32 mac_receive_error;
 330         u32 bad_crc_event;
 331         u32 collision;
 332         u32 late_collision;
 333         /* Non MIB hardware counters */
 334         u32 rx_discard;
 335         u32 rx_overrun;
 336 };
 337
 338 struct rx_queue {
 339         int index;
 340
 341         int rx_ring_size;
 342
 343         int rx_desc_count;
 344         int rx_curr_desc;
 345         int rx_used_desc;
 346
 347         struct rx_desc *rx_desc_area;
 348         dma_addr_t rx_desc_dma;
 349         int rx_desc_area_size;
 350         struct sk_buff **rx_skb;
 351 };
 352
 353 struct tx_queue {
 354         int index;
 355
 356         int tx_ring_size;
 357
 358         int tx_desc_count;
 359         int tx_curr_desc;
 360         int tx_used_desc;
 361
 362         int tx_stop_threshold;
 363         int tx_wake_threshold;
 364
 365         char *tso_hdrs;
 366         dma_addr_t tso_hdrs_dma;
 367
 368         struct tx_desc *tx_desc_area;
 369         char *tx_desc_mapping; /* array to track the type of the dma mapping */
 370         dma_addr_t tx_desc_dma;
 371         int tx_desc_area_size;
 372
 373         struct sk_buff_head tx_skb;
 374
 375         unsigned long tx_packets;
 376         unsigned long tx_bytes;
 377         unsigned long tx_dropped;
 378 };
 379
 380 struct mv643xx_eth_private {
 381         struct mv643xx_eth_shared_private *shared;
 382         void __iomem *base;
 383         int port_num;
 384
 385         struct net_device *dev;
 386
 387         struct timer_list mib_counters_timer;
 388         spinlock_t mib_counters_lock;
 389         struct mib_counters mib_counters;
 390
 391         struct work_struct tx_timeout_task;
 392
 393         struct napi_struct napi;
 394         u32 int_mask;
 395         u8 oom;
 396         u8 work_link;
 397         u8 work_tx;
 398         u8 work_tx_end;
 399         u8 work_rx;
 400         u8 work_rx_refill;
 401
 402         int skb_size;
 403
 404         /*
 405          * RX state.
 406          */
 407         int rx_ring_size;
 408         unsigned long rx_desc_sram_addr;
 409         int rx_desc_sram_size;
 410         int rxq_count;
 411         struct timer_list rx_oom;
 412         struct rx_queue rxq[8];
 413
 414         /*
 415          * TX state.
 416          */
 417         int tx_ring_size;
 418         unsigned long tx_desc_sram_addr;
 419         int tx_desc_sram_size;
 420         int txq_count;
 421         struct tx_queue txq[8];
 422
 423         /*
 424          * Hardware-specific parameters.
 425          */
 426         struct clk *clk;
 427         unsigned int t_clk;
 428 };
 429
 430
 431 /* port register accessors **************************************************/
 432 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 433 {
 434         return readl(mp->shared->base + offset);
 435 }
 436
 437 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 438 {
 439         return readl(mp->base + offset);
 440 }
 441
 442 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 443 {
 444         writel(data, mp->shared->base + offset);
 445 }
 446
 447 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 448 {
 449         writel(data, mp->base + offset);
 450 }
 451
 452
 453 /* rxq/txq helper functions *************************************************/
 454 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 455 {
 456         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 457 }
 458
 459 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 460 {
 461         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 462 }
 463
 464 static void rxq_enable(struct rx_queue *rxq)
 465 {
 466         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 467         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 468 }
 469
 470 static void rxq_disable(struct rx_queue *rxq)
 471 {
 472         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 473         u8 mask = 1 << rxq->index;
 474
 475         wrlp(mp, RXQ_COMMAND, mask << 8);
 476         while (rdlp(mp, RXQ_COMMAND) & mask)
 477                 udelay(10);
 478 }
 479
 480 static void txq_reset_hw_ptr(struct tx_queue *txq)
 481 {
 482         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 483         u32 addr;
 484
 485         addr = (u32)txq->tx_desc_dma;
 486         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 487         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 488 }
 489
 490 static void txq_enable(struct tx_queue *txq)
 491 {
 492         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 493         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 494 }
 495
 496 static void txq_disable(struct tx_queue *txq)
 497 {
 498         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 499         u8 mask = 1 << txq->index;
 500
 501         wrlp(mp, TXQ_COMMAND, mask << 8);
 502         while (rdlp(mp, TXQ_COMMAND) & mask)
 503                 udelay(10);
 504 }
 505
 506 static void txq_maybe_wake(struct tx_queue *txq)
 507 {
 508         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 509         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 510
 511         if (netif_tx_queue_stopped(nq)) {
 512                 __netif_tx_lock(nq, smp_processor_id());
 513                 if (txq->tx_desc_count <= txq->tx_wake_threshold)
 514                         netif_tx_wake_queue(nq);
 515                 __netif_tx_unlock(nq);
 516         }
 517 }
 518
 519 static int rxq_process(struct rx_queue *rxq, int budget)
 520 {
 521         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 522         struct net_device_stats *stats = &mp->dev->stats;
 523         int rx;
 524
 525         rx = 0;
 526         while (rx < budget && rxq->rx_desc_count) {
 527                 struct rx_desc *rx_desc;
 528                 unsigned int cmd_sts;
 529                 struct sk_buff *skb;
 530                 u16 byte_cnt;
 531
 532                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 533
 534                 cmd_sts = rx_desc->cmd_sts;
 535                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 536                         break;
 537                 rmb();
 538
 539                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 540                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 541
 542                 rxq->rx_curr_desc++;
 543                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 544                         rxq->rx_curr_desc = 0;
 545
 546                 dma_unmap_single(mp->dev->dev.parent, rx_desc->buf_ptr,
 547                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 548                 rxq->rx_desc_count--;
 549                 rx++;
 550
 551                 mp->work_rx_refill |= 1 << rxq->index;
 552
 553                 byte_cnt = rx_desc->byte_cnt;
 554
 555                 /*
 556                  * Update statistics.
 557                  *
 558                  * Note that the descriptor byte count includes 2 dummy
 559                  * bytes automatically inserted by the hardware at the
 560                  * start of the packet (which we don't count), and a 4
 561                  * byte CRC at the end of the packet (which we do count).
 562                  */
 563                 stats->rx_packets++;
 564                 stats->rx_bytes += byte_cnt - 2;
 565
 566                 /*
 567                  * In case we received a packet without first / last bits
 568                  * on, or the error summary bit is set, the packet needs
 569                  * to be dropped.
 570                  */
 571                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 572                         != (RX_FIRST_DESC | RX_LAST_DESC))
 573                         goto err;
 574
 575                 /*
 576                  * The -4 is for the CRC in the trailer of the
 577                  * received packet
 578                  */
 579                 skb_put(skb, byte_cnt - 2 - 4);
 580
 581                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 582                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 583                 skb->protocol = eth_type_trans(skb, mp->dev);
 584
 585                 napi_gro_receive(&mp->napi, skb);
 586
 587                 continue;
 588
 589 err:
 590                 stats->rx_dropped++;
 591
 592                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 593                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 594                         if (net_ratelimit())
 595                                 netdev_err(mp->dev,
 596                                            "received packet spanning multiple descriptors\n");
 597                 }
 598
 599                 if (cmd_sts & ERROR_SUMMARY)
 600                         stats->rx_errors++;
 601
 602                 dev_kfree_skb(skb);
 603         }
 604
 605         if (rx < budget)
 606                 mp->work_rx &= ~(1 << rxq->index);
 607
 608         return rx;
 609 }
 610
 611 static int rxq_refill(struct rx_queue *rxq, int budget)
 612 {
 613         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 614         int refilled;
 615
 616         refilled = 0;
 617         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 618                 struct sk_buff *skb;
 619                 int rx;
 620                 struct rx_desc *rx_desc;
 621                 int size;
 622
 623                 skb = netdev_alloc_skb(mp->dev, mp->skb_size);
 624
 625                 if (skb == NULL) {
 626                         mp->oom = 1;
 627                         goto oom;
 628                 }
 629
 630                 if (SKB_DMA_REALIGN)
 631                         skb_reserve(skb, SKB_DMA_REALIGN);
 632
 633                 refilled++;
 634                 rxq->rx_desc_count++;
 635
 636                 rx = rxq->rx_used_desc++;
 637                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 638                         rxq->rx_used_desc = 0;
 639
 640                 rx_desc = rxq->rx_desc_area + rx;
 641
 642                 size = skb_end_pointer(skb) - skb->data;
 643                 rx_desc->buf_ptr = dma_map_single(mp->dev->dev.parent,
 644                                                   skb->data, size,
 645                                                   DMA_FROM_DEVICE);
 646                 rx_desc->buf_size = size;
 647                 rxq->rx_skb[rx] = skb;
 648                 wmb();
 649                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 650                 wmb();
 651
 652                 /*
 653                  * The hardware automatically prepends 2 bytes of
 654                  * dummy data to each received packet, so that the
 655                  * IP header ends up 16-byte aligned.
 656                  */
 657                 skb_reserve(skb, 2);
 658         }
 659
 660         if (refilled < budget)
 661                 mp->work_rx_refill &= ~(1 << rxq->index);
 662
 663 oom:
 664         return refilled;
 665 }
 666
 667
 668 /* tx ***********************************************************************/
 669 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 670 {
 671         int frag;
 672
 673         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 674                 const skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 675
 676                 if (skb_frag_size(fragp) <= 8 && fragp->page_offset & 7)
 677                         return 1;
 678         }
 679
 680         return 0;
 681 }
 682
 683 static inline __be16 sum16_as_be(__sum16 sum)
 684 {
 685         return (__force __be16)sum;
 686 }
 687
 688 static int skb_tx_csum(struct mv643xx_eth_private *mp, struct sk_buff *skb,
 689                        u16 *l4i_chk, u32 *command, int length)
 690 {
 691         int ret;
 692         u32 cmd = 0;
 693
 694         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 695                 int hdr_len;
 696                 int tag_bytes;
 697
 698                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 699                        skb->protocol != htons(ETH_P_8021Q));
 700
 701                 hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 702                 tag_bytes = hdr_len - ETH_HLEN;
 703
 704                 if (length - hdr_len > mp->shared->tx_csum_limit ||
 705                     unlikely(tag_bytes & ~12)) {
 706                         ret = skb_checksum_help(skb);
 707                         if (!ret)
 708                                 goto no_csum;
 709                         return ret;
 710                 }
 711
 712                 if (tag_bytes & 4)
 713                         cmd |= MAC_HDR_EXTRA_4_BYTES;
 714                 if (tag_bytes & 8)
 715                         cmd |= MAC_HDR_EXTRA_8_BYTES;
 716
 717                 cmd |= GEN_TCP_UDP_CHECKSUM | GEN_TCP_UDP_CHK_FULL |
 718                            GEN_IP_V4_CHECKSUM   |
 719                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 720
 721                 /* TODO: Revisit this. With the usage of GEN_TCP_UDP_CHK_FULL
 722                  * it seems we don't need to pass the initial checksum. */
 723                 switch (ip_hdr(skb)->protocol) {
 724                 case IPPROTO_UDP:
 725                         cmd |= UDP_FRAME;
 726                         *l4i_chk = 0;
 727                         break;
 728                 case IPPROTO_TCP:
 729                         *l4i_chk = 0;
 730                         break;
 731                 default:
 732                         WARN(1, "protocol not supported");
 733                 }
 734         } else {
 735 no_csum:
 736                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 737                 cmd |= 5 << TX_IHL_SHIFT;
 738         }
 739         *command = cmd;
 740         return 0;
 741 }
 742
 743 static inline int
 744 txq_put_data_tso(struct net_device *dev, struct tx_queue *txq,
 745                  struct sk_buff *skb, char *data, int length,
 746                  bool last_tcp, bool is_last)
 747 {
 748         int tx_index;
 749         u32 cmd_sts;
 750         struct tx_desc *desc;
 751
 752         tx_index = txq->tx_curr_desc++;
 753         if (txq->tx_curr_desc == txq->tx_ring_size)
 754                 txq->tx_curr_desc = 0;
 755         desc = &txq->tx_desc_area[tx_index];
 756         txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_SINGLE;
 757
 758         desc->l4i_chk = 0;
 759         desc->byte_cnt = length;
 760
 761         if (length <= 8 && (uintptr_t)data & 0x7) {
 762                 /* Copy unaligned small data fragment to TSO header data area */
 763                 memcpy(txq->tso_hdrs + tx_index * TSO_HEADER_SIZE,
 764                        data, length);
 765                 desc->buf_ptr = txq->tso_hdrs_dma
 766                         + tx_index * TSO_HEADER_SIZE;
 767         } else {
 768                 /* Alignment is okay, map buffer and hand off to hardware */
 769                 txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_SINGLE;
 770                 desc->buf_ptr = dma_map_single(dev->dev.parent, data,
 771                         length, DMA_TO_DEVICE);
 772                 if (unlikely(dma_mapping_error(dev->dev.parent,
 773                                                desc->buf_ptr))) {
 774                         WARN(1, "dma_map_single failed!\n");
 775                         return -ENOMEM;
 776                 }
 777         }
 778
 779         cmd_sts = BUFFER_OWNED_BY_DMA;
 780         if (last_tcp) {
 781                 /* last descriptor in the TCP packet */
 782                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC;
 783                 /* last descriptor in SKB */
 784                 if (is_last)
 785                         cmd_sts |= TX_ENABLE_INTERRUPT;
 786         }
 787         desc->cmd_sts = cmd_sts;
 788         return 0;
 789 }
 790
 791 static inline void
 792 txq_put_hdr_tso(struct sk_buff *skb, struct tx_queue *txq, int length,
 793                 u32 *first_cmd_sts, bool first_desc)
 794 {
 795         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 796         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 797         int tx_index;
 798         struct tx_desc *desc;
 799         int ret;
 800         u32 cmd_csum = 0;
 801         u16 l4i_chk = 0;
 802         u32 cmd_sts;
 803
 804         tx_index = txq->tx_curr_desc;
 805         desc = &txq->tx_desc_area[tx_index];
 806
 807         ret = skb_tx_csum(mp, skb, &l4i_chk, &cmd_csum, length);
 808         if (ret)
 809                 WARN(1, "failed to prepare checksum!");
 810
 811         /* Should we set this? Can't use the value from skb_tx_csum()
 812          * as it's not the correct initial L4 checksum to use. */
 813         desc->l4i_chk = 0;
 814
 815         desc->byte_cnt = hdr_len;
 816         desc->buf_ptr = txq->tso_hdrs_dma +
 817                         txq->tx_curr_desc * TSO_HEADER_SIZE;
 818         cmd_sts = cmd_csum | BUFFER_OWNED_BY_DMA  | TX_FIRST_DESC |
 819                                    GEN_CRC;
 820
 821         /* Defer updating the first command descriptor until all
 822          * following descriptors have been written.
 823          */
 824         if (first_desc)
 825                 *first_cmd_sts = cmd_sts;
 826         else
 827                 desc->cmd_sts = cmd_sts;
 828
 829         txq->tx_curr_desc++;
 830         if (txq->tx_curr_desc == txq->tx_ring_size)
 831                 txq->tx_curr_desc = 0;
 832 }
 833
 834 static int txq_submit_tso(struct tx_queue *txq, struct sk_buff *skb,
 835                           struct net_device *dev)
 836 {
 837         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 838         int total_len, data_left, ret;
 839         int desc_count = 0;
 840         struct tso_t tso;
 841         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 842         struct tx_desc *first_tx_desc;
 843         u32 first_cmd_sts = 0;
 844
 845         /* Count needed descriptors */
 846         if ((txq->tx_desc_count + tso_count_descs(skb)) >= txq->tx_ring_size) {
 847                 netdev_dbg(dev, "not enough descriptors for TSO!\n");
 848                 return -EBUSY;
 849         }
 850
 851         first_tx_desc = &txq->tx_desc_area[txq->tx_curr_desc];
 852
 853         /* Initialize the TSO handler, and prepare the first payload */
 854         tso_start(skb, &tso);
 855
 856         total_len = skb->len - hdr_len;
 857         while (total_len > 0) {
 858                 bool first_desc = (desc_count == 0);
 859                 char *hdr;
 860
 861                 data_left = min_t(int, skb_shinfo(skb)->gso_size, total_len);
 862                 total_len -= data_left;
 863                 desc_count++;
 864
 865                 /* prepare packet headers: MAC + IP + TCP */
 866                 hdr = txq->tso_hdrs + txq->tx_curr_desc * TSO_HEADER_SIZE;
 867                 tso_build_hdr(skb, hdr, &tso, data_left, total_len == 0);
 868                 txq_put_hdr_tso(skb, txq, data_left, &first_cmd_sts,
 869                                 first_desc);
 870
 871                 while (data_left > 0) {
 872                         int size;
 873                         desc_count++;
 874
 875                         size = min_t(int, tso.size, data_left);
 876                         ret = txq_put_data_tso(dev, txq, skb, tso.data, size,
 877                                                size == data_left,
 878                                                total_len == 0);
 879                         if (ret)
 880                                 goto err_release;
 881                         data_left -= size;
 882                         tso_build_data(skb, &tso, size);
 883                 }
 884         }
 885
 886         __skb_queue_tail(&txq->tx_skb, skb);
 887         skb_tx_timestamp(skb);
 888
 889         /* ensure all other descriptors are written before first cmd_sts */
 890         wmb();
 891         first_tx_desc->cmd_sts = first_cmd_sts;
 892
 893         /* clear TX_END status */
 894         mp->work_tx_end &= ~(1 << txq->index);
 895
 896         /* ensure all descriptors are written before poking hardware */
 897         wmb();
 898         txq_enable(txq);
 899         txq->tx_desc_count += desc_count;
 900         return 0;
 901 err_release:
 902         /* TODO: Release all used data descriptors; header descriptors must not
 903          * be DMA-unmapped.
 904          */
 905         return ret;
 906 }
 907
 908 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 909 {
 910         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 911         int nr_frags = skb_shinfo(skb)->nr_frags;
 912         int frag;
 913
 914         for (frag = 0; frag < nr_frags; frag++) {
 915                 skb_frag_t *this_frag;
 916                 int tx_index;
 917                 struct tx_desc *desc;
 918
 919                 this_frag = &skb_shinfo(skb)->frags[frag];
 920                 tx_index = txq->tx_curr_desc++;
 921                 if (txq->tx_curr_desc == txq->tx_ring_size)
 922                         txq->tx_curr_desc = 0;
 923                 desc = &txq->tx_desc_area[tx_index];
 924                 txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_PAGE;
 925
 926                 /*
 927                  * The last fragment will generate an interrupt
 928                  * which will free the skb on TX completion.
 929                  */
 930                 if (frag == nr_frags - 1) {
 931                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 932                                         ZERO_PADDING | TX_LAST_DESC |
 933                                         TX_ENABLE_INTERRUPT;
 934                 } else {
 935                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 936                 }
 937
 938                 desc->l4i_chk = 0;
 939                 desc->byte_cnt = skb_frag_size(this_frag);
 940                 desc->buf_ptr = skb_frag_dma_map(mp->dev->dev.parent,
 941                                                  this_frag, 0, desc->byte_cnt,
 942                                                  DMA_TO_DEVICE);
 943         }
 944 }
 945
 946 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb,
 947                           struct net_device *dev)
 948 {
 949         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 950         int nr_frags = skb_shinfo(skb)->nr_frags;
 951         int tx_index;
 952         struct tx_desc *desc;
 953         u32 cmd_sts;
 954         u16 l4i_chk;
 955         int length, ret;
 956
 957         cmd_sts = 0;
 958         l4i_chk = 0;
 959
 960         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 961                 if (net_ratelimit())
 962                         netdev_err(dev, "tx queue full?!\n");
 963                 return -EBUSY;
 964         }
 965
 966         ret = skb_tx_csum(mp, skb, &l4i_chk, &cmd_sts, skb->len);
 967         if (ret)
 968                 return ret;
 969         cmd_sts |= TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 970
 971         tx_index = txq->tx_curr_desc++;
 972         if (txq->tx_curr_desc == txq->tx_ring_size)
 973                 txq->tx_curr_desc = 0;
 974         desc = &txq->tx_desc_area[tx_index];
 975         txq->tx_desc_mapping[tx_index] = DESC_DMA_MAP_SINGLE;
 976
 977         if (nr_frags) {
 978                 txq_submit_frag_skb(txq, skb);
 979                 length = skb_headlen(skb);
 980         } else {
 981                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 982                 length = skb->len;
 983         }
 984
 985         desc->l4i_chk = l4i_chk;
 986         desc->byte_cnt = length;
 987         desc->buf_ptr = dma_map_single(mp->dev->dev.parent, skb->data,
 988                                        length, DMA_TO_DEVICE);
 989
 990         __skb_queue_tail(&txq->tx_skb, skb);
 991
 992         skb_tx_timestamp(skb);
 993
 994         /* ensure all other descriptors are written before first cmd_sts */
 995         wmb();
 996         desc->cmd_sts = cmd_sts;
 997
 998         /* clear TX_END status */
 999         mp->work_tx_end &= ~(1 << txq->index);
1000
1001         /* ensure all descriptors are written before poking hardware */
1002         wmb();
1003         txq_enable(txq);
1004
1005         txq->tx_desc_count += nr_frags + 1;
1006
1007         return 0;
1008 }
1009
1010 static netdev_tx_t mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
1011 {
1012         struct mv643xx_eth_private *mp = netdev_priv(dev);
1013         int length, queue, ret;
1014         struct tx_queue *txq;
1015         struct netdev_queue *nq;
1016
1017         queue = skb_get_queue_mapping(skb);
1018         txq = mp->txq + queue;
1019         nq = netdev_get_tx_queue(dev, queue);
1020
1021         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
1022                 netdev_printk(KERN_DEBUG, dev,
1023                               "failed to linearize skb with tiny unaligned fragment\n");
1024                 return NETDEV_TX_BUSY;
1025         }
1026
1027         length = skb->len;
1028
1029         if (skb_is_gso(skb))
1030                 ret = txq_submit_tso(txq, skb, dev);
1031         else
1032                 ret = txq_submit_skb(txq, skb, dev);
1033         if (!ret) {
1034                 txq->tx_bytes += length;
1035                 txq->tx_packets++;
1036
1037                 if (txq->tx_desc_count >= txq->tx_stop_threshold)
1038                         netif_tx_stop_queue(nq);
1039         } else {
1040                 txq->tx_dropped++;
1041                 dev_kfree_skb_any(skb);
1042         }
1043
1044         return NETDEV_TX_OK;
1045 }
1046
1047
1048 /* tx napi ******************************************************************/
1049 static void txq_kick(struct tx_queue *txq)
1050 {
1051         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1052         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
1053         u32 hw_desc_ptr;
1054         u32 expected_ptr;
1055
1056         __netif_tx_lock(nq, smp_processor_id());
1057
1058         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
1059                 goto out;
1060
1061         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
1062         expected_ptr = (u32)txq->tx_desc_dma +
1063                                 txq->tx_curr_desc * sizeof(struct tx_desc);
1064
1065         if (hw_desc_ptr != expected_ptr)
1066                 txq_enable(txq);
1067
1068 out:
1069         __netif_tx_unlock(nq);
1070
1071         mp->work_tx_end &= ~(1 << txq->index);
1072 }
1073
1074 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
1075 {
1076         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1077         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
1078         int reclaimed;
1079
1080         __netif_tx_lock_bh(nq);
1081
1082         reclaimed = 0;
1083         while (reclaimed < budget && txq->tx_desc_count > 0) {
1084                 int tx_index;
1085                 struct tx_desc *desc;
1086                 u32 cmd_sts;
1087                 char desc_dma_map;
1088
1089                 tx_index = txq->tx_used_desc;
1090                 desc = &txq->tx_desc_area[tx_index];
1091                 desc_dma_map = txq->tx_desc_mapping[tx_index];
1092
1093                 cmd_sts = desc->cmd_sts;
1094
1095                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
1096                         if (!force)
1097                                 break;
1098                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
1099                 }
1100
1101                 txq->tx_used_desc = tx_index + 1;
1102                 if (txq->tx_used_desc == txq->tx_ring_size)
1103                         txq->tx_used_desc = 0;
1104
1105                 reclaimed++;
1106                 txq->tx_desc_count--;
1107
1108                 if (!IS_TSO_HEADER(txq, desc->buf_ptr)) {
1109
1110                         if (desc_dma_map == DESC_DMA_MAP_PAGE)
1111                                 dma_unmap_page(mp->dev->dev.parent,
1112                                                desc->buf_ptr,
1113                                                desc->byte_cnt,
1114                                                DMA_TO_DEVICE);
1115                         else
1116                                 dma_unmap_single(mp->dev->dev.parent,
1117                                                  desc->buf_ptr,
1118                                                  desc->byte_cnt,
1119                                                  DMA_TO_DEVICE);
1120                 }
1121
1122                 if (cmd_sts & TX_ENABLE_INTERRUPT) {
1123                         struct sk_buff *skb = __skb_dequeue(&txq->tx_skb);
1124
1125                         if (!WARN_ON(!skb))
1126                                 dev_kfree_skb(skb);
1127                 }
1128
1129                 if (cmd_sts & ERROR_SUMMARY) {
1130                         netdev_info(mp->dev, "tx error\n");
1131                         mp->dev->stats.tx_errors++;
1132                 }
1133
1134         }
1135
1136         __netif_tx_unlock_bh(nq);
1137
1138         if (reclaimed < budget)
1139                 mp->work_tx &= ~(1 << txq->index);
1140
1141         return reclaimed;
1142 }
1143
1144
1145 /* tx rate control **********************************************************/
1146 /*
1147  * Set total maximum TX rate (shared by all TX queues for this port)
1148  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
1149  */
1150 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
1151 {
1152         int token_rate;
1153         int mtu;
1154         int bucket_size;
1155
1156         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
1157         if (token_rate > 1023)
1158                 token_rate = 1023;
1159
1160         mtu = (mp->dev->mtu + 255) >> 8;
1161         if (mtu > 63)
1162                 mtu = 63;
1163
1164         bucket_size = (burst + 255) >> 8;
1165         if (bucket_size > 65535)
1166                 bucket_size = 65535;
1167
1168         switch (mp->shared->tx_bw_control) {
1169         case TX_BW_CONTROL_OLD_LAYOUT:
1170                 wrlp(mp, TX_BW_RATE, token_rate);
1171                 wrlp(mp, TX_BW_MTU, mtu);
1172                 wrlp(mp, TX_BW_BURST, bucket_size);
1173                 break;
1174         case TX_BW_CONTROL_NEW_LAYOUT:
1175                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
1176                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
1177                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
1178                 break;
1179         }
1180 }
1181
1182 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
1183 {
1184         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1185         int token_rate;
1186         int bucket_size;
1187
1188         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
1189         if (token_rate > 1023)
1190                 token_rate = 1023;
1191
1192         bucket_size = (burst + 255) >> 8;
1193         if (bucket_size > 65535)
1194                 bucket_size = 65535;
1195
1196         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
1197         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
1198 }
1199
1200 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
1201 {
1202         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1203         int off;
1204         u32 val;
1205
1206         /*
1207          * Turn on fixed priority mode.
1208          */
1209         off = 0;
1210         switch (mp->shared->tx_bw_control) {
1211         case TX_BW_CONTROL_OLD_LAYOUT:
1212                 off = TXQ_FIX_PRIO_CONF;
1213                 break;
1214         case TX_BW_CONTROL_NEW_LAYOUT:
1215                 off = TXQ_FIX_PRIO_CONF_MOVED;
1216                 break;
1217         }
1218
1219         if (off) {
1220                 val = rdlp(mp, off);
1221                 val |= 1 << txq->index;
1222                 wrlp(mp, off, val);
1223         }
1224 }
1225
1226
1227 /* mii management interface *************************************************/
1228 static void mv643xx_eth_adjust_link(struct net_device *dev)
1229 {
1230         struct mv643xx_eth_private *mp = netdev_priv(dev);
1231         u32 pscr = rdlp(mp, PORT_SERIAL_CONTROL);
1232         u32 autoneg_disable = FORCE_LINK_PASS |
1233                      DISABLE_AUTO_NEG_SPEED_GMII |
1234                      DISABLE_AUTO_NEG_FOR_FLOW_CTRL |
1235                      DISABLE_AUTO_NEG_FOR_DUPLEX;
1236
1237         if (dev->phydev->autoneg == AUTONEG_ENABLE) {
1238                 /* enable auto negotiation */
1239                 pscr &= ~autoneg_disable;
1240                 goto out_write;
1241         }
1242
1243         pscr |= autoneg_disable;
1244
1245         if (dev->phydev->speed == SPEED_1000) {
1246                 /* force gigabit, half duplex not supported */
1247                 pscr |= SET_GMII_SPEED_TO_1000;
1248                 pscr |= SET_FULL_DUPLEX_MODE;
1249                 goto out_write;
1250         }
1251
1252         pscr &= ~SET_GMII_SPEED_TO_1000;
1253
1254         if (dev->phydev->speed == SPEED_100)
1255                 pscr |= SET_MII_SPEED_TO_100;
1256         else
1257                 pscr &= ~SET_MII_SPEED_TO_100;
1258
1259         if (dev->phydev->duplex == DUPLEX_FULL)
1260                 pscr |= SET_FULL_DUPLEX_MODE;
1261         else
1262                 pscr &= ~SET_FULL_DUPLEX_MODE;
1263
1264 out_write:
1265         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
1266 }
1267
1268 /* statistics ***************************************************************/
1269 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1270 {
1271         struct mv643xx_eth_private *mp = netdev_priv(dev);
1272         struct net_device_stats *stats = &dev->stats;
1273         unsigned long tx_packets = 0;
1274         unsigned long tx_bytes = 0;
1275         unsigned long tx_dropped = 0;
1276         int i;
1277
1278         for (i = 0; i < mp->txq_count; i++) {
1279                 struct tx_queue *txq = mp->txq + i;
1280
1281                 tx_packets += txq->tx_packets;
1282                 tx_bytes += txq->tx_bytes;
1283                 tx_dropped += txq->tx_dropped;
1284         }
1285
1286         stats->tx_packets = tx_packets;
1287         stats->tx_bytes = tx_bytes;
1288         stats->tx_dropped = tx_dropped;
1289
1290         return stats;
1291 }
1292
1293 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1294 {
1295         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1296 }
1297
1298 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1299 {
1300         int i;
1301
1302         for (i = 0; i < 0x80; i += 4)
1303                 mib_read(mp, i);
1304
1305         /* Clear non MIB hw counters also */
1306         rdlp(mp, RX_DISCARD_FRAME_CNT);
1307         rdlp(mp, RX_OVERRUN_FRAME_CNT);
1308 }
1309
1310 static void mib_counters_update(struct mv643xx_eth_private *mp)
1311 {
1312         struct mib_counters *p = &mp->mib_counters;
1313
1314         spin_lock_bh(&mp->mib_counters_lock);
1315         p->good_octets_received += mib_read(mp, 0x00);
1316         p->bad_octets_received += mib_read(mp, 0x08);
1317         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1318         p->good_frames_received += mib_read(mp, 0x10);
1319         p->bad_frames_received += mib_read(mp, 0x14);
1320         p->broadcast_frames_received += mib_read(mp, 0x18);
1321         p->multicast_frames_received += mib_read(mp, 0x1c);
1322         p->frames_64_octets += mib_read(mp, 0x20);
1323         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1324         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1325         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1326         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1327         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1328         p->good_octets_sent += mib_read(mp, 0x38);
1329         p->good_frames_sent += mib_read(mp, 0x40);
1330         p->excessive_collision += mib_read(mp, 0x44);
1331         p->multicast_frames_sent += mib_read(mp, 0x48);
1332         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1333         p->unrec_mac_control_received += mib_read(mp, 0x50);
1334         p->fc_sent += mib_read(mp, 0x54);
1335         p->good_fc_received += mib_read(mp, 0x58);
1336         p->bad_fc_received += mib_read(mp, 0x5c);
1337         p->undersize_received += mib_read(mp, 0x60);
1338         p->fragments_received += mib_read(mp, 0x64);
1339         p->oversize_received += mib_read(mp, 0x68);
1340         p->jabber_received += mib_read(mp, 0x6c);
1341         p->mac_receive_error += mib_read(mp, 0x70);
1342         p->bad_crc_event += mib_read(mp, 0x74);
1343         p->collision += mib_read(mp, 0x78);
1344         p->late_collision += mib_read(mp, 0x7c);
1345         /* Non MIB hardware counters */
1346         p->rx_discard += rdlp(mp, RX_DISCARD_FRAME_CNT);
1347         p->rx_overrun += rdlp(mp, RX_OVERRUN_FRAME_CNT);
1348         spin_unlock_bh(&mp->mib_counters_lock);
1349 }
1350
1351 static void mib_counters_timer_wrapper(unsigned long _mp)
1352 {
1353         struct mv643xx_eth_private *mp = (void *)_mp;
1354         mib_counters_update(mp);
1355         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1356 }
1357
1358
1359 /* interrupt coalescing *****************************************************/
1360 /*
1361  * Hardware coalescing parameters are set in units of 64 t_clk
1362  * cycles.  I.e.:
1363  *
1364  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1365  *
1366  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1367  *
1368  * In the ->set*() methods, we round the computed register value
1369  * to the nearest integer.
1370  */
1371 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1372 {
1373         u32 val = rdlp(mp, SDMA_CONFIG);
1374         u64 temp;
1375
1376         if (mp->shared->extended_rx_coal_limit)
1377                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1378         else
1379                 temp = (val & 0x003fff00) >> 8;
1380
1381         temp *= 64000000;
1382         temp += mp->t_clk / 2;
1383         do_div(temp, mp->t_clk);
1384
1385         return (unsigned int)temp;
1386 }
1387
1388 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1389 {
1390         u64 temp;
1391         u32 val;
1392
1393         temp = (u64)usec * mp->t_clk;
1394         temp += 31999999;
1395         do_div(temp, 64000000);
1396
1397         val = rdlp(mp, SDMA_CONFIG);
1398         if (mp->shared->extended_rx_coal_limit) {
1399                 if (temp > 0xffff)
1400                         temp = 0xffff;
1401                 val &= ~0x023fff80;
1402                 val |= (temp & 0x8000) << 10;
1403                 val |= (temp & 0x7fff) << 7;
1404         } else {
1405                 if (temp > 0x3fff)
1406                         temp = 0x3fff;
1407                 val &= ~0x003fff00;
1408                 val |= (temp & 0x3fff) << 8;
1409         }
1410         wrlp(mp, SDMA_CONFIG, val);
1411 }
1412
1413 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1414 {
1415         u64 temp;
1416
1417         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1418         temp *= 64000000;
1419         temp += mp->t_clk / 2;
1420         do_div(temp, mp->t_clk);
1421
1422         return (unsigned int)temp;
1423 }
1424
1425 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1426 {
1427         u64 temp;
1428
1429         temp = (u64)usec * mp->t_clk;
1430         temp += 31999999;
1431         do_div(temp, 64000000);
1432
1433         if (temp > 0x3fff)
1434                 temp = 0x3fff;
1435
1436         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1437 }
1438
1439
1440 /* ethtool ******************************************************************/
1441 struct mv643xx_eth_stats {
1442         char stat_string[ETH_GSTRING_LEN];
1443         int sizeof_stat;
1444         int netdev_off;
1445         int mp_off;
1446 };
1447
1448 #define SSTAT(m)                                                \
1449         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1450           offsetof(struct net_device, stats.m), -1 }
1451
1452 #define MIBSTAT(m)                                              \
1453         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1454           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1455
1456 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1457         SSTAT(rx_packets),
1458         SSTAT(tx_packets),
1459         SSTAT(rx_bytes),
1460         SSTAT(tx_bytes),
1461         SSTAT(rx_errors),
1462         SSTAT(tx_errors),
1463         SSTAT(rx_dropped),
1464         SSTAT(tx_dropped),
1465         MIBSTAT(good_octets_received),
1466         MIBSTAT(bad_octets_received),
1467         MIBSTAT(internal_mac_transmit_err),
1468         MIBSTAT(good_frames_received),
1469         MIBSTAT(bad_frames_received),
1470         MIBSTAT(broadcast_frames_received),
1471         MIBSTAT(multicast_frames_received),
1472         MIBSTAT(frames_64_octets),
1473         MIBSTAT(frames_65_to_127_octets),
1474         MIBSTAT(frames_128_to_255_octets),
1475         MIBSTAT(frames_256_to_511_octets),
1476         MIBSTAT(frames_512_to_1023_octets),
1477         MIBSTAT(frames_1024_to_max_octets),
1478         MIBSTAT(good_octets_sent),
1479         MIBSTAT(good_frames_sent),
1480         MIBSTAT(excessive_collision),
1481         MIBSTAT(multicast_frames_sent),
1482         MIBSTAT(broadcast_frames_sent),
1483         MIBSTAT(unrec_mac_control_received),
1484         MIBSTAT(fc_sent),
1485         MIBSTAT(good_fc_received),
1486         MIBSTAT(bad_fc_received),
1487         MIBSTAT(undersize_received),
1488         MIBSTAT(fragments_received),
1489         MIBSTAT(oversize_received),
1490         MIBSTAT(jabber_received),
1491         MIBSTAT(mac_receive_error),
1492         MIBSTAT(bad_crc_event),
1493         MIBSTAT(collision),
1494         MIBSTAT(late_collision),
1495         MIBSTAT(rx_discard),
1496         MIBSTAT(rx_overrun),
1497 };
1498
1499 static int
1500 mv643xx_eth_get_link_ksettings_phy(struct mv643xx_eth_private *mp,
1501                                    struct ethtool_link_ksettings *cmd)
1502 {
1503         struct net_device *dev = mp->dev;
1504         u32 supported, advertising;
1505
1506         phy_ethtool_ksettings_get(dev->phydev, cmd);
1507
1508         /*
1509          * The MAC does not support 1000baseT_Half.
1510          */
1511         ethtool_convert_link_mode_to_legacy_u32(&supported,
1512                                                 cmd->link_modes.supported);
1513         ethtool_convert_link_mode_to_legacy_u32(&advertising,
1514                                                 cmd->link_modes.advertising);
1515         supported &= ~SUPPORTED_1000baseT_Half;
1516         advertising &= ~ADVERTISED_1000baseT_Half;
1517         ethtool_convert_legacy_u32_to_link_mode(cmd->link_modes.supported,
1518                                                 supported);
1519         ethtool_convert_legacy_u32_to_link_mode(cmd->link_modes.advertising,
1520                                                 advertising);
1521
1522         return 0;
1523 }
1524
1525 static int
1526 mv643xx_eth_get_link_ksettings_phyless(struct mv643xx_eth_private *mp,
1527                                        struct ethtool_link_ksettings *cmd)
1528 {
1529         u32 port_status;
1530         u32 supported, advertising;
1531
1532         port_status = rdlp(mp, PORT_STATUS);
1533
1534         supported = SUPPORTED_MII;
1535         advertising = ADVERTISED_MII;
1536         switch (port_status & PORT_SPEED_MASK) {
1537         case PORT_SPEED_10:
1538                 cmd->base.speed = SPEED_10;
1539                 break;
1540         case PORT_SPEED_100:
1541                 cmd->base.speed = SPEED_100;
1542                 break;
1543         case PORT_SPEED_1000:
1544                 cmd->base.speed = SPEED_1000;
1545                 break;
1546         default:
1547                 cmd->base.speed = -1;
1548                 break;
1549         }
1550         cmd->base.duplex = (port_status & FULL_DUPLEX) ?
1551                 DUPLEX_FULL : DUPLEX_HALF;
1552         cmd->base.port = PORT_MII;
1553         cmd->base.phy_address = 0;
1554         cmd->base.autoneg = AUTONEG_DISABLE;
1555
1556         ethtool_convert_legacy_u32_to_link_mode(cmd->link_modes.supported,
1557                                                 supported);
1558         ethtool_convert_legacy_u32_to_link_mode(cmd->link_modes.advertising,
1559                                                 advertising);
1560
1561         return 0;
1562 }
1563
1564 static void
1565 mv643xx_eth_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1566 {
1567         wol->supported = 0;
1568         wol->wolopts = 0;
1569         if (dev->phydev)
1570                 phy_ethtool_get_wol(dev->phydev, wol);
1571 }
1572
1573 static int
1574 mv643xx_eth_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1575 {
1576         int err;
1577
1578         if (!dev->phydev)
1579                 return -EOPNOTSUPP;
1580
1581         err = phy_ethtool_set_wol(dev->phydev, wol);
1582         /* Given that mv643xx_eth works without the marvell-specific PHY driver,
1583          * this debugging hint is useful to have.
1584          */
1585         if (err == -EOPNOTSUPP)
1586                 netdev_info(dev, "The PHY does not support set_wol, was CONFIG_MARVELL_PHY enabled?\n");
1587         return err;
1588 }
1589
1590 static int
1591 mv643xx_eth_get_link_ksettings(struct net_device *dev,
1592                                struct ethtool_link_ksettings *cmd)
1593 {
1594         struct mv643xx_eth_private *mp = netdev_priv(dev);
1595
1596         if (dev->phydev)
1597                 return mv643xx_eth_get_link_ksettings_phy(mp, cmd);
1598         else
1599                 return mv643xx_eth_get_link_ksettings_phyless(mp, cmd);
1600 }
1601
1602 static int
1603 mv643xx_eth_set_link_ksettings(struct net_device *dev,
1604                                const struct ethtool_link_ksettings *cmd)
1605 {
1606         struct ethtool_link_ksettings c = *cmd;
1607         u32 advertising;
1608         int ret;
1609
1610         if (!dev->phydev)
1611                 return -EINVAL;
1612
1613         /*
1614          * The MAC does not support 1000baseT_Half.
1615          */
1616         ethtool_convert_link_mode_to_legacy_u32(&advertising,
1617                                                 c.link_modes.advertising);
1618         advertising &= ~ADVERTISED_1000baseT_Half;
1619         ethtool_convert_legacy_u32_to_link_mode(c.link_modes.advertising,
1620                                                 advertising);
1621
1622         ret = phy_ethtool_ksettings_set(dev->phydev, &c);
1623         if (!ret)
1624                 mv643xx_eth_adjust_link(dev);
1625         return ret;
1626 }
1627
1628 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1629                                     struct ethtool_drvinfo *drvinfo)
1630 {
1631         strlcpy(drvinfo->driver, mv643xx_eth_driver_name,
1632                 sizeof(drvinfo->driver));
1633         strlcpy(drvinfo->version, mv643xx_eth_driver_version,
1634                 sizeof(drvinfo->version));
1635         strlcpy(drvinfo->fw_version, "N/A", sizeof(drvinfo->fw_version));
1636         strlcpy(drvinfo->bus_info, "platform", sizeof(drvinfo->bus_info));
1637 }
1638
1639 static int
1640 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1641 {
1642         struct mv643xx_eth_private *mp = netdev_priv(dev);
1643
1644         ec->rx_coalesce_usecs = get_rx_coal(mp);
1645         ec->tx_coalesce_usecs = get_tx_coal(mp);
1646
1647         return 0;
1648 }
1649
1650 static int
1651 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1652 {
1653         struct mv643xx_eth_private *mp = netdev_priv(dev);
1654
1655         set_rx_coal(mp, ec->rx_coalesce_usecs);
1656         set_tx_coal(mp, ec->tx_coalesce_usecs);
1657
1658         return 0;
1659 }
1660
1661 static void
1662 mv643xx_eth_get_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1663 {
1664         struct mv643xx_eth_private *mp = netdev_priv(dev);
1665
1666         er->rx_max_pending = 4096;
1667         er->tx_max_pending = 4096;
1668
1669         er->rx_pending = mp->rx_ring_size;
1670         er->tx_pending = mp->tx_ring_size;
1671 }
1672
1673 static int
1674 mv643xx_eth_set_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1675 {
1676         struct mv643xx_eth_private *mp = netdev_priv(dev);
1677
1678         if (er->rx_mini_pending || er->rx_jumbo_pending)
1679                 return -EINVAL;
1680
1681         mp->rx_ring_size = er->rx_pending < 4096 ? er->rx_pending : 4096;
1682         mp->tx_ring_size = clamp_t(unsigned int, er->tx_pending,
1683                                    MV643XX_MAX_SKB_DESCS * 2, 4096);
1684         if (mp->tx_ring_size != er->tx_pending)
1685                 netdev_warn(dev, "TX queue size set to %u (requested %u)\n",
1686                             mp->tx_ring_size, er->tx_pending);
1687
1688         if (netif_running(dev)) {
1689                 mv643xx_eth_stop(dev);
1690                 if (mv643xx_eth_open(dev)) {
1691                         netdev_err(dev,
1692                                    "fatal error on re-opening device after ring param change\n");
1693                         return -ENOMEM;
1694                 }
1695         }
1696
1697         return 0;
1698 }
1699
1700
1701 static int
1702 mv643xx_eth_set_features(struct net_device *dev, netdev_features_t features)
1703 {
1704         struct mv643xx_eth_private *mp = netdev_priv(dev);
1705         bool rx_csum = features & NETIF_F_RXCSUM;
1706
1707         wrlp(mp, PORT_CONFIG, rx_csum ? 0x02000000 : 0x00000000);
1708
1709         return 0;
1710 }
1711
1712 static void mv643xx_eth_get_strings(struct net_device *dev,
1713                                     uint32_t stringset, uint8_t *data)
1714 {
1715         int i;
1716
1717         if (stringset == ETH_SS_STATS) {
1718                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1719                         memcpy(data + i * ETH_GSTRING_LEN,
1720                                 mv643xx_eth_stats[i].stat_string,
1721                                 ETH_GSTRING_LEN);
1722                 }
1723         }
1724 }
1725
1726 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1727                                           struct ethtool_stats *stats,
1728                                           uint64_t *data)
1729 {
1730         struct mv643xx_eth_private *mp = netdev_priv(dev);
1731         int i;
1732
1733         mv643xx_eth_get_stats(dev);
1734         mib_counters_update(mp);
1735
1736         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1737                 const struct mv643xx_eth_stats *stat;
1738                 void *p;
1739
1740                 stat = mv643xx_eth_stats + i;
1741
1742                 if (stat->netdev_off >= 0)
1743                         p = ((void *)mp->dev) + stat->netdev_off;
1744                 else
1745                         p = ((void *)mp) + stat->mp_off;
1746
1747                 data[i] = (stat->sizeof_stat == 8) ?
1748                                 *(uint64_t *)p : *(uint32_t *)p;
1749         }
1750 }
1751
1752 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1753 {
1754         if (sset == ETH_SS_STATS)
1755                 return ARRAY_SIZE(mv643xx_eth_stats);
1756
1757         return -EOPNOTSUPP;
1758 }
1759
1760 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1761         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1762         .nway_reset             = phy_ethtool_nway_reset,
1763         .get_link               = ethtool_op_get_link,
1764         .get_coalesce           = mv643xx_eth_get_coalesce,
1765         .set_coalesce           = mv643xx_eth_set_coalesce,
1766         .get_ringparam          = mv643xx_eth_get_ringparam,
1767         .set_ringparam          = mv643xx_eth_set_ringparam,
1768         .get_strings            = mv643xx_eth_get_strings,
1769         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1770         .get_sset_count         = mv643xx_eth_get_sset_count,
1771         .get_ts_info            = ethtool_op_get_ts_info,
1772         .get_wol                = mv643xx_eth_get_wol,
1773         .set_wol                = mv643xx_eth_set_wol,
1774         .get_link_ksettings     = mv643xx_eth_get_link_ksettings,
1775         .set_link_ksettings     = mv643xx_eth_set_link_ksettings,
1776 };
1777
1778
1779 /* address handling *********************************************************/
1780 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1781 {
1782         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1783         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1784
1785         addr[0] = (mac_h >> 24) & 0xff;
1786         addr[1] = (mac_h >> 16) & 0xff;
1787         addr[2] = (mac_h >> 8) & 0xff;
1788         addr[3] = mac_h & 0xff;
1789         addr[4] = (mac_l >> 8) & 0xff;
1790         addr[5] = mac_l & 0xff;
1791 }
1792
1793 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1794 {
1795         wrlp(mp, MAC_ADDR_HIGH,
1796                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1797         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1798 }
1799
1800 static u32 uc_addr_filter_mask(struct net_device *dev)
1801 {
1802         struct netdev_hw_addr *ha;
1803         u32 nibbles;
1804
1805         if (dev->flags & IFF_PROMISC)
1806                 return 0;
1807
1808         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1809         netdev_for_each_uc_addr(ha, dev) {
1810                 if (memcmp(dev->dev_addr, ha->addr, 5))
1811                         return 0;
1812                 if ((dev->dev_addr[5] ^ ha->addr[5]) & 0xf0)
1813                         return 0;
1814
1815                 nibbles |= 1 << (ha->addr[5] & 0x0f);
1816         }
1817
1818         return nibbles;
1819 }
1820
1821 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1822 {
1823         struct mv643xx_eth_private *mp = netdev_priv(dev);
1824         u32 port_config;
1825         u32 nibbles;
1826         int i;
1827
1828         uc_addr_set(mp, dev->dev_addr);
1829
1830         port_config = rdlp(mp, PORT_CONFIG) & ~UNICAST_PROMISCUOUS_MODE;
1831
1832         nibbles = uc_addr_filter_mask(dev);
1833         if (!nibbles) {
1834                 port_config |= UNICAST_PROMISCUOUS_MODE;
1835                 nibbles = 0xffff;
1836         }
1837
1838         for (i = 0; i < 16; i += 4) {
1839                 int off = UNICAST_TABLE(mp->port_num) + i;
1840                 u32 v;
1841
1842                 v = 0;
1843                 if (nibbles & 1)
1844                         v |= 0x00000001;
1845                 if (nibbles & 2)
1846                         v |= 0x00000100;
1847                 if (nibbles & 4)
1848                         v |= 0x00010000;
1849                 if (nibbles & 8)
1850                         v |= 0x01000000;
1851                 nibbles >>= 4;
1852
1853                 wrl(mp, off, v);
1854         }
1855
1856         wrlp(mp, PORT_CONFIG, port_config);
1857 }
1858
1859 static int addr_crc(unsigned char *addr)
1860 {
1861         int crc = 0;
1862         int i;
1863
1864         for (i = 0; i < 6; i++) {
1865                 int j;
1866
1867                 crc = (crc ^ addr[i]) << 8;
1868                 for (j = 7; j >= 0; j--) {
1869                         if (crc & (0x100 << j))
1870                                 crc ^= 0x107 << j;
1871                 }
1872         }
1873
1874         return crc;
1875 }
1876
1877 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1878 {
1879         struct mv643xx_eth_private *mp = netdev_priv(dev);
1880         u32 *mc_spec;
1881         u32 *mc_other;
1882         struct netdev_hw_addr *ha;
1883         int i;
1884
1885         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI))
1886                 goto promiscuous;
1887
1888         /* Allocate both mc_spec and mc_other tables */
1889         mc_spec = kcalloc(128, sizeof(u32), GFP_ATOMIC);
1890         if (!mc_spec)
1891                 goto promiscuous;
1892         mc_other = &mc_spec[64];
1893
1894         netdev_for_each_mc_addr(ha, dev) {
1895                 u8 *a = ha->addr;
1896                 u32 *table;
1897                 u8 entry;
1898
1899                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1900                         table = mc_spec;
1901                         entry = a[5];
1902                 } else {
1903                         table = mc_other;
1904                         entry = addr_crc(a);
1905                 }
1906
1907                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1908         }
1909
1910         for (i = 0; i < 64; i++) {
1911                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1912                     mc_spec[i]);
1913                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1914                     mc_other[i]);
1915         }
1916
1917         kfree(mc_spec);
1918         return;
1919
1920 promiscuous:
1921         for (i = 0; i < 64; i++) {
1922                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1923                     0x01010101u);
1924                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i * sizeof(u32),
1925                     0x01010101u);
1926         }
1927 }
1928
1929 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1930 {
1931         mv643xx_eth_program_unicast_filter(dev);
1932         mv643xx_eth_program_multicast_filter(dev);
1933 }
1934
1935 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1936 {
1937         struct sockaddr *sa = addr;
1938
1939         if (!is_valid_ether_addr(sa->sa_data))
1940                 return -EADDRNOTAVAIL;
1941
1942         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1943
1944         netif_addr_lock_bh(dev);
1945         mv643xx_eth_program_unicast_filter(dev);
1946         netif_addr_unlock_bh(dev);
1947
1948         return 0;
1949 }
1950
1951
1952 /* rx/tx queue initialisation ***********************************************/
1953 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1954 {
1955         struct rx_queue *rxq = mp->rxq + index;
1956         struct rx_desc *rx_desc;
1957         int size;
1958         int i;
1959
1960         rxq->index = index;
1961
1962         rxq->rx_ring_size = mp->rx_ring_size;
1963
1964         rxq->rx_desc_count = 0;
1965         rxq->rx_curr_desc = 0;
1966         rxq->rx_used_desc = 0;
1967
1968         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1969
1970         if (index == 0 && size <= mp->rx_desc_sram_size) {
1971                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1972                                                 mp->rx_desc_sram_size);
1973                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1974         } else {
1975                 rxq->rx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1976                                                        size, &rxq->rx_desc_dma,
1977                                                        GFP_KERNEL);
1978         }
1979
1980         if (rxq->rx_desc_area == NULL) {
1981                 netdev_err(mp->dev,
1982                            "can't allocate rx ring (%d bytes)\n", size);
1983                 goto out;
1984         }
1985         memset(rxq->rx_desc_area, 0, size);
1986
1987         rxq->rx_desc_area_size = size;
1988         rxq->rx_skb = kcalloc(rxq->rx_ring_size, sizeof(*rxq->rx_skb),
1989                                     GFP_KERNEL);
1990         if (rxq->rx_skb == NULL)
1991                 goto out_free;
1992
1993         rx_desc = rxq->rx_desc_area;
1994         for (i = 0; i < rxq->rx_ring_size; i++) {
1995                 int nexti;
1996
1997                 nexti = i + 1;
1998                 if (nexti == rxq->rx_ring_size)
1999                         nexti = 0;
2000
2001                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
2002                                         nexti * sizeof(struct rx_desc);
2003         }
2004
2005         return 0;
2006
2007
2008 out_free:
2009         if (index == 0 && size <= mp->rx_desc_sram_size)
2010                 iounmap(rxq->rx_desc_area);
2011         else
2012                 dma_free_coherent(mp->dev->dev.parent, size,
2013                                   rxq->rx_desc_area,
2014                                   rxq->rx_desc_dma);
2015
2016 out:
2017         return -ENOMEM;
2018 }
2019
2020 static void rxq_deinit(struct rx_queue *rxq)
2021 {
2022         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
2023         int i;
2024
2025         rxq_disable(rxq);
2026
2027         for (i = 0; i < rxq->rx_ring_size; i++) {
2028                 if (rxq->rx_skb[i]) {
2029                         dev_kfree_skb(rxq->rx_skb[i]);
2030                         rxq->rx_desc_count--;
2031                 }
2032         }
2033
2034         if (rxq->rx_desc_count) {
2035                 netdev_err(mp->dev, "error freeing rx ring -- %d skbs stuck\n",
2036                            rxq->rx_desc_count);
2037         }
2038
2039         if (rxq->index == 0 &&
2040             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
2041                 iounmap(rxq->rx_desc_area);
2042         else
2043                 dma_free_coherent(mp->dev->dev.parent, rxq->rx_desc_area_size,
2044                                   rxq->rx_desc_area, rxq->rx_desc_dma);
2045
2046         kfree(rxq->rx_skb);
2047 }
2048
2049 static int txq_init(struct mv643xx_eth_private *mp, int index)
2050 {
2051         struct tx_queue *txq = mp->txq + index;
2052         struct tx_desc *tx_desc;
2053         int size;
2054         int ret;
2055         int i;
2056
2057         txq->index = index;
2058
2059         txq->tx_ring_size = mp->tx_ring_size;
2060
2061         /* A queue must always have room for at least one skb.
2062          * Therefore, stop the queue when the free entries reaches
2063          * the maximum number of descriptors per skb.
2064          */
2065         txq->tx_stop_threshold = txq->tx_ring_size - MV643XX_MAX_SKB_DESCS;
2066         txq->tx_wake_threshold = txq->tx_stop_threshold / 2;
2067
2068         txq->tx_desc_count = 0;
2069         txq->tx_curr_desc = 0;
2070         txq->tx_used_desc = 0;
2071
2072         size = txq->tx_ring_size * sizeof(struct tx_desc);
2073
2074         if (index == 0 && size <= mp->tx_desc_sram_size) {
2075                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
2076                                                 mp->tx_desc_sram_size);
2077                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
2078         } else {
2079                 txq->tx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
2080                                                        size, &txq->tx_desc_dma,
2081                                                        GFP_KERNEL);
2082         }
2083
2084         if (txq->tx_desc_area == NULL) {
2085                 netdev_err(mp->dev,
2086                            "can't allocate tx ring (%d bytes)\n", size);
2087                 return -ENOMEM;
2088         }
2089         memset(txq->tx_desc_area, 0, size);
2090
2091         txq->tx_desc_area_size = size;
2092
2093         tx_desc = txq->tx_desc_area;
2094         for (i = 0; i < txq->tx_ring_size; i++) {
2095                 struct tx_desc *txd = tx_desc + i;
2096                 int nexti;
2097
2098                 nexti = i + 1;
2099                 if (nexti == txq->tx_ring_size)
2100                         nexti = 0;
2101
2102                 txd->cmd_sts = 0;
2103                 txd->next_desc_ptr = txq->tx_desc_dma +
2104                                         nexti * sizeof(struct tx_desc);
2105         }
2106
2107         txq->tx_desc_mapping = kcalloc(txq->tx_ring_size, sizeof(char),
2108                                        GFP_KERNEL);
2109         if (!txq->tx_desc_mapping) {
2110                 ret = -ENOMEM;
2111                 goto err_free_desc_area;
2112         }
2113
2114         /* Allocate DMA buffers for TSO MAC/IP/TCP headers */
2115         txq->tso_hdrs = dma_alloc_coherent(mp->dev->dev.parent,
2116                                            txq->tx_ring_size * TSO_HEADER_SIZE,
2117                                            &txq->tso_hdrs_dma, GFP_KERNEL);
2118         if (txq->tso_hdrs == NULL) {
2119                 ret = -ENOMEM;
2120                 goto err_free_desc_mapping;
2121         }
2122         skb_queue_head_init(&txq->tx_skb);
2123
2124         return 0;
2125
2126 err_free_desc_mapping:
2127         kfree(txq->tx_desc_mapping);
2128 err_free_desc_area:
2129         if (index == 0 && size <= mp->tx_desc_sram_size)
2130                 iounmap(txq->tx_desc_area);
2131         else
2132                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
2133                                   txq->tx_desc_area, txq->tx_desc_dma);
2134         return ret;
2135 }
2136
2137 static void txq_deinit(struct tx_queue *txq)
2138 {
2139         struct mv643xx_eth_private *mp = txq_to_mp(txq);
2140
2141         txq_disable(txq);
2142         txq_reclaim(txq, txq->tx_ring_size, 1);
2143
2144         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
2145
2146         if (txq->index == 0 &&
2147             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
2148                 iounmap(txq->tx_desc_area);
2149         else
2150                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
2151                                   txq->tx_desc_area, txq->tx_desc_dma);
2152         kfree(txq->tx_desc_mapping);
2153
2154         if (txq->tso_hdrs)
2155                 dma_free_coherent(mp->dev->dev.parent,
2156                                   txq->tx_ring_size * TSO_HEADER_SIZE,
2157                                   txq->tso_hdrs, txq->tso_hdrs_dma);
2158 }
2159
2160
2161 /* netdev ops and related ***************************************************/
2162 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
2163 {
2164         u32 int_cause;
2165         u32 int_cause_ext;
2166
2167         int_cause = rdlp(mp, INT_CAUSE) & mp->int_mask;
2168         if (int_cause == 0)
2169                 return 0;
2170
2171         int_cause_ext = 0;
2172         if (int_cause & INT_EXT) {
2173                 int_cause &= ~INT_EXT;
2174                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
2175         }
2176
2177         if (int_cause) {
2178                 wrlp(mp, INT_CAUSE, ~int_cause);
2179                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
2180                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
2181                 mp->work_rx |= (int_cause & INT_RX) >> 2;
2182         }
2183
2184         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
2185         if (int_cause_ext) {
2186                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
2187                 if (int_cause_ext & INT_EXT_LINK_PHY)
2188                         mp->work_link = 1;
2189                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
2190         }
2191
2192         return 1;
2193 }
2194
2195 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
2196 {
2197         struct net_device *dev = (struct net_device *)dev_id;
2198         struct mv643xx_eth_private *mp = netdev_priv(dev);
2199
2200         if (unlikely(!mv643xx_eth_collect_events(mp)))
2201                 return IRQ_NONE;
2202
2203         wrlp(mp, INT_MASK, 0);
2204         napi_schedule(&mp->napi);
2205
2206         return IRQ_HANDLED;
2207 }
2208
2209 static void handle_link_event(struct mv643xx_eth_private *mp)
2210 {
2211         struct net_device *dev = mp->dev;
2212         u32 port_status;
2213         int speed;
2214         int duplex;
2215         int fc;
2216
2217         port_status = rdlp(mp, PORT_STATUS);
2218         if (!(port_status & LINK_UP)) {
2219                 if (netif_carrier_ok(dev)) {
2220                         int i;
2221
2222                         netdev_info(dev, "link down\n");
2223
2224                         netif_carrier_off(dev);
2225
2226                         for (i = 0; i < mp->txq_count; i++) {
2227                                 struct tx_queue *txq = mp->txq + i;
2228
2229                                 txq_reclaim(txq, txq->tx_ring_size, 1);
2230                                 txq_reset_hw_ptr(txq);
2231                         }
2232                 }
2233                 return;
2234         }
2235
2236         switch (port_status & PORT_SPEED_MASK) {
2237         case PORT_SPEED_10:
2238                 speed = 10;
2239                 break;
2240         case PORT_SPEED_100:
2241                 speed = 100;
2242                 break;
2243         case PORT_SPEED_1000:
2244                 speed = 1000;
2245                 break;
2246         default:
2247                 speed = -1;
2248                 break;
2249         }
2250         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
2251         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
2252
2253         netdev_info(dev, "link up, %d Mb/s, %s duplex, flow control %sabled\n",
2254                     speed, duplex ? "full" : "half", fc ? "en" : "dis");
2255
2256         if (!netif_carrier_ok(dev))
2257                 netif_carrier_on(dev);
2258 }
2259
2260 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
2261 {
2262         struct mv643xx_eth_private *mp;
2263         int work_done;
2264
2265         mp = container_of(napi, struct mv643xx_eth_private, napi);
2266
2267         if (unlikely(mp->oom)) {
2268                 mp->oom = 0;
2269                 del_timer(&mp->rx_oom);
2270         }
2271
2272         work_done = 0;
2273         while (work_done < budget) {
2274                 u8 queue_mask;
2275                 int queue;
2276                 int work_tbd;
2277
2278                 if (mp->work_link) {
2279                         mp->work_link = 0;
2280                         handle_link_event(mp);
2281                         work_done++;
2282                         continue;
2283                 }
2284
2285                 queue_mask = mp->work_tx | mp->work_tx_end | mp->work_rx;
2286                 if (likely(!mp->oom))
2287                         queue_mask |= mp->work_rx_refill;
2288
2289                 if (!queue_mask) {
2290                         if (mv643xx_eth_collect_events(mp))
2291                                 continue;
2292                         break;
2293                 }
2294
2295                 queue = fls(queue_mask) - 1;
2296                 queue_mask = 1 << queue;
2297
2298                 work_tbd = budget - work_done;
2299                 if (work_tbd > 16)
2300                         work_tbd = 16;
2301
2302                 if (mp->work_tx_end & queue_mask) {
2303                         txq_kick(mp->txq + queue);
2304                 } else if (mp->work_tx & queue_mask) {
2305                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2306                         txq_maybe_wake(mp->txq + queue);
2307                 } else if (mp->work_rx & queue_mask) {
2308                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2309                 } else if (!mp->oom && (mp->work_rx_refill & queue_mask)) {
2310                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2311                 } else {
2312                         BUG();
2313                 }
2314         }
2315
2316         if (work_done < budget) {
2317                 if (mp->oom)
2318                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2319                 napi_complete_done(napi, work_done);
2320                 wrlp(mp, INT_MASK, mp->int_mask);
2321         }
2322
2323         return work_done;
2324 }
2325
2326 static inline void oom_timer_wrapper(unsigned long data)
2327 {
2328         struct mv643xx_eth_private *mp = (void *)data;
2329
2330         napi_schedule(&mp->napi);
2331 }
2332
2333 static void port_start(struct mv643xx_eth_private *mp)
2334 {
2335         struct net_device *dev = mp->dev;
2336         u32 pscr;
2337         int i;
2338
2339         /*
2340          * Perform PHY reset, if there is a PHY.
2341          */
2342         if (dev->phydev) {
2343                 struct ethtool_link_ksettings cmd;
2344
2345                 mv643xx_eth_get_link_ksettings(dev, &cmd);
2346                 phy_init_hw(dev->phydev);
2347                 mv643xx_eth_set_link_ksettings(
2348                         dev, (const struct ethtool_link_ksettings *)&cmd);
2349                 phy_start(dev->phydev);
2350         }
2351
2352         /*
2353          * Configure basic link parameters.
2354          */
2355         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2356
2357         pscr |= SERIAL_PORT_ENABLE;
2358         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2359
2360         pscr |= DO_NOT_FORCE_LINK_FAIL;
2361         if (!dev->phydev)
2362                 pscr |= FORCE_LINK_PASS;
2363         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2364
2365         /*
2366          * Configure TX path and queues.
2367          */
2368         tx_set_rate(mp, 1000000000, 16777216);
2369         for (i = 0; i < mp->txq_count; i++) {
2370                 struct tx_queue *txq = mp->txq + i;
2371
2372                 txq_reset_hw_ptr(txq);
2373                 txq_set_rate(txq, 1000000000, 16777216);
2374                 txq_set_fixed_prio_mode(txq);
2375         }
2376
2377         /*
2378          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2379          * frames to RX queue #0, and include the pseudo-header when
2380          * calculating receive checksums.
2381          */
2382         mv643xx_eth_set_features(mp->dev, mp->dev->features);
2383
2384         /*
2385          * Treat BPDUs as normal multicasts, and disable partition mode.
2386          */
2387         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2388
2389         /*
2390          * Add configured unicast addresses to address filter table.
2391          */
2392         mv643xx_eth_program_unicast_filter(mp->dev);
2393
2394         /*
2395          * Enable the receive queues.
2396          */
2397         for (i = 0; i < mp->rxq_count; i++) {
2398                 struct rx_queue *rxq = mp->rxq + i;
2399                 u32 addr;
2400
2401                 addr = (u32)rxq->rx_desc_dma;
2402                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2403                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2404
2405                 rxq_enable(rxq);
2406         }
2407 }
2408
2409 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2410 {
2411         int skb_size;
2412
2413         /*
2414          * Reserve 2+14 bytes for an ethernet header (the hardware
2415          * automatically prepends 2 bytes of dummy data to each
2416          * received packet), 16 bytes for up to four VLAN tags, and
2417          * 4 bytes for the trailing FCS -- 36 bytes total.
2418          */
2419         skb_size = mp->dev->mtu + 36;
2420
2421         /*
2422          * Make sure that the skb size is a multiple of 8 bytes, as
2423          * the lower three bits of the receive descriptor's buffer
2424          * size field are ignored by the hardware.
2425          */
2426         mp->skb_size = (skb_size + 7) & ~7;
2427
2428         /*
2429          * If NET_SKB_PAD is smaller than a cache line,
2430          * netdev_alloc_skb() will cause skb->data to be misaligned
2431          * to a cache line boundary.  If this is the case, include
2432          * some extra space to allow re-aligning the data area.
2433          */
2434         mp->skb_size += SKB_DMA_REALIGN;
2435 }
2436
2437 static int mv643xx_eth_open(struct net_device *dev)
2438 {
2439         struct mv643xx_eth_private *mp = netdev_priv(dev);
2440         int err;
2441         int i;
2442
2443         wrlp(mp, INT_CAUSE, 0);
2444         wrlp(mp, INT_CAUSE_EXT, 0);
2445         rdlp(mp, INT_CAUSE_EXT);
2446
2447         err = request_irq(dev->irq, mv643xx_eth_irq,
2448                           IRQF_SHARED, dev->name, dev);
2449         if (err) {
2450                 netdev_err(dev, "can't assign irq\n");
2451                 return -EAGAIN;
2452         }
2453
2454         mv643xx_eth_recalc_skb_size(mp);
2455
2456         napi_enable(&mp->napi);
2457
2458         mp->int_mask = INT_EXT;
2459
2460         for (i = 0; i < mp->rxq_count; i++) {
2461                 err = rxq_init(mp, i);
2462                 if (err) {
2463                         while (--i >= 0)
2464                                 rxq_deinit(mp->rxq + i);
2465                         goto out;
2466                 }
2467
2468                 rxq_refill(mp->rxq + i, INT_MAX);
2469                 mp->int_mask |= INT_RX_0 << i;
2470         }
2471
2472         if (mp->oom) {
2473                 mp->rx_oom.expires = jiffies + (HZ / 10);
2474                 add_timer(&mp->rx_oom);
2475         }
2476
2477         for (i = 0; i < mp->txq_count; i++) {
2478                 err = txq_init(mp, i);
2479                 if (err) {
2480                         while (--i >= 0)
2481                                 txq_deinit(mp->txq + i);
2482                         goto out_free;
2483                 }
2484                 mp->int_mask |= INT_TX_END_0 << i;
2485         }
2486
2487         add_timer(&mp->mib_counters_timer);
2488         port_start(mp);
2489
2490         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2491         wrlp(mp, INT_MASK, mp->int_mask);
2492
2493         return 0;
2494
2495
2496 out_free:
2497         for (i = 0; i < mp->rxq_count; i++)
2498                 rxq_deinit(mp->rxq + i);
2499 out:
2500         free_irq(dev->irq, dev);
2501
2502         return err;
2503 }
2504
2505 static void port_reset(struct mv643xx_eth_private *mp)
2506 {
2507         unsigned int data;
2508         int i;
2509
2510         for (i = 0; i < mp->rxq_count; i++)
2511                 rxq_disable(mp->rxq + i);
2512         for (i = 0; i < mp->txq_count; i++)
2513                 txq_disable(mp->txq + i);
2514
2515         while (1) {
2516                 u32 ps = rdlp(mp, PORT_STATUS);
2517
2518                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2519                         break;
2520                 udelay(10);
2521         }
2522
2523         /* Reset the Enable bit in the Configuration Register */
2524         data = rdlp(mp, PORT_SERIAL_CONTROL);
2525         data &= ~(SERIAL_PORT_ENABLE            |
2526                   DO_NOT_FORCE_LINK_FAIL        |
2527                   FORCE_LINK_PASS);
2528         wrlp(mp, PORT_SERIAL_CONTROL, data);
2529 }
2530
2531 static int mv643xx_eth_stop(struct net_device *dev)
2532 {
2533         struct mv643xx_eth_private *mp = netdev_priv(dev);
2534         int i;
2535
2536         wrlp(mp, INT_MASK_EXT, 0x00000000);
2537         wrlp(mp, INT_MASK, 0x00000000);
2538         rdlp(mp, INT_MASK);
2539
2540         napi_disable(&mp->napi);
2541
2542         del_timer_sync(&mp->rx_oom);
2543
2544         netif_carrier_off(dev);
2545         if (dev->phydev)
2546                 phy_stop(dev->phydev);
2547         free_irq(dev->irq, dev);
2548
2549         port_reset(mp);
2550         mv643xx_eth_get_stats(dev);
2551         mib_counters_update(mp);
2552         del_timer_sync(&mp->mib_counters_timer);
2553
2554         for (i = 0; i < mp->rxq_count; i++)
2555                 rxq_deinit(mp->rxq + i);
2556         for (i = 0; i < mp->txq_count; i++)
2557                 txq_deinit(mp->txq + i);
2558
2559         return 0;
2560 }
2561
2562 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2563 {
2564         int ret;
2565
2566         if (!dev->phydev)
2567                 return -ENOTSUPP;
2568
2569         ret = phy_mii_ioctl(dev->phydev, ifr, cmd);
2570         if (!ret)
2571                 mv643xx_eth_adjust_link(dev);
2572         return ret;
2573 }
2574
2575 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2576 {
2577         struct mv643xx_eth_private *mp = netdev_priv(dev);
2578
2579         dev->mtu = new_mtu;
2580         mv643xx_eth_recalc_skb_size(mp);
2581         tx_set_rate(mp, 1000000000, 16777216);
2582
2583         if (!netif_running(dev))
2584                 return 0;
2585
2586         /*
2587          * Stop and then re-open the interface. This will allocate RX
2588          * skbs of the new MTU.
2589          * There is a possible danger that the open will not succeed,
2590          * due to memory being full.
2591          */
2592         mv643xx_eth_stop(dev);
2593         if (mv643xx_eth_open(dev)) {
2594                 netdev_err(dev,
2595                            "fatal error on re-opening device after MTU change\n");
2596         }
2597
2598         return 0;
2599 }
2600
2601 static void tx_timeout_task(struct work_struct *ugly)
2602 {
2603         struct mv643xx_eth_private *mp;
2604
2605         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2606         if (netif_running(mp->dev)) {
2607                 netif_tx_stop_all_queues(mp->dev);
2608                 port_reset(mp);
2609                 port_start(mp);
2610                 netif_tx_wake_all_queues(mp->dev);
2611         }
2612 }
2613
2614 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2615 {
2616         struct mv643xx_eth_private *mp = netdev_priv(dev);
2617
2618         netdev_info(dev, "tx timeout\n");
2619
2620         schedule_work(&mp->tx_timeout_task);
2621 }
2622
2623 #ifdef CONFIG_NET_POLL_CONTROLLER
2624 static void mv643xx_eth_netpoll(struct net_device *dev)
2625 {
2626         struct mv643xx_eth_private *mp = netdev_priv(dev);
2627
2628         wrlp(mp, INT_MASK, 0x00000000);
2629         rdlp(mp, INT_MASK);
2630
2631         mv643xx_eth_irq(dev->irq, dev);
2632
2633         wrlp(mp, INT_MASK, mp->int_mask);
2634 }
2635 #endif
2636
2637
2638 /* platform glue ************************************************************/
2639 static void
2640 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2641                               const struct mbus_dram_target_info *dram)
2642 {
2643         void __iomem *base = msp->base;
2644         u32 win_enable;
2645         u32 win_protect;
2646         int i;
2647
2648         for (i = 0; i < 6; i++) {
2649                 writel(0, base + WINDOW_BASE(i));
2650                 writel(0, base + WINDOW_SIZE(i));
2651                 if (i < 4)
2652                         writel(0, base + WINDOW_REMAP_HIGH(i));
2653         }
2654
2655         win_enable = 0x3f;
2656         win_protect = 0;
2657
2658         for (i = 0; i < dram->num_cs; i++) {
2659                 const struct mbus_dram_window *cs = dram->cs + i;
2660
2661                 writel((cs->base & 0xffff0000) |
2662                         (cs->mbus_attr << 8) |
2663                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2664                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2665
2666                 win_enable &= ~(1 << i);
2667                 win_protect |= 3 << (2 * i);
2668         }
2669
2670         writel(win_enable, base + WINDOW_BAR_ENABLE);
2671         msp->win_protect = win_protect;
2672 }
2673
2674 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2675 {
2676         /*
2677          * Check whether we have a 14-bit coal limit field in bits
2678          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2679          * SDMA config register.
2680          */
2681         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2682         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2683                 msp->extended_rx_coal_limit = 1;
2684         else
2685                 msp->extended_rx_coal_limit = 0;
2686
2687         /*
2688          * Check whether the MAC supports TX rate control, and if
2689          * yes, whether its associated registers are in the old or
2690          * the new place.
2691          */
2692         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2693         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2694                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2695         } else {
2696                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2697                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2698                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2699                 else
2700                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2701         }
2702 }
2703
2704 #if defined(CONFIG_OF)
2705 static const struct of_device_id mv643xx_eth_shared_ids[] = {
2706         { .compatible = "marvell,orion-eth", },
2707         { .compatible = "marvell,kirkwood-eth", },
2708         { }
2709 };
2710 MODULE_DEVICE_TABLE(of, mv643xx_eth_shared_ids);
2711 #endif
2712
2713 #if defined(CONFIG_OF_IRQ) && !defined(CONFIG_MV64X60)
2714 #define mv643xx_eth_property(_np, _name, _v)                            \
2715         do {                                                            \
2716                 u32 tmp;                                                \
2717                 if (!of_property_read_u32(_np, "marvell," _name, &tmp)) \
2718                         _v = tmp;                                       \
2719         } while (0)
2720
2721 static struct platform_device *port_platdev[3];
2722
2723 static int mv643xx_eth_shared_of_add_port(struct platform_device *pdev,
2724                                           struct device_node *pnp)
2725 {
2726         struct platform_device *ppdev;
2727         struct mv643xx_eth_platform_data ppd;
2728         struct resource res;
2729         const char *mac_addr;
2730         int ret;
2731         int dev_num = 0;
2732
2733         memset(&ppd, 0, sizeof(ppd));
2734         ppd.shared = pdev;
2735
2736         memset(&res, 0, sizeof(res));
2737         if (of_irq_to_resource(pnp, 0, &res) <= 0) {
2738                 dev_err(&pdev->dev, "missing interrupt on %s\n", pnp->name);
2739                 return -EINVAL;
2740         }
2741
2742         if (of_property_read_u32(pnp, "reg", &ppd.port_number)) {
2743                 dev_err(&pdev->dev, "missing reg property on %s\n", pnp->name);
2744                 return -EINVAL;
2745         }
2746
2747         if (ppd.port_number >= 3) {
2748                 dev_err(&pdev->dev, "invalid reg property on %s\n", pnp->name);
2749                 return -EINVAL;
2750         }
2751
2752         while (dev_num < 3 && port_platdev[dev_num])
2753                 dev_num++;
2754
2755         if (dev_num == 3) {
2756                 dev_err(&pdev->dev, "too many ports registered\n");
2757                 return -EINVAL;
2758         }
2759
2760         mac_addr = of_get_mac_address(pnp);
2761         if (mac_addr)
2762                 memcpy(ppd.mac_addr, mac_addr, ETH_ALEN);
2763
2764         mv643xx_eth_property(pnp, "tx-queue-size", ppd.tx_queue_size);
2765         mv643xx_eth_property(pnp, "tx-sram-addr", ppd.tx_sram_addr);
2766         mv643xx_eth_property(pnp, "tx-sram-size", ppd.tx_sram_size);
2767         mv643xx_eth_property(pnp, "rx-queue-size", ppd.rx_queue_size);
2768         mv643xx_eth_property(pnp, "rx-sram-addr", ppd.rx_sram_addr);
2769         mv643xx_eth_property(pnp, "rx-sram-size", ppd.rx_sram_size);
2770
2771         ppd.phy_node = of_parse_phandle(pnp, "phy-handle", 0);
2772         if (!ppd.phy_node) {
2773                 ppd.phy_addr = MV643XX_ETH_PHY_NONE;
2774                 of_property_read_u32(pnp, "speed", &ppd.speed);
2775                 of_property_read_u32(pnp, "duplex", &ppd.duplex);
2776         }
2777
2778         ppdev = platform_device_alloc(MV643XX_ETH_NAME, dev_num);
2779         if (!ppdev)
2780                 return -ENOMEM;
2781         ppdev->dev.coherent_dma_mask = DMA_BIT_MASK(32);
2782         ppdev->dev.of_node = pnp;
2783
2784         ret = platform_device_add_resources(ppdev, &res, 1);
2785         if (ret)
2786                 goto port_err;
2787
2788         ret = platform_device_add_data(ppdev, &ppd, sizeof(ppd));
2789         if (ret)
2790                 goto port_err;
2791
2792         ret = platform_device_add(ppdev);
2793         if (ret)
2794                 goto port_err;
2795
2796         port_platdev[dev_num] = ppdev;
2797
2798         return 0;
2799
2800 port_err:
2801         platform_device_put(ppdev);
2802         return ret;
2803 }
2804
2805 static int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2806 {
2807         struct mv643xx_eth_shared_platform_data *pd;
2808         struct device_node *pnp, *np = pdev->dev.of_node;
2809         int ret;
2810
2811         /* bail out if not registered from DT */
2812         if (!np)
2813                 return 0;
2814
2815         pd = devm_kzalloc(&pdev->dev, sizeof(*pd), GFP_KERNEL);
2816         if (!pd)
2817                 return -ENOMEM;
2818         pdev->dev.platform_data = pd;
2819
2820         mv643xx_eth_property(np, "tx-checksum-limit", pd->tx_csum_limit);
2821
2822         for_each_available_child_of_node(np, pnp) {
2823                 ret = mv643xx_eth_shared_of_add_port(pdev, pnp);
2824                 if (ret) {
2825                         of_node_put(pnp);
2826                         return ret;
2827                 }
2828         }
2829         return 0;
2830 }
2831
2832 static void mv643xx_eth_shared_of_remove(void)
2833 {
2834         int n;
2835
2836         for (n = 0; n < 3; n++) {
2837                 platform_device_del(port_platdev[n]);
2838                 port_platdev[n] = NULL;
2839         }
2840 }
2841 #else
2842 static inline int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2843 {
2844         return 0;
2845 }
2846
2847 static inline void mv643xx_eth_shared_of_remove(void)
2848 {
2849 }
2850 #endif
2851
2852 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2853 {
2854         static int mv643xx_eth_version_printed;
2855         struct mv643xx_eth_shared_platform_data *pd;
2856         struct mv643xx_eth_shared_private *msp;
2857         const struct mbus_dram_target_info *dram;
2858         struct resource *res;
2859         int ret;
2860
2861         if (!mv643xx_eth_version_printed++)
2862                 pr_notice("MV-643xx 10/100/1000 ethernet driver version %s\n",
2863                           mv643xx_eth_driver_version);
2864
2865         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2866         if (res == NULL)
2867                 return -EINVAL;
2868
2869         msp = devm_kzalloc(&pdev->dev, sizeof(*msp), GFP_KERNEL);
2870         if (msp == NULL)
2871                 return -ENOMEM;
2872         platform_set_drvdata(pdev, msp);
2873
2874         msp->base = devm_ioremap(&pdev->dev, res->start, resource_size(res));
2875         if (msp->base == NULL)
2876                 return -ENOMEM;
2877
2878         msp->clk = devm_clk_get(&pdev->dev, NULL);
2879         if (!IS_ERR(msp->clk))
2880                 clk_prepare_enable(msp->clk);
2881
2882         /*
2883          * (Re-)program MBUS remapping windows if we are asked to.
2884          */
2885         dram = mv_mbus_dram_info();
2886         if (dram)
2887                 mv643xx_eth_conf_mbus_windows(msp, dram);
2888
2889         ret = mv643xx_eth_shared_of_probe(pdev);
2890         if (ret)
2891                 return ret;
2892         pd = dev_get_platdata(&pdev->dev);
2893
2894         msp->tx_csum_limit = (pd != NULL && pd->tx_csum_limit) ?
2895                                         pd->tx_csum_limit : 9 * 1024;
2896         infer_hw_params(msp);
2897
2898         return 0;
2899 }
2900
2901 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2902 {
2903         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2904
2905         mv643xx_eth_shared_of_remove();
2906         if (!IS_ERR(msp->clk))
2907                 clk_disable_unprepare(msp->clk);
2908         return 0;
2909 }
2910
2911 static struct platform_driver mv643xx_eth_shared_driver = {
2912         .probe          = mv643xx_eth_shared_probe,
2913         .remove         = mv643xx_eth_shared_remove,
2914         .driver = {
2915                 .name   = MV643XX_ETH_SHARED_NAME,
2916                 .of_match_table = of_match_ptr(mv643xx_eth_shared_ids),
2917         },
2918 };
2919
2920 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2921 {
2922         int addr_shift = 5 * mp->port_num;
2923         u32 data;
2924
2925         data = rdl(mp, PHY_ADDR);
2926         data &= ~(0x1f << addr_shift);
2927         data |= (phy_addr & 0x1f) << addr_shift;
2928         wrl(mp, PHY_ADDR, data);
2929 }
2930
2931 static int phy_addr_get(struct mv643xx_eth_private *mp)
2932 {
2933         unsigned int data;
2934
2935         data = rdl(mp, PHY_ADDR);
2936
2937         return (data >> (5 * mp->port_num)) & 0x1f;
2938 }
2939
2940 static void set_params(struct mv643xx_eth_private *mp,
2941                        struct mv643xx_eth_platform_data *pd)
2942 {
2943         struct net_device *dev = mp->dev;
2944         unsigned int tx_ring_size;
2945
2946         if (is_valid_ether_addr(pd->mac_addr))
2947                 memcpy(dev->dev_addr, pd->mac_addr, ETH_ALEN);
2948         else
2949                 uc_addr_get(mp, dev->dev_addr);
2950
2951         mp->rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2952         if (pd->rx_queue_size)
2953                 mp->rx_ring_size = pd->rx_queue_size;
2954         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2955         mp->rx_desc_sram_size = pd->rx_sram_size;
2956
2957         mp->rxq_count = pd->rx_queue_count ? : 1;
2958
2959         tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2960         if (pd->tx_queue_size)
2961                 tx_ring_size = pd->tx_queue_size;
2962
2963         mp->tx_ring_size = clamp_t(unsigned int, tx_ring_size,
2964                                    MV643XX_MAX_SKB_DESCS * 2, 4096);
2965         if (mp->tx_ring_size != tx_ring_size)
2966                 netdev_warn(dev, "TX queue size set to %u (requested %u)\n",
2967                             mp->tx_ring_size, tx_ring_size);
2968
2969         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2970         mp->tx_desc_sram_size = pd->tx_sram_size;
2971
2972         mp->txq_count = pd->tx_queue_count ? : 1;
2973 }
2974
2975 static int get_phy_mode(struct mv643xx_eth_private *mp)
2976 {
2977         struct device *dev = mp->dev->dev.parent;
2978         int iface = -1;
2979
2980         if (dev->of_node)
2981                 iface = of_get_phy_mode(dev->of_node);
2982
2983         /* Historical default if unspecified. We could also read/write
2984          * the interface state in the PSC1
2985          */
2986         if (iface < 0)
2987                 iface = PHY_INTERFACE_MODE_GMII;
2988         return iface;
2989 }
2990
2991 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2992                                    int phy_addr)
2993 {
2994         struct phy_device *phydev;
2995         int start;
2996         int num;
2997         int i;
2998         char phy_id[MII_BUS_ID_SIZE + 3];
2999
3000         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
3001                 start = phy_addr_get(mp) & 0x1f;
3002                 num = 32;
3003         } else {
3004                 start = phy_addr & 0x1f;
3005                 num = 1;
3006         }
3007
3008         /* Attempt to connect to the PHY using orion-mdio */
3009         phydev = ERR_PTR(-ENODEV);
3010         for (i = 0; i < num; i++) {
3011                 int addr = (start + i) & 0x1f;
3012
3013                 snprintf(phy_id, sizeof(phy_id), PHY_ID_FMT,
3014                                 "orion-mdio-mii", addr);
3015
3016                 phydev = phy_connect(mp->dev, phy_id, mv643xx_eth_adjust_link,
3017                                      get_phy_mode(mp));
3018                 if (!IS_ERR(phydev)) {
3019                         phy_addr_set(mp, addr);
3020                         break;
3021                 }
3022         }
3023
3024         return phydev;
3025 }
3026
3027 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
3028 {
3029         struct net_device *dev = mp->dev;
3030         struct phy_device *phy = dev->phydev;
3031
3032         if (speed == 0) {
3033                 phy->autoneg = AUTONEG_ENABLE;
3034                 phy->speed = 0;
3035                 phy->duplex = 0;
3036                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
3037         } else {
3038                 phy->autoneg = AUTONEG_DISABLE;
3039                 phy->advertising = 0;
3040                 phy->speed = speed;
3041                 phy->duplex = duplex;
3042         }
3043         phy_start_aneg(phy);
3044 }
3045
3046 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
3047 {
3048         struct net_device *dev = mp->dev;
3049         u32 pscr;
3050
3051         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
3052         if (pscr & SERIAL_PORT_ENABLE) {
3053                 pscr &= ~SERIAL_PORT_ENABLE;
3054                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
3055         }
3056
3057         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
3058         if (!dev->phydev) {
3059                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
3060                 if (speed == SPEED_1000)
3061                         pscr |= SET_GMII_SPEED_TO_1000;
3062                 else if (speed == SPEED_100)
3063                         pscr |= SET_MII_SPEED_TO_100;
3064
3065                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
3066
3067                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
3068                 if (duplex == DUPLEX_FULL)
3069                         pscr |= SET_FULL_DUPLEX_MODE;
3070         }
3071
3072         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
3073 }
3074
3075 static const struct net_device_ops mv643xx_eth_netdev_ops = {
3076         .ndo_open               = mv643xx_eth_open,
3077         .ndo_stop               = mv643xx_eth_stop,
3078         .ndo_start_xmit         = mv643xx_eth_xmit,
3079         .ndo_set_rx_mode        = mv643xx_eth_set_rx_mode,
3080         .ndo_set_mac_address    = mv643xx_eth_set_mac_address,
3081         .ndo_validate_addr      = eth_validate_addr,
3082         .ndo_do_ioctl           = mv643xx_eth_ioctl,
3083         .ndo_change_mtu         = mv643xx_eth_change_mtu,
3084         .ndo_set_features       = mv643xx_eth_set_features,
3085         .ndo_tx_timeout         = mv643xx_eth_tx_timeout,
3086         .ndo_get_stats          = mv643xx_eth_get_stats,
3087 #ifdef CONFIG_NET_POLL_CONTROLLER
3088         .ndo_poll_controller    = mv643xx_eth_netpoll,
3089 #endif
3090 };
3091
3092 static int mv643xx_eth_probe(struct platform_device *pdev)
3093 {
3094         struct mv643xx_eth_platform_data *pd;
3095         struct mv643xx_eth_private *mp;
3096         struct net_device *dev;
3097         struct phy_device *phydev = NULL;
3098         struct resource *res;
3099         int err;
3100
3101         pd = dev_get_platdata(&pdev->dev);
3102         if (pd == NULL) {
3103                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data\n");
3104                 return -ENODEV;
3105         }
3106
3107         if (pd->shared == NULL) {
3108                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data->shared\n");
3109                 return -ENODEV;
3110         }
3111
3112         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
3113         if (!dev)
3114                 return -ENOMEM;
3115
3116         SET_NETDEV_DEV(dev, &pdev->dev);
3117         mp = netdev_priv(dev);
3118         platform_set_drvdata(pdev, mp);
3119
3120         mp->shared = platform_get_drvdata(pd->shared);
3121         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
3122         mp->port_num = pd->port_number;
3123
3124         mp->dev = dev;
3125
3126         /* Kirkwood resets some registers on gated clocks. Especially
3127          * CLK125_BYPASS_EN must be cleared but is not available on
3128          * all other SoCs/System Controllers using this driver.
3129          */
3130         if (of_device_is_compatible(pdev->dev.of_node,
3131                                     "marvell,kirkwood-eth-port"))
3132                 wrlp(mp, PORT_SERIAL_CONTROL1,
3133                      rdlp(mp, PORT_SERIAL_CONTROL1) & ~CLK125_BYPASS_EN);
3134
3135         /*
3136          * Start with a default rate, and if there is a clock, allow
3137          * it to override the default.
3138          */
3139         mp->t_clk = 133000000;
3140         mp->clk = devm_clk_get(&pdev->dev, NULL);
3141         if (!IS_ERR(mp->clk)) {
3142                 clk_prepare_enable(mp->clk);
3143                 mp->t_clk = clk_get_rate(mp->clk);
3144         } else if (!IS_ERR(mp->shared->clk)) {
3145                 mp->t_clk = clk_get_rate(mp->shared->clk);
3146         }
3147
3148         set_params(mp, pd);
3149         netif_set_real_num_tx_queues(dev, mp->txq_count);
3150         netif_set_real_num_rx_queues(dev, mp->rxq_count);
3151
3152         err = 0;
3153         if (pd->phy_node) {
3154                 phydev = of_phy_connect(mp->dev, pd->phy_node,
3155                                         mv643xx_eth_adjust_link, 0,
3156                                         get_phy_mode(mp));
3157                 if (!phydev)
3158                         err = -ENODEV;
3159                 else
3160                         phy_addr_set(mp, phydev->mdio.addr);
3161         } else if (pd->phy_addr != MV643XX_ETH_PHY_NONE) {
3162                 phydev = phy_scan(mp, pd->phy_addr);
3163
3164                 if (IS_ERR(phydev))
3165                         err = PTR_ERR(phydev);
3166                 else
3167                         phy_init(mp, pd->speed, pd->duplex);
3168         }
3169         if (err == -ENODEV) {
3170                 err = -EPROBE_DEFER;
3171                 goto out;
3172         }
3173         if (err)
3174                 goto out;
3175
3176         dev->ethtool_ops = &mv643xx_eth_ethtool_ops;
3177
3178         init_pscr(mp, pd->speed, pd->duplex);
3179
3180
3181         mib_counters_clear(mp);
3182
3183         setup_timer(&mp->mib_counters_timer, mib_counters_timer_wrapper,
3184                     (unsigned long)mp);
3185         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
3186
3187         spin_lock_init(&mp->mib_counters_lock);
3188
3189         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
3190
3191         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, NAPI_POLL_WEIGHT);
3192
3193         setup_timer(&mp->rx_oom, oom_timer_wrapper, (unsigned long)mp);
3194
3195
3196         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
3197         BUG_ON(!res);
3198         dev->irq = res->start;
3199
3200         dev->netdev_ops = &mv643xx_eth_netdev_ops;
3201
3202         dev->watchdog_timeo = 2 * HZ;
3203         dev->base_addr = 0;
3204
3205         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_TSO;
3206         dev->vlan_features = dev->features;
3207
3208         dev->features |= NETIF_F_RXCSUM;
3209         dev->hw_features = dev->features;
3210
3211         dev->priv_flags |= IFF_UNICAST_FLT;
3212         dev->gso_max_segs = MV643XX_MAX_TSO_SEGS;
3213
3214         /* MTU range: 64 - 9500 */
3215         dev->min_mtu = 64;
3216         dev->max_mtu = 9500;
3217
3218         if (mp->shared->win_protect)
3219                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
3220
3221         netif_carrier_off(dev);
3222
3223         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
3224
3225         set_rx_coal(mp, 250);
3226         set_tx_coal(mp, 0);
3227
3228         err = register_netdev(dev);
3229         if (err)
3230                 goto out;
3231
3232         netdev_notice(dev, "port %d with MAC address %pM\n",
3233                       mp->port_num, dev->dev_addr);
3234
3235         if (mp->tx_desc_sram_size > 0)
3236                 netdev_notice(dev, "configured with sram\n");
3237
3238         return 0;
3239
3240 out:
3241         if (!IS_ERR(mp->clk))
3242                 clk_disable_unprepare(mp->clk);
3243         free_netdev(dev);
3244
3245         return err;
3246 }
3247
3248 static int mv643xx_eth_remove(struct platform_device *pdev)
3249 {
3250         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3251         struct net_device *dev = mp->dev;
3252
3253         unregister_netdev(mp->dev);
3254         if (dev->phydev)
3255                 phy_disconnect(dev->phydev);
3256         cancel_work_sync(&mp->tx_timeout_task);
3257
3258         if (!IS_ERR(mp->clk))
3259                 clk_disable_unprepare(mp->clk);
3260
3261         free_netdev(mp->dev);
3262
3263         return 0;
3264 }
3265
3266 static void mv643xx_eth_shutdown(struct platform_device *pdev)
3267 {
3268         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3269
3270         /* Mask all interrupts on ethernet port */
3271         wrlp(mp, INT_MASK, 0);
3272         rdlp(mp, INT_MASK);
3273
3274         if (netif_running(mp->dev))
3275                 port_reset(mp);
3276 }
3277
3278 static struct platform_driver mv643xx_eth_driver = {
3279         .probe          = mv643xx_eth_probe,
3280         .remove         = mv643xx_eth_remove,
3281         .shutdown       = mv643xx_eth_shutdown,
3282         .driver = {
3283                 .name   = MV643XX_ETH_NAME,
3284         },
3285 };
3286
3287 static struct platform_driver * const drivers[] = {
3288         &mv643xx_eth_shared_driver,
3289         &mv643xx_eth_driver,
3290 };
3291
3292 static int __init mv643xx_eth_init_module(void)
3293 {
3294         return platform_register_drivers(drivers, ARRAY_SIZE(drivers));
3295 }
3296 module_init(mv643xx_eth_init_module);
3297
3298 static void __exit mv643xx_eth_cleanup_module(void)
3299 {
3300         platform_unregister_drivers(drivers, ARRAY_SIZE(drivers));
3301 }
3302 module_exit(mv643xx_eth_cleanup_module);
3303
3304 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
3305               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
3306 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
3307 MODULE_LICENSE("GPL");
3308 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
3309 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);