drivers/net/ethernet/mellanox/mlx5/core/en_tx.c

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/tcp.h>
  34 #include <linux/if_vlan.h>
  35 #include "en.h"
  36 #include "ipoib/ipoib.h"
  37 #include "en_accel/ipsec_rxtx.h"
  38
  39 #define MLX5E_SQ_NOPS_ROOM  MLX5_SEND_WQE_MAX_WQEBBS
  40 #define MLX5E_SQ_STOP_ROOM (MLX5_SEND_WQE_MAX_WQEBBS +\
  41                             MLX5E_SQ_NOPS_ROOM)
  42
  43 static inline void mlx5e_tx_dma_unmap(struct device *pdev,
  44                                       struct mlx5e_sq_dma *dma)
  45 {
  46         switch (dma->type) {
  47         case MLX5E_DMA_MAP_SINGLE:
  48                 dma_unmap_single(pdev, dma->addr, dma->size, DMA_TO_DEVICE);
  49                 break;
  50         case MLX5E_DMA_MAP_PAGE:
  51                 dma_unmap_page(pdev, dma->addr, dma->size, DMA_TO_DEVICE);
  52                 break;
  53         default:
  54                 WARN_ONCE(true, "mlx5e_tx_dma_unmap unknown DMA type!\n");
  55         }
  56 }
  57
  58 static inline void mlx5e_dma_push(struct mlx5e_txqsq *sq,
  59                                   dma_addr_t addr,
  60                                   u32 size,
  61                                   enum mlx5e_dma_map_type map_type)
  62 {
  63         u32 i = sq->dma_fifo_pc & sq->dma_fifo_mask;
  64
  65         sq->db.dma_fifo[i].addr = addr;
  66         sq->db.dma_fifo[i].size = size;
  67         sq->db.dma_fifo[i].type = map_type;
  68         sq->dma_fifo_pc++;
  69 }
  70
  71 static inline struct mlx5e_sq_dma *mlx5e_dma_get(struct mlx5e_txqsq *sq, u32 i)
  72 {
  73         return &sq->db.dma_fifo[i & sq->dma_fifo_mask];
  74 }
  75
  76 static void mlx5e_dma_unmap_wqe_err(struct mlx5e_txqsq *sq, u8 num_dma)
  77 {
  78         int i;
  79
  80         for (i = 0; i < num_dma; i++) {
  81                 struct mlx5e_sq_dma *last_pushed_dma =
  82                         mlx5e_dma_get(sq, --sq->dma_fifo_pc);
  83
  84                 mlx5e_tx_dma_unmap(sq->pdev, last_pushed_dma);
  85         }
  86 }
  87
  88 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
  89                        void *accel_priv, select_queue_fallback_t fallback)
  90 {
  91         struct mlx5e_priv *priv = netdev_priv(dev);
  92         int channel_ix = fallback(dev, skb);
  93         u16 num_channels;
  94         int up = 0;
  95
  96         if (!netdev_get_num_tc(dev))
  97                 return channel_ix;
  98
  99         if (skb_vlan_tag_present(skb))
 100                 up = skb->vlan_tci >> VLAN_PRIO_SHIFT;
 101
 102         /* channel_ix can be larger than num_channels since
 103          * dev->num_real_tx_queues = num_channels * num_tc
 104          */
 105         num_channels = priv->channels.params.num_channels;
 106         if (channel_ix >= num_channels)
 107                 channel_ix = reciprocal_scale(channel_ix, num_channels);
 108
 109         return priv->channel_tc2txq[channel_ix][up];
 110 }
 111
 112 static inline int mlx5e_skb_l2_header_offset(struct sk_buff *skb)
 113 {
 114 #define MLX5E_MIN_INLINE (ETH_HLEN + VLAN_HLEN)
 115
 116         return max(skb_network_offset(skb), MLX5E_MIN_INLINE);
 117 }
 118
 119 static inline int mlx5e_skb_l3_header_offset(struct sk_buff *skb)
 120 {
 121         struct flow_keys keys;
 122
 123         if (skb_transport_header_was_set(skb))
 124                 return skb_transport_offset(skb);
 125         else if (skb_flow_dissect_flow_keys(skb, &keys, 0))
 126                 return keys.control.thoff;
 127         else
 128                 return mlx5e_skb_l2_header_offset(skb);
 129 }
 130
 131 static inline u16 mlx5e_calc_min_inline(enum mlx5_inline_modes mode,
 132                                         struct sk_buff *skb)
 133 {
 134         u16 hlen;
 135
 136         switch (mode) {
 137         case MLX5_INLINE_MODE_NONE:
 138                 return 0;
 139         case MLX5_INLINE_MODE_TCP_UDP:
 140                 hlen = eth_get_headlen(skb->data, skb_headlen(skb));
 141                 if (hlen == ETH_HLEN && !skb_vlan_tag_present(skb))
 142                         hlen += VLAN_HLEN;
 143                 break;
 144         case MLX5_INLINE_MODE_IP:
 145                 /* When transport header is set to zero, it means no transport
 146                  * header. When transport header is set to 0xff's, it means
 147                  * transport header wasn't set.
 148                  */
 149                 if (skb_transport_offset(skb)) {
 150                         hlen = mlx5e_skb_l3_header_offset(skb);
 151                         break;
 152                 }
 153                 /* fall through */
 154         case MLX5_INLINE_MODE_L2:
 155         default:
 156                 hlen = mlx5e_skb_l2_header_offset(skb);
 157         }
 158         return min_t(u16, hlen, skb->len);
 159 }
 160
 161 static inline void mlx5e_tx_skb_pull_inline(unsigned char **skb_data,
 162                                             unsigned int *skb_len,
 163                                             unsigned int len)
 164 {
 165         *skb_len -= len;
 166         *skb_data += len;
 167 }
 168
 169 static inline void mlx5e_insert_vlan(void *start, struct sk_buff *skb, u16 ihs,
 170                                      unsigned char **skb_data,
 171                                      unsigned int *skb_len)
 172 {
 173         struct vlan_ethhdr *vhdr = (struct vlan_ethhdr *)start;
 174         int cpy1_sz = 2 * ETH_ALEN;
 175         int cpy2_sz = ihs - cpy1_sz;
 176
 177         memcpy(vhdr, *skb_data, cpy1_sz);
 178         mlx5e_tx_skb_pull_inline(skb_data, skb_len, cpy1_sz);
 179         vhdr->h_vlan_proto = skb->vlan_proto;
 180         vhdr->h_vlan_TCI = cpu_to_be16(skb_vlan_tag_get(skb));
 181         memcpy(&vhdr->h_vlan_encapsulated_proto, *skb_data, cpy2_sz);
 182         mlx5e_tx_skb_pull_inline(skb_data, skb_len, cpy2_sz);
 183 }
 184
 185 static inline void
 186 mlx5e_txwqe_build_eseg_csum(struct mlx5e_txqsq *sq, struct sk_buff *skb, struct mlx5_wqe_eth_seg *eseg)
 187 {
 188         if (likely(skb->ip_summed == CHECKSUM_PARTIAL)) {
 189                 eseg->cs_flags = MLX5_ETH_WQE_L3_CSUM;
 190                 if (skb->encapsulation) {
 191                         eseg->cs_flags |= MLX5_ETH_WQE_L3_INNER_CSUM |
 192                                           MLX5_ETH_WQE_L4_INNER_CSUM;
 193                         sq->stats.csum_partial_inner++;
 194                 } else {
 195                         eseg->cs_flags |= MLX5_ETH_WQE_L4_CSUM;
 196                 }
 197         } else
 198                 sq->stats.csum_none++;
 199 }
 200
 201 static inline u16
 202 mlx5e_txwqe_build_eseg_gso(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 203                            struct mlx5_wqe_eth_seg *eseg, unsigned int *num_bytes)
 204 {
 205         u16 ihs;
 206
 207         eseg->mss    = cpu_to_be16(skb_shinfo(skb)->gso_size);
 208
 209         if (skb->encapsulation) {
 210                 ihs = skb_inner_transport_offset(skb) + inner_tcp_hdrlen(skb);
 211                 sq->stats.tso_inner_packets++;
 212                 sq->stats.tso_inner_bytes += skb->len - ihs;
 213         } else {
 214                 ihs = skb_transport_offset(skb) + tcp_hdrlen(skb);
 215                 sq->stats.tso_packets++;
 216                 sq->stats.tso_bytes += skb->len - ihs;
 217         }
 218
 219         *num_bytes = skb->len + (skb_shinfo(skb)->gso_segs - 1) * ihs;
 220         return ihs;
 221 }
 222
 223 static inline int
 224 mlx5e_txwqe_build_dsegs(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 225                         unsigned char *skb_data, u16 headlen,
 226                         struct mlx5_wqe_data_seg *dseg)
 227 {
 228         dma_addr_t dma_addr = 0;
 229         u8 num_dma          = 0;
 230         int i;
 231
 232         if (headlen) {
 233                 dma_addr = dma_map_single(sq->pdev, skb_data, headlen,
 234                                           DMA_TO_DEVICE);
 235                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 236                         return -ENOMEM;
 237
 238                 dseg->addr       = cpu_to_be64(dma_addr);
 239                 dseg->lkey       = sq->mkey_be;
 240                 dseg->byte_count = cpu_to_be32(headlen);
 241
 242                 mlx5e_dma_push(sq, dma_addr, headlen, MLX5E_DMA_MAP_SINGLE);
 243                 num_dma++;
 244                 dseg++;
 245         }
 246
 247         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 248                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
 249                 int fsz = skb_frag_size(frag);
 250
 251                 dma_addr = skb_frag_dma_map(sq->pdev, frag, 0, fsz,
 252                                             DMA_TO_DEVICE);
 253                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 254                         return -ENOMEM;
 255
 256                 dseg->addr       = cpu_to_be64(dma_addr);
 257                 dseg->lkey       = sq->mkey_be;
 258                 dseg->byte_count = cpu_to_be32(fsz);
 259
 260                 mlx5e_dma_push(sq, dma_addr, fsz, MLX5E_DMA_MAP_PAGE);
 261                 num_dma++;
 262                 dseg++;
 263         }
 264
 265         return num_dma;
 266 }
 267
 268 static inline void
 269 mlx5e_txwqe_complete(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 270                      u8 opcode, u16 ds_cnt, u32 num_bytes, u8 num_dma,
 271                      struct mlx5e_tx_wqe_info *wi, struct mlx5_wqe_ctrl_seg *cseg)
 272 {
 273         struct mlx5_wq_cyc *wq = &sq->wq;
 274         u16 pi;
 275
 276         wi->num_bytes = num_bytes;
 277         wi->num_dma = num_dma;
 278         wi->num_wqebbs = DIV_ROUND_UP(ds_cnt, MLX5_SEND_WQEBB_NUM_DS);
 279         wi->skb = skb;
 280
 281         cseg->opmod_idx_opcode = cpu_to_be32((sq->pc << 8) | opcode);
 282         cseg->qpn_ds           = cpu_to_be32((sq->sqn << 8) | ds_cnt);
 283
 284         netdev_tx_sent_queue(sq->txq, num_bytes);
 285
 286         if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP))
 287                 skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
 288
 289         sq->pc += wi->num_wqebbs;
 290         if (unlikely(!mlx5e_wqc_has_room_for(wq, sq->cc, sq->pc, MLX5E_SQ_STOP_ROOM))) {
 291                 netif_tx_stop_queue(sq->txq);
 292                 sq->stats.stopped++;
 293         }
 294
 295         if (!skb->xmit_more || netif_xmit_stopped(sq->txq))
 296                 mlx5e_notify_hw(wq, sq->pc, sq->uar_map, cseg);
 297
 298         /* fill sq edge with nops to avoid wqe wrap around */
 299         while ((pi = (sq->pc & wq->sz_m1)) > sq->edge) {
 300                 sq->db.wqe_info[pi].skb = NULL;
 301                 mlx5e_post_nop(wq, sq->sqn, &sq->pc);
 302                 sq->stats.nop++;
 303         }
 304 }
 305
 306 static netdev_tx_t mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 307                                  struct mlx5e_tx_wqe *wqe, u16 pi)
 308 {
 309         struct mlx5e_tx_wqe_info *wi   = &sq->db.wqe_info[pi];
 310
 311         struct mlx5_wqe_ctrl_seg *cseg = &wqe->ctrl;
 312         struct mlx5_wqe_eth_seg  *eseg = &wqe->eth;
 313
 314         unsigned char *skb_data = skb->data;
 315         unsigned int skb_len = skb->len;
 316         u8  opcode = MLX5_OPCODE_SEND;
 317         unsigned int num_bytes;
 318         int num_dma;
 319         u16 headlen;
 320         u16 ds_cnt;
 321         u16 ihs;
 322
 323         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
 324
 325         if (skb_is_gso(skb)) {
 326                 opcode = MLX5_OPCODE_LSO;
 327                 ihs = mlx5e_txwqe_build_eseg_gso(sq, skb, eseg, &num_bytes);
 328                 sq->stats.packets += skb_shinfo(skb)->gso_segs;
 329         } else {
 330                 ihs = mlx5e_calc_min_inline(sq->min_inline_mode, skb);
 331                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
 332                 sq->stats.packets++;
 333         }
 334         sq->stats.bytes += num_bytes;
 335         sq->stats.xmit_more += skb->xmit_more;
 336
 337         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 338         if (ihs) {
 339                 if (skb_vlan_tag_present(skb)) {
 340                         mlx5e_insert_vlan(eseg->inline_hdr.start, skb, ihs, &skb_data, &skb_len);
 341                         ihs += VLAN_HLEN;
 342                 } else {
 343                         memcpy(eseg->inline_hdr.start, skb_data, ihs);
 344                         mlx5e_tx_skb_pull_inline(&skb_data, &skb_len, ihs);
 345                 }
 346                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
 347                 ds_cnt += DIV_ROUND_UP(ihs - sizeof(eseg->inline_hdr.start), MLX5_SEND_WQE_DS);
 348         } else if (skb_vlan_tag_present(skb)) {
 349                 eseg->insert.type = cpu_to_be16(MLX5_ETH_WQE_INSERT_VLAN);
 350                 eseg->insert.vlan_tci = cpu_to_be16(skb_vlan_tag_get(skb));
 351         }
 352
 353         headlen = skb_len - skb->data_len;
 354         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb_data, headlen,
 355                                           (struct mlx5_wqe_data_seg *)cseg + ds_cnt);
 356         if (unlikely(num_dma < 0))
 357                 goto dma_unmap_wqe_err;
 358
 359         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt + num_dma,
 360                              num_bytes, num_dma, wi, cseg);
 361
 362         return NETDEV_TX_OK;
 363
 364 dma_unmap_wqe_err:
 365         sq->stats.dropped++;
 366         mlx5e_dma_unmap_wqe_err(sq, wi->num_dma);
 367
 368         dev_kfree_skb_any(skb);
 369
 370         return NETDEV_TX_OK;
 371 }
 372
 373 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev)
 374 {
 375         struct mlx5e_priv *priv = netdev_priv(dev);
 376         struct mlx5e_txqsq *sq = priv->txq2sq[skb_get_queue_mapping(skb)];
 377         struct mlx5_wq_cyc *wq = &sq->wq;
 378         u16 pi = sq->pc & wq->sz_m1;
 379         struct mlx5e_tx_wqe *wqe = mlx5_wq_cyc_get_wqe(wq, pi);
 380
 381         memset(wqe, 0, sizeof(*wqe));
 382
 383 #ifdef CONFIG_MLX5_EN_IPSEC
 384         if (sq->state & BIT(MLX5E_SQ_STATE_IPSEC)) {
 385                 skb = mlx5e_ipsec_handle_tx_skb(dev, wqe, skb);
 386                 if (unlikely(!skb))
 387                         return NETDEV_TX_OK;
 388         }
 389 #endif
 390
 391         return mlx5e_sq_xmit(sq, skb, wqe, pi);
 392 }
 393
 394 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget)
 395 {
 396         struct mlx5e_txqsq *sq;
 397         u32 dma_fifo_cc;
 398         u32 nbytes;
 399         u16 npkts;
 400         u16 sqcc;
 401         int i;
 402
 403         sq = container_of(cq, struct mlx5e_txqsq, cq);
 404
 405         if (unlikely(!test_bit(MLX5E_SQ_STATE_ENABLED, &sq->state)))
 406                 return false;
 407
 408         npkts = 0;
 409         nbytes = 0;
 410
 411         /* sq->cc must be updated only after mlx5_cqwq_update_db_record(),
 412          * otherwise a cq overrun may occur
 413          */
 414         sqcc = sq->cc;
 415
 416         /* avoid dirtying sq cache line every cqe */
 417         dma_fifo_cc = sq->dma_fifo_cc;
 418
 419         for (i = 0; i < MLX5E_TX_CQ_POLL_BUDGET; i++) {
 420                 struct mlx5_cqe64 *cqe;
 421                 u16 wqe_counter;
 422                 bool last_wqe;
 423
 424                 cqe = mlx5_cqwq_get_cqe(&cq->wq);
 425                 if (!cqe)
 426                         break;
 427
 428                 mlx5_cqwq_pop(&cq->wq);
 429
 430                 wqe_counter = be16_to_cpu(cqe->wqe_counter);
 431
 432                 do {
 433                         struct mlx5e_tx_wqe_info *wi;
 434                         struct sk_buff *skb;
 435                         u16 ci;
 436                         int j;
 437
 438                         last_wqe = (sqcc == wqe_counter);
 439
 440                         ci = sqcc & sq->wq.sz_m1;
 441                         wi = &sq->db.wqe_info[ci];
 442                         skb = wi->skb;
 443
 444                         if (unlikely(!skb)) { /* nop */
 445                                 sqcc++;
 446                                 continue;
 447                         }
 448
 449                         if (unlikely(skb_shinfo(skb)->tx_flags &
 450                                      SKBTX_HW_TSTAMP)) {
 451                                 struct skb_shared_hwtstamps hwts = {};
 452
 453                                 mlx5e_fill_hwstamp(sq->tstamp,
 454                                                    get_cqe_ts(cqe), &hwts);
 455                                 skb_tstamp_tx(skb, &hwts);
 456                         }
 457
 458                         for (j = 0; j < wi->num_dma; j++) {
 459                                 struct mlx5e_sq_dma *dma =
 460                                         mlx5e_dma_get(sq, dma_fifo_cc++);
 461
 462                                 mlx5e_tx_dma_unmap(sq->pdev, dma);
 463                         }
 464
 465                         npkts++;
 466                         nbytes += wi->num_bytes;
 467                         sqcc += wi->num_wqebbs;
 468                         napi_consume_skb(skb, napi_budget);
 469                 } while (!last_wqe);
 470         }
 471
 472         mlx5_cqwq_update_db_record(&cq->wq);
 473
 474         /* ensure cq space is freed before enabling more cqes */
 475         wmb();
 476
 477         sq->dma_fifo_cc = dma_fifo_cc;
 478         sq->cc = sqcc;
 479
 480         netdev_tx_completed_queue(sq->txq, npkts, nbytes);
 481
 482         if (netif_tx_queue_stopped(sq->txq) &&
 483             mlx5e_wqc_has_room_for(&sq->wq, sq->cc, sq->pc, MLX5E_SQ_STOP_ROOM)) {
 484                 netif_tx_wake_queue(sq->txq);
 485                 sq->stats.wake++;
 486         }
 487
 488         return (i == MLX5E_TX_CQ_POLL_BUDGET);
 489 }
 490
 491 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq)
 492 {
 493         struct mlx5e_tx_wqe_info *wi;
 494         struct sk_buff *skb;
 495         u16 ci;
 496         int i;
 497
 498         while (sq->cc != sq->pc) {
 499                 ci = sq->cc & sq->wq.sz_m1;
 500                 wi = &sq->db.wqe_info[ci];
 501                 skb = wi->skb;
 502
 503                 if (!skb) { /* nop */
 504                         sq->cc++;
 505                         continue;
 506                 }
 507
 508                 for (i = 0; i < wi->num_dma; i++) {
 509                         struct mlx5e_sq_dma *dma =
 510                                 mlx5e_dma_get(sq, sq->dma_fifo_cc++);
 511
 512                         mlx5e_tx_dma_unmap(sq->pdev, dma);
 513                 }
 514
 515                 dev_kfree_skb_any(skb);
 516                 sq->cc += wi->num_wqebbs;
 517         }
 518 }
 519
 520 #ifdef CONFIG_MLX5_CORE_IPOIB
 521
 522 struct mlx5_wqe_eth_pad {
 523         u8 rsvd0[16];
 524 };
 525
 526 struct mlx5i_tx_wqe {
 527         struct mlx5_wqe_ctrl_seg     ctrl;
 528         struct mlx5_wqe_datagram_seg datagram;
 529         struct mlx5_wqe_eth_pad      pad;
 530         struct mlx5_wqe_eth_seg      eth;
 531 };
 532
 533 static inline void
 534 mlx5i_txwqe_build_datagram(struct mlx5_av *av, u32 dqpn, u32 dqkey,
 535                            struct mlx5_wqe_datagram_seg *dseg)
 536 {
 537         memcpy(&dseg->av, av, sizeof(struct mlx5_av));
 538         dseg->av.dqp_dct = cpu_to_be32(dqpn | MLX5_EXTENDED_UD_AV);
 539         dseg->av.key.qkey.qkey = cpu_to_be32(dqkey);
 540 }
 541
 542 netdev_tx_t mlx5i_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 543                           struct mlx5_av *av, u32 dqpn, u32 dqkey)
 544 {
 545         struct mlx5_wq_cyc       *wq   = &sq->wq;
 546         u16                       pi   = sq->pc & wq->sz_m1;
 547         struct mlx5i_tx_wqe      *wqe  = mlx5_wq_cyc_get_wqe(wq, pi);
 548         struct mlx5e_tx_wqe_info *wi   = &sq->db.wqe_info[pi];
 549
 550         struct mlx5_wqe_ctrl_seg     *cseg = &wqe->ctrl;
 551         struct mlx5_wqe_datagram_seg *datagram = &wqe->datagram;
 552         struct mlx5_wqe_eth_seg      *eseg = &wqe->eth;
 553
 554         unsigned char *skb_data = skb->data;
 555         unsigned int skb_len = skb->len;
 556         u8  opcode = MLX5_OPCODE_SEND;
 557         unsigned int num_bytes;
 558         int num_dma;
 559         u16 headlen;
 560         u16 ds_cnt;
 561         u16 ihs;
 562
 563         memset(wqe, 0, sizeof(*wqe));
 564
 565         mlx5i_txwqe_build_datagram(av, dqpn, dqkey, datagram);
 566
 567         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
 568
 569         if (skb_is_gso(skb)) {
 570                 opcode = MLX5_OPCODE_LSO;
 571                 ihs = mlx5e_txwqe_build_eseg_gso(sq, skb, eseg, &num_bytes);
 572                 sq->stats.packets += skb_shinfo(skb)->gso_segs;
 573         } else {
 574                 ihs = mlx5e_calc_min_inline(sq->min_inline_mode, skb);
 575                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
 576                 sq->stats.packets++;
 577         }
 578
 579         sq->stats.bytes += num_bytes;
 580         sq->stats.xmit_more += skb->xmit_more;
 581
 582         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 583         if (ihs) {
 584                 memcpy(eseg->inline_hdr.start, skb_data, ihs);
 585                 mlx5e_tx_skb_pull_inline(&skb_data, &skb_len, ihs);
 586                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
 587                 ds_cnt += DIV_ROUND_UP(ihs - sizeof(eseg->inline_hdr.start), MLX5_SEND_WQE_DS);
 588         }
 589
 590         headlen = skb_len - skb->data_len;
 591         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb_data, headlen,
 592                                           (struct mlx5_wqe_data_seg *)cseg + ds_cnt);
 593         if (unlikely(num_dma < 0))
 594                 goto dma_unmap_wqe_err;
 595
 596         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt + num_dma,
 597                              num_bytes, num_dma, wi, cseg);
 598
 599         return NETDEV_TX_OK;
 600
 601 dma_unmap_wqe_err:
 602         sq->stats.dropped++;
 603         mlx5e_dma_unmap_wqe_err(sq, wi->num_dma);
 604
 605         dev_kfree_skb_any(skb);
 606
 607         return NETDEV_TX_OK;
 608 }
 609
 610 #endif