packages/devs/eth/arm/iq80310/v2_0/include/devs_eth_iq80310.inl

   1 //==========================================================================
   2 //
   3 //      devs/eth/arm/iq80310/include/devs_eth_arm_iq80310.inl
   4 //
   5 //      IQ80310 ethernet I/O definitions.
   6 //
   7 //==========================================================================
   8 //####ECOSGPLCOPYRIGHTBEGIN####
   9 // -------------------------------------------
  10 // This file is part of eCos, the Embedded Configurable Operating System.
  11 // Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
  12 //
  13 // eCos is free software; you can redistribute it and/or modify it under
  14 // the terms of the GNU General Public License as published by the Free
  15 // Software Foundation; either version 2 or (at your option) any later version.
  16 //
  17 // eCos is distributed in the hope that it will be useful, but WITHOUT ANY
  18 // WARRANTY; without even the implied warranty of MERCHANTABILITY or
  19 // FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  20 // for more details.
  21 //
  22 // You should have received a copy of the GNU General Public License along
  23 // with eCos; if not, write to the Free Software Foundation, Inc.,
  24 // 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  25 //
  26 // As a special exception, if other files instantiate templates or use macros
  27 // or inline functions from this file, or you compile this file and link it
  28 // with other works to produce a work based on this file, this file does not
  29 // by itself cause the resulting work to be covered by the GNU General Public
  30 // License. However the source code for this file must still be made available
  31 // in accordance with section (3) of the GNU General Public License.
  32 //
  33 // This exception does not invalidate any other reasons why a work based on
  34 // this file might be covered by the GNU General Public License.
  35 //
  36 // Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
  37 // at http://sources.redhat.com/ecos/ecos-license/
  38 // -------------------------------------------
  39 //####ECOSGPLCOPYRIGHTEND####
  40 //==========================================================================
  41 //#####DESCRIPTIONBEGIN####
  42 //
  43 // Author(s):   msalter
  44 // Contributors:msalter
  45 // Date:        2001-12-20
  46 // Purpose:     IQ80310 ethernet defintions
  47 //####DESCRIPTIONEND####
  48 //==========================================================================
  49
  50 #include <cyg/hal/hal_intr.h>           // CYGNUM_HAL_INTERRUPT_ETHERNET
  51 #include <cyg/hal/hal_cache.h>          // HAL_DCACHE_LINE_SIZE
  52 #include <cyg/hal/plf_io.h>             // CYGARC_UNCACHED_ADDRESS
  53
  54 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80310_ETH0
  55
  56 // Bus masters can get to all of SDRAM using direct mapping.
  57 #define CYGHWR_INTEL_I82559_PCI_VIRT_TO_BUS( _x_ ) ((cyg_uint32)CYGARC_VIRT_TO_BUS(_x_))
  58
  59 #ifndef CYGSEM_DEVS_ETH_ARM_IQ80310_ETH0_SET_ESA
  60 # define CYGHWR_DEVS_ETH_INTEL_I82559_HAS_ONE_EEPROM 0
  61 # define CYGHWR_DEVS_ETH_INTEL_I82559_HAS_ONE_EEPROM_WITHOUT_CRC
  62 #endif
  63
  64 #define MAX_PACKET_SIZE   1536
  65 #define SIZEOF_DESCRIPTOR 16
  66 #define MISC_MEM          1128     // selftest, ioctl and statistics
  67
  68 #define CYGHWR_INTEL_I82559_PCI_MEM_MAP_SIZE \
  69   (((MAX_PACKET_SIZE + SIZEOF_DESCRIPTOR) * \
  70      (CYGNUM_DEVS_ETH_INTEL_I82559_MAX_TX_DESCRIPTORS + \
  71       CYGNUM_DEVS_ETH_INTEL_I82559_MAX_RX_DESCRIPTORS)) + \
  72    MISC_MEM)
  73
  74 static char pci_mem_buffer[CYGHWR_INTEL_I82559_PCI_MEM_MAP_SIZE + HAL_DCACHE_LINE_SIZE];
  75
  76 #define CYGHWR_INTEL_I82559_PCI_MEM_MAP_BASE \
  77   (CYGARC_UNCACHED_ADDRESS(((unsigned)pci_mem_buffer + HAL_DCACHE_LINE_SIZE - 1) & ~(HAL_DCACHE_LINE_SIZE - 1)))
  78
  79 static I82559 i82559_eth0_priv_data = {
  80 #ifdef CYGSEM_DEVS_ETH_ARM_IQ80310_ETH0_SET_ESA
  81     hardwired_esa: 1,
  82     mac_address: CYGDAT_DEVS_ETH_ARM_IQ80310_ETH0_ESA
  83 #else
  84     hardwired_esa: 0,
  85 #endif
  86 };
  87
  88 ETH_DRV_SC(i82559_sc0,
  89            &i82559_eth0_priv_data,      // Driver specific data
  90            CYGDAT_DEVS_ETH_ARM_IQ80310_ETH0_NAME, // Name for device
  91            i82559_start,
  92            i82559_stop,
  93            i82559_ioctl,
  94            i82559_can_send,
  95            i82559_send,
  96            i82559_recv,
  97            i82559_deliver,
  98            i82559_poll,
  99            i82559_int_vector
 100     );
 101
 102 NETDEVTAB_ENTRY(i82559_netdev0,
 103                 "i82559_" CYGDAT_DEVS_ETH_ARM_IQ80310_ETH0_NAME,
 104                 i82559_init,
 105                 &i82559_sc0);
 106
 107 #endif // CYGPKG_DEVS_ETH_ARM_IQ80310_ETH0
 108
 109
 110 // These arrays are used for sanity checking of pointers
 111 I82559 *
 112 i82559_priv_array[CYGNUM_DEVS_ETH_INTEL_I82559_DEV_COUNT] = {
 113 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80310_ETH0
 114     &i82559_eth0_priv_data,
 115 #endif
 116 };
 117
 118 #ifdef CYGDBG_USE_ASSERTS
 119 // These are only used when assertions are enabled
 120 cyg_netdevtab_entry_t *
 121 i82559_netdev_array[CYGNUM_DEVS_ETH_INTEL_I82559_DEV_COUNT] = {
 122 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80310_ETH0
 123     &i82559_netdev0,
 124 #endif
 125 };
 126
 127 struct eth_drv_sc *
 128 i82559_sc_array[CYGNUM_DEVS_ETH_INTEL_I82559_DEV_COUNT] = {
 129 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80310_ETH0
 130     &i82559_sc0,
 131 #endif
 132 };
 133 #endif // CYGDBG_USE_ASSERTS
 134
 135 // EOF devs_eth_arm_iq80310.inl