packages/devs/eth/arm/mx27ads/v2_0/include/devs_eth_arm_board.inl

   1 //==========================================================================
   2 //
   3 //      devs_eth_arm_board.inl
   4 //
   5 //      Board ethernet I/O definitions.
   6 //
   7 //==========================================================================
   8 //####ECOSGPLCOPYRIGHTBEGIN####
   9 // -------------------------------------------
  10 // This file is part of eCos, the Embedded Configurable Operating System.
  11 // Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
  12 //
  13 // eCos is free software; you can redistribute it and/or modify it under
  14 // the terms of the GNU General Public License as published by the Free
  15 // Software Foundation; either version 2 or (at your option) any later version.
  16 //
  17 // eCos is distributed in the hope that it will be useful, but WITHOUT ANY
  18 // WARRANTY; without even the implied warranty of MERCHANTABILITY or
  19 // FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  20 // for more details.
  21 //
  22 // You should have received a copy of the GNU General Public License along
  23 // with eCos; if not, write to the Free Software Foundation, Inc.,
  24 // 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  25 //
  26 // As a special exception, if other files instantiate templates or use macros
  27 // or inline functions from this file, or you compile this file and link it
  28 // with other works to produce a work based on this file, this file does not
  29 // by itself cause the resulting work to be covered by the GNU General Public
  30 // License. However the source code for this file must still be made available
  31 // in accordance with section (3) of the GNU General Public License.
  32 //
  33 // This exception does not invalidate any other reasons why a work based on
  34 // this file might be covered by the GNU General Public License.
  35 //
  36 // Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
  37 // at http://sources.redhat.com/ecos/ecos-license/
  38 // -------------------------------------------
  39 //####ECOSGPLCOPYRIGHTEND####
  40 //===========================================================================
  41
  42 #include <cyg/hal/hal_intr.h>           // CYGNUM_HAL_INTERRUPT_ETHR
  43 #include <cyg/hal/hal_if.h>
  44
  45 #ifdef CYGPKG_REDBOOT
  46 #include <pkgconf/redboot.h>
  47 #ifdef CYGSEM_REDBOOT_FLASH_CONFIG
  48 #include <redboot.h>
  49 #include <flash_config.h>
  50 #endif
  51 #endif
  52
  53 extern unsigned int sys_ver;
  54
  55 #ifdef __WANT_DEVS
  56
  57 #ifdef CYGPKG_DEVS_ETH_ARM_MXCBOARD_ETH0
  58
  59 #if defined(CYGPKG_REDBOOT) && defined(CYGSEM_REDBOOT_FLASH_CONFIG)
  60 RedBoot_config_option("Set " CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME " network hardware address [MAC]",
  61                       eth0_esa,
  62                       ALWAYS_ENABLED, true,
  63                       CONFIG_BOOL, false
  64                      );
  65 RedBoot_config_option(CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME " network hardware address [MAC]",
  66                       eth0_esa_data,
  67                       "eth0_esa", true,
  68                       CONFIG_ESA, 0
  69                      );
  70 RedBoot_config_option("Set FEC network hardware address [MAC]",
  71                       fec_esa,
  72                       ALWAYS_ENABLED, true,
  73                       CONFIG_BOOL, false
  74                      );
  75 RedBoot_config_option("FEC network hardware address [MAC]",
  76                       fec_esa_data,
  77                       "fec_esa", true,
  78                       CONFIG_ESA, 0
  79                      );
  80 #endif // CYGPKG_REDBOOT && CYGSEM_REDBOOT_FLASH_CONFIG
  81
  82 #ifdef CYGSEM_HAL_VIRTUAL_VECTOR_SUPPORT
  83 // Note that this section *is* active in an application, outside RedBoot,
  84 // where the above section is not included.
  85
  86 #include <cyg/hal/hal_if.h>
  87
  88 #ifndef CONFIG_ESA
  89 #define CONFIG_ESA (6)
  90 #endif
  91 #ifndef CONFIG_BOOL
  92 #define CONFIG_BOOL (1)
  93 #endif
  94
  95 cyg_bool _board_provide_eth0_esa(struct cs8900a_priv_data* cpd)
  96 {
  97     cyg_bool set_esa;
  98     int ok;
  99     ok = CYGACC_CALL_IF_FLASH_CFG_OP( CYGNUM_CALL_IF_FLASH_CFG_GET,
 100                                       "eth0_esa", &set_esa, CONFIG_BOOL);
 101     if (ok && set_esa) {
 102         ok = CYGACC_CALL_IF_FLASH_CFG_OP( CYGNUM_CALL_IF_FLASH_CFG_GET,
 103                                           "eth0_esa_data", cpd->esa, CONFIG_ESA);
 104     }
 105
 106     return ok && set_esa;
 107 }
 108
 109 void _board_provide_fec_esa(void)
 110 {
 111     cyg_bool set_esa;
 112     cyg_uint8 addr[6];
 113     int ok;
 114
 115     ok = CYGACC_CALL_IF_FLASH_CFG_OP( CYGNUM_CALL_IF_FLASH_CFG_GET,
 116                                       "fec_esa", &set_esa, CONFIG_BOOL);
 117     diag_printf("Ethernet FEC MAC address: ");
 118     if (ok && set_esa) {
 119         CYGACC_CALL_IF_FLASH_CFG_OP( CYGNUM_CALL_IF_FLASH_CFG_GET,
 120                                      "fec_esa_data", addr, CONFIG_ESA);
 121         //diag_printf("%02x:%02x:%02x:%02x:%02x:%02x\n",
 122         //            addr[0], addr[1], addr[2], addr[3], addr[4], addr[5]);
 123         if(sys_ver == SOC_SILICONID_Rev1_0) {
 124                 writel(addr[5], SOC_FEC_MAC_BASE + 0x0);
 125                 writel(addr[4], SOC_FEC_MAC_BASE + 0x4);
 126                 writel(addr[3], SOC_FEC_MAC_BASE + 0x8);
 127                 writel(addr[2], SOC_FEC_MAC_BASE + 0xC);
 128                 writel(addr[1], SOC_FEC_MAC_BASE + 0x10);
 129                 writel(addr[0], SOC_FEC_MAC_BASE + 0x14);
 130                 addr[5] = readl(SOC_FEC_MAC_BASE + 0x0);
 131                 addr[4] = readl(SOC_FEC_MAC_BASE + 0x4);
 132                 addr[3] = readl(SOC_FEC_MAC_BASE + 0x8);
 133                 addr[2] = readl(SOC_FEC_MAC_BASE + 0xC);
 134                 addr[1] = readl(SOC_FEC_MAC_BASE + 0x10);
 135                 addr[0] = readl(SOC_FEC_MAC_BASE + 0x14);
 136         } else {
 137                 writel(addr[5], SOC_FEC_MAC_BASE2 + 0x0);
 138                 writel(addr[4], SOC_FEC_MAC_BASE2 + 0x4);
 139                 writel(addr[3], SOC_FEC_MAC_BASE2 + 0x8);
 140                 writel(addr[2], SOC_FEC_MAC_BASE2 + 0xC);
 141                 writel(addr[1], SOC_FEC_MAC_BASE2 + 0x10);
 142                 writel(addr[0], SOC_FEC_MAC_BASE2 + 0x14);
 143                 addr[5] = readl(SOC_FEC_MAC_BASE2 + 0x0);
 144                 addr[4] = readl(SOC_FEC_MAC_BASE2 + 0x4);
 145                 addr[3] = readl(SOC_FEC_MAC_BASE2 + 0x8);
 146                 addr[2] = readl(SOC_FEC_MAC_BASE2 + 0xC);
 147                 addr[1] = readl(SOC_FEC_MAC_BASE2 + 0x10);
 148                 addr[0] = readl(SOC_FEC_MAC_BASE2 + 0x14);
 149         }
 150         diag_printf("%02x:%02x:%02x:%02x:%02x:%02x\n",
 151                     addr[0], addr[1], addr[2], addr[3], addr[4], addr[5]);
 152     } else {
 153         diag_printf("is not set\n");
 154     }
 155 }
 156
 157 RedBoot_init(_board_provide_fec_esa, RedBoot_INIT_LAST);
 158 #endif // CYGSEM_HAL_VIRTUAL_VECTOR_SUPPORT
 159
 160
 161 // ------------------------------------------------------------------------
 162 // EEPROM access functions
 163 //
 164 #define PP_ECR                  0x0040
 165 #define PP_EE_READ_CMD          0x0200
 166 #define PP_EE_WRITE_CMD         0x0100
 167 #define PP_EE_EWEN_CMD          0x00F0
 168 #define PP_EE_EWDS_CMD          0x0000
 169 #define PP_EE_ERASE_CMD         0x0300
 170
 171 #define PP_EE_DATA              0x0042
 172 #define PP_EE_ADDR_W0           0x001C
 173 #define PP_EE_ADDR_W1           0x001D
 174 #define PP_EE_ADDR_W2           0x001E
 175
 176 #define EE_TIMEOUT              50000
 177 __inline__ cyg_uint16 read_eeprom(cyg_addrword_t base, cyg_uint16 offset)
 178 {
 179     unsigned long timeout = EE_TIMEOUT;
 180     if (get_reg(base, PP_SelfStat) & PP_SelfStat_EEPROM) {
 181 #if 0
 182         diag_printf("EEPROM PP_SelfStat=0x%x\n", get_reg(base, PP_SelfStat));
 183 #endif
 184     } else {
 185         diag_printf("Error: NO EEPROM present\n");
 186         return 0;
 187     }
 188
 189     while ((timeout -- > 0) && (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY))
 190         ;
 191     if (timeout == 0) {
 192         diag_printf("read_eeprom() timeout\n");
 193         return 0;
 194     }
 195     timeout = EE_TIMEOUT;
 196     put_reg(base, PP_ECR, (offset | PP_EE_READ_CMD));
 197     while ((timeout -- > 0) && (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY))
 198         ;
 199     if (timeout == 0) {
 200         diag_printf("read_eeprom() timeout\n");
 201         return 0;
 202     }
 203     return get_reg(base, PP_EE_DATA);
 204 }
 205
 206 /*
 207  * Write a word to an EEPROM location
 208  * base: package page base (IO base)
 209  * offset: the EEPROM word offset starting from 0. So for word 1, should pass in 1
 210  * data: 16 bit data to be written into EEPRM
 211  */
 212 __inline__ void write_eeprom(cyg_addrword_t base, cyg_uint16 offset, cyg_uint16 data)
 213 {
 214     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 215         ;
 216     put_reg(base, PP_ECR, PP_EE_EWEN_CMD);
 217     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 218         ;
 219     put_reg(base, PP_ECR, PP_EE_ERASE_CMD|offset);
 220     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 221         ;
 222     put_reg(base, PP_EE_DATA, data);
 223     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 224         ;
 225     put_reg(base, PP_ECR, (PP_EE_WRITE_CMD|offset));
 226     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 227         ;
 228     put_reg(base, PP_ECR, PP_EE_EWDS_CMD);
 229     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 230         ;
 231 }
 232
 233 #define CS8900A_RESET_BYPASS /* define it when reset is done early */
 234
 235 static __inline__ void copy_eeprom(cyg_addrword_t base)
 236 {
 237     cyg_uint16 esa_word;
 238     int i;
 239     for (i = 0;  i < 6;  i += 2) {
 240         esa_word = read_eeprom(base, PP_EE_ADDR_W0 + (i/2));
 241         put_reg(base, (PP_IA+i), esa_word);
 242 //         diag_printf("base=0x%x, copy_eeprom (0x%04x)\n", base, esa_word);
 243     }
 244 }
 245
 246 #undef  CYGHWR_CL_CS8900A_PLF_RESET
 247 #define CYGHWR_CL_CS8900A_PLF_RESET(base) copy_eeprom(base)
 248
 249 static cs8900a_priv_data_t cs8900a_eth0_priv_data = {
 250     base : (cyg_addrword_t) BOARD_CS_LAN_BASE,
 251     interrupt: CYGNUM_HAL_INTERRUPT_ETH,
 252 #ifdef CYGSEM_DEVS_ETH_ARM_MXCBOARD_ETH0_SET_ESA
 253     esa : CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_ESA,
 254     hardwired_esa : true,
 255 #else
 256     hardwired_esa : false,
 257 #endif
 258 #ifdef CYGSEM_HAL_VIRTUAL_VECTOR_SUPPORT
 259     provide_esa : &_board_provide_eth0_esa,
 260 #else
 261     provide_esa : NULL,
 262 #endif
 263 };
 264
 265 ETH_DRV_SC(cs8900a_sc,
 266            &cs8900a_eth0_priv_data, // Driver specific data
 267            CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME,
 268            cs8900a_start,
 269            cs8900a_stop,
 270            cs8900a_control,
 271            cs8900a_can_send,
 272            cs8900a_send,
 273            cs8900a_recv,
 274            cs8900a_deliver,     // "pseudoDSR" called from fast net thread
 275            cs8900a_poll,        // poll function, encapsulates ISR and DSR
 276            cs8900a_int_vector);
 277
 278 NETDEVTAB_ENTRY(cs8900a_netdev,
 279                 "cs8900a_" CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME,
 280                 cs8900a_init,
 281                 &cs8900a_sc);
 282
 283 #endif // CYGPKG_DEVS_ETH_ARM_MXCBOARD_ETH0
 284
 285 #endif // __WANT_DEVS