Initial revision
[karo-tx-redboot.git] / packages / hal / arm / mx27 / karo / v1_0 / src / tx27_misc.c
1 //==========================================================================
2 //
3 //      tx27_misc.c
4 //
5 //      HAL misc board support code for the tx27
6 //
7 //==========================================================================
8 //####ECOSGPLCOPYRIGHTBEGIN####
9 // -------------------------------------------
10 // This file is part of eCos, the Embedded Configurable Operating System.
11 // Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
12 //
13 // eCos is free software; you can redistribute it and/or modify it under
14 // the terms of the GNU General Public License as published by the Free
15 // Software Foundation; either version 2 or (at your option) any later version.
16 //
17 // eCos is distributed in the hope that it will be useful, but WITHOUT ANY
18 // WARRANTY; without even the implied warranty of MERCHANTABILITY or
19 // FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
20 // for more details.
21 //
22 // You should have received a copy of the GNU General Public License along
23 // with eCos; if not, write to the Free Software Foundation, Inc.,
24 // 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
25 //
26 // As a special exception, if other files instantiate templates or use macros
27 // or inline functions from this file, or you compile this file and link it
28 // with other works to produce a work based on this file, this file does not
29 // by itself cause the resulting work to be covered by the GNU General Public
30 // License. However the source code for this file must still be made available
31 // in accordance with section (3) of the GNU General Public License.
32 //
33 // This exception does not invalidate any other reasons why a work based on
34 // this file might be covered by the GNU General Public License.
35 //
36 // Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
37 // at http://sources.redhat.com/ecos/ecos-license/
38 // -------------------------------------------
39 //####ECOSGPLCOPYRIGHTEND####
40 //========================================================================*/
41
42 #include <redboot.h>
43 #include <string.h>
44 #include <pkgconf/hal.h>
45 #include <pkgconf/system.h>
46 #include CYGBLD_HAL_PLATFORM_H
47
48 #include <cyg/infra/cyg_type.h>         // base types
49 #include <cyg/infra/cyg_trac.h>         // tracing macros
50 #include <cyg/infra/cyg_ass.h>          // assertion macros
51
52 #include <cyg/hal/hal_io.h>             // IO macros
53 #include <cyg/hal/hal_arch.h>           // Register state info
54 #include <cyg/hal/hal_diag.h>
55 #include <cyg/hal/hal_intr.h>           // Interrupt names
56 #include <cyg/hal/hal_cache.h>
57 #include <cyg/hal/hal_soc.h>            // Hardware definitions
58 #include <cyg/hal/karo_tx27.h>          // Platform specifics
59
60 #include <cyg/infra/diag.h>             // diag_printf
61
62 // All the MM table layout is here:
63 #include <cyg/hal/hal_mm.h>
64
65 void hal_mmu_init(void)
66 {
67         unsigned long ttb_base = RAM_BANK0_BASE + 0x4000;
68         unsigned long i;
69
70         /*
71          * Set the TTB register
72          */
73         asm volatile ("mcr  p15,0,%0,c2,c0,0" : : "r"(ttb_base) /*:*/);
74
75         /*
76          * Set the Domain Access Control Register
77          */
78         i = ARM_ACCESS_DACR_DEFAULT;
79         asm volatile ("mcr  p15,0,%0,c3,c0,0" : : "r"(i) /*:*/);
80
81         /*
82          * First clear all TT entries - ie Set them to Faulting
83          */
84         memset((void *)ttb_base, 0, ARM_FIRST_LEVEL_PAGE_TABLE_SIZE);
85
86         /*             Actual    Virtual Size   Attributes                                                    Function   */
87         /*             Base      Base     MB     cached?           buffered?        access permissions                  */
88         /*             xxx00000  xxx00000                                                                                */
89         X_ARM_MMU_SECTION(0x000, 0xF00, 0x001, ARM_CACHEABLE,   ARM_BUFFERABLE,   ARM_ACCESS_PERM_RW_RW); /* Boot Rom */
90         X_ARM_MMU_SECTION(0x100, 0x100, 0x001, ARM_UNCACHEABLE, ARM_UNBUFFERABLE, ARM_ACCESS_PERM_RW_RW);   /* Internal Registers */
91         X_ARM_MMU_SECTION(0x800, 0x800, 0x001, ARM_UNCACHEABLE, ARM_UNBUFFERABLE, ARM_ACCESS_PERM_RW_RW);   /* CSI/ATA Registers */
92         X_ARM_MMU_SECTION(0xA00, 0x000, TX27_SDRAM_SIZE >> 20,  ARM_CACHEABLE,    ARM_BUFFERABLE,   ARM_ACCESS_PERM_RW_RW); /* SDRAM */
93         X_ARM_MMU_SECTION(0xA00, 0xA00, TX27_SDRAM_SIZE >> 20,  ARM_CACHEABLE,    ARM_BUFFERABLE,   ARM_ACCESS_PERM_RW_RW); /* SDRAM */
94         X_ARM_MMU_SECTION(0xA00, 0xA80, TX27_SDRAM_SIZE >> 20,  ARM_UNCACHEABLE,  ARM_UNBUFFERABLE, ARM_ACCESS_PERM_RW_RW);   /* SDRAM */
95 //      X_ARM_MMU_SECTION(0xC00, 0xC00, 0x020, ARM_CACHEABLE,   ARM_BUFFERABLE,   ARM_ACCESS_PERM_RW_RW); /* Flash */
96         X_ARM_MMU_SECTION(0xD40, 0xD40, 0x020, ARM_UNCACHEABLE, ARM_UNBUFFERABLE, ARM_ACCESS_PERM_RW_RW);   /* CS4 for External I/O */
97         X_ARM_MMU_SECTION(0xD60, 0xD60, 0x020, ARM_CACHEABLE,   ARM_BUFFERABLE,   ARM_ACCESS_PERM_RW_RW); /* CS5 PSRAM */
98         X_ARM_MMU_SECTION(0xD80, 0xD80, 0x100, ARM_UNCACHEABLE, ARM_UNBUFFERABLE, ARM_ACCESS_PERM_RW_RW);   /* EMI control/PCMCIA */
99         X_ARM_MMU_SECTION(0xFFF, 0xFFF, 0x001, ARM_UNCACHEABLE, ARM_UNBUFFERABLE, ARM_ACCESS_PERM_RW_RW);   /* VRAM */
100 }
101
102 static inline void set_reg(unsigned long addr, CYG_WORD32 set, CYG_WORD32 clr)
103 {
104         CYG_WORD32 val;
105         HAL_READ_UINT32(addr, val);
106         val = (val & ~clr) | set;
107         HAL_WRITE_UINT32(addr, val);
108 }
109
110 //
111 // Platform specific initialization
112 //
113 static void fec_gpio_init(void)
114 {
115         /* GPIOs to set up for TX27/Starterkit-5:
116            Function       GPIO  Dir  act.  FCT
117                                      Lvl   
118            FEC_RESET      PB30  OUT  LOW   GPIO
119            FEC_ENABLE     PB27  OUT  HIGH  GPIO
120            OSCM26_ENABLE  PB22  OUT  HIGH  GPIO
121            EXT_WAKEUP     PB24  IN   HIGH  GPIO
122            FEC_TXEN       PF23  OUT  OUT   AIN
123            FEC_TXCLK      PD11  OUT  IN    AOUT
124            ...
125          */
126 #define OCR_SHIFT(bit)          (((bit) * 2) % 32)
127 #define OCR_MASK(bit)           (3 << (OCR_SHIFT(bit)))
128 #define OCR_VAL(bit,val)        (((val) << (OCR_SHIFT(bit))) & (OCR_MASK(bit)))
129 #define GPR_SHIFT(bit)          (bit)
130 #define GPR_MASK(bit)           (1 << (GPR_SHIFT(bit)))
131 #define GPR_VAL(bit,val)        (((val) << (GPR_SHIFT(bit))) & (GPR_MASK(bit)))
132 #define ICONF_SHIFT(bit)        (((bit) * 2) % 32)
133 #define ICONF_MASK(bit)         (3 << (ICONF_SHIFT(bit)))
134 #define ICONF_VAL(bit,val)      (((val) << (ICONF_SHIFT(bit))) & (ICONF_MASK(bit)))
135
136         /*
137          * make sure the ETH PHY strap pins are pulled to the right voltage
138          * before deasserting the PHY reset GPIO
139          */
140         // deassert PD0-15
141         set_reg(SOC_GPIOD_BASE + GPIO_OCR1, 0xffffffff, 0);
142         set_reg(SOC_GPIOD_BASE + GPIO_DR, 0, 0xffff);
143         set_reg(SOC_GPIOD_BASE + GPIO_DDIR, 0xffff, 0);
144         set_reg(SOC_GPIOD_BASE + GPIO_GIUS, 0xffff, 0);
145
146         // deassert PD16
147         set_reg(SOC_GPIOD_BASE + GPIO_OCR2, OCR_MASK(16), 0);
148         set_reg(SOC_GPIOD_BASE + GPIO_DR, 0, GPR_MASK(16));
149         set_reg(SOC_GPIOD_BASE + GPIO_DDIR, GPR_MASK(16), 0);
150         set_reg(SOC_GPIOD_BASE + GPIO_GIUS, GPR_MASK(16), 0);
151
152         // deassert PF23
153         set_reg(SOC_GPIOF_BASE + GPIO_OCR2, OCR_MASK(23), 0);
154         set_reg(SOC_GPIOF_BASE + GPIO_DR, 0, GPR_MASK(23));
155         set_reg(SOC_GPIOF_BASE + GPIO_DDIR, GPR_MASK(23), 0);
156         set_reg(SOC_GPIOF_BASE + GPIO_GIUS, GPR_MASK(23), 0);
157
158         // assert FEC PHY Reset (PB30) and switch PHY power off
159         /* PB22, PB27, PB30 => GPIO out */
160         set_reg(SOC_GPIOB_BASE + GPIO_OCR2, OCR_MASK(27) | OCR_MASK(30), 0);
161         set_reg(SOC_GPIOB_BASE + GPIO_DR, 0, GPR_MASK(27) | GPR_MASK(30));
162         set_reg(SOC_GPIOB_BASE + GPIO_DDIR, GPR_MASK(27) | GPR_MASK(30), 0);
163         set_reg(SOC_GPIOB_BASE + GPIO_GIUS, GPR_MASK(27) | GPR_MASK(30), 0);
164 }
165
166 //
167 // Platform specific initialization
168 //
169
170 unsigned int g_clock_src;
171 unsigned int g_board_type = BOARD_TYPE_TX27KARO;
172
173 void plf_hardware_init(void)
174 {
175         g_clock_src = PLL_REF_CLK;
176         fec_gpio_init();
177 }
178
179 static void tx27_raise_voltage(void)
180 {
181 #if defined (CLOCK_399_133_66)
182         /* Increase core voltage to 1.45 */
183         setCoreVoltage(0x16);
184 #endif
185 }
186
187 RedBoot_init(tx27_raise_voltage, RedBoot_INIT_PRIO(101));
188
189 #include CYGHWR_MEMORY_LAYOUT_H
190
191 typedef void code_fun(void);
192
193 void tx27_program_new_stack(void *func)
194 {
195         register CYG_ADDRESS stack_ptr asm("sp");
196         register CYG_ADDRESS old_stack asm("r4");
197         register code_fun *new_func asm("r0");
198         old_stack = stack_ptr;
199         stack_ptr = CYGMEM_REGION_ram + CYGMEM_REGION_ram_SIZE - sizeof(CYG_ADDRESS);
200         new_func = (code_fun*)func;
201         new_func();
202         stack_ptr = old_stack;
203 }
204
205 static void display_clock_src(void)
206 {
207         if (g_clock_src == FREQ_32000HZ) {
208                 diag_printf("Clock input: 32kHz\n");
209         } else if (g_clock_src == FREQ_26MHZ) {
210                 diag_printf("Clock input: 26MHz\n");
211         } else if (g_clock_src == FREQ_32768HZ) {
212                 diag_printf("Clock input: 32.768kHz\n");
213         } else {
214                 diag_printf("Unknown clock input source. Something is wrong!\n");
215         }
216 }
217
218 static void display_board_type(void)
219 {
220         diag_printf("\nBoard Type: Ka-Ro TX27\n");
221 }
222
223 static void display_board_info(void)
224 {
225         display_board_type();
226         display_clock_src();
227 }
228
229 RedBoot_init(display_board_info, RedBoot_INIT_LAST);
230 // ------------------------------------------------------------------------