packages/hal/arm/mx53/var/v2_0/include/mx53_iomux.h

   1 /***************************************************************************
   2 *
   3 *     MX53_IOMUX.H
   4 *
   5 *     Macros definitions for MX53 IOMUX.
   6 *
   7 ***************************************************************************
   8 *
   9 * Author(s) :  Lothar Waßmann <LW@KARO-electronics.de>
  10 * Create Date: 2011-03-25
  11 * Description :  i.MX53 IOMUX defines
  12 *
  13 ***************************************************************************/
  14
  15 #ifndef _MX53_IOMUX_H_
  16 #define _MX53_IOMUX_H_
  17
  18 #ifndef __ASSEMBLER__
  19
  20 #include <cyg/hal/hal_soc.h>
  21
  22 /*
  23  *      build IOMUX_PAD structure
  24  *
  25  * This iomux scheme is based around pads, which are the physical balls
  26  * on the processor.
  27  *
  28  * - Each pad has a pad control register (IOMUXC_SW_PAD_CTRL_x) which controls
  29  *   things like driving strength and pullup/pulldown.
  30  * - Each pad can have but not necessarily does have an output routing register
  31  *   (IOMUXC_SW_MUX_CTL_PAD_x).
  32  * - Each pad can have but not necessarily does have an input routing register
  33  *   (IOMUXC_x_SELECT_INPUT)
  34  *
  35  * The three register sets do not have a fixed offset to each other,
  36  * hence we order this table by pad control registers (which all pads
  37  * have) and put the optional i/o routing registers into additional
  38  * fields.
  39  *
  40  * The naming convention for the pad modes is MX35_PAD_<padname>__<padmode>
  41  * If <padname> or <padmode> refers to a GPIO, it is named
  42  * GPIO_<unit>_<num>
  43  *
  44  * IOMUX/PAD Bit field definitions
  45  *
  46  * MUX_CTRL_OFS:                    0..11 (12)
  47  * PAD_CTRL_OFS:                   12..23 (12)
  48  * SEL_INPUT_OFS:                  24..35 (12)
  49  * MUX_MODE + SION:                36..40  (5)
  50  * PAD_CTRL + NO_PAD_CTRL: 41..57 (17)
  51  * SEL_INP:                                58..61  (4)
  52  * reserved:                         63    (1)
  53 */
  54
  55 typedef cyg_uint64 iomux_v3_cfg_t;
  56
  57 #define MUX_CTRL_OFS_SHIFT              0
  58 #define MUX_CTRL_OFS_MASK               ((iomux_v3_cfg_t)0xfff << MUX_CTRL_OFS_SHIFT)
  59 #define MUX_PAD_CTRL_OFS_SHIFT  12
  60 #define MUX_PAD_CTRL_OFS_MASK   ((iomux_v3_cfg_t)0xfff << MUX_PAD_CTRL_OFS_SHIFT)
  61 #define MUX_SEL_INPUT_OFS_SHIFT 24
  62 #define MUX_SEL_INPUT_OFS_MASK  ((iomux_v3_cfg_t)0xfff << MUX_SEL_INPUT_OFS_SHIFT)
  63
  64 #define MUX_MODE_SHIFT                  36
  65 #define MUX_MODE_MASK                   ((iomux_v3_cfg_t)0x1f << MUX_MODE_SHIFT)
  66 #define MUX_SION_SHIFT                  40
  67 #define MUX_SION_MASK                   ((iomux_v3_cfg_t)0x1 << MUX_SION_SHIFT)
  68 #define MUX_PAD_CTRL_SHIFT              41
  69 #define MUX_PAD_CTRL_MASK               ((iomux_v3_cfg_t)0xffff << MUX_PAD_CTRL_SHIFT)
  70 #define PAD_CTRL_VALID                  ((iomux_v3_cfg_t)1 << (MUX_PAD_CTRL_SHIFT + 16))
  71 #define MUX_SEL_INPUT_SHIFT             58
  72 #define MUX_SEL_INPUT_MASK              ((iomux_v3_cfg_t)0xf << MUX_SEL_INPUT_SHIFT)
  73
  74 #define MUX_PAD_CTRL(x)                 ((((iomux_v3_cfg_t)(x) << MUX_PAD_CTRL_SHIFT) & \
  75                                                                                                                 MUX_PAD_CTRL_MASK) | PAD_CTRL_VALID)
  76
  77 #define IOMUX_PAD(_pad_ctrl_ofs, _mux_ctrl_ofs, _mux_mode, _sel_input_ofs, \
  78                                 _sel_input, _pad_ctrl)                                                                  \
  79         (((iomux_v3_cfg_t)(_mux_ctrl_ofs) << MUX_CTRL_OFS_SHIFT) |                      \
  80                 ((iomux_v3_cfg_t)(_mux_mode) << MUX_MODE_SHIFT) |                               \
  81                 ((iomux_v3_cfg_t)(_pad_ctrl_ofs) << MUX_PAD_CTRL_OFS_SHIFT) |   \
  82                 ((iomux_v3_cfg_t)(_pad_ctrl) << MUX_PAD_CTRL_SHIFT) |                   \
  83                 ((iomux_v3_cfg_t)(_sel_input_ofs) << MUX_SEL_INPUT_OFS_SHIFT) | \
  84                 ((iomux_v3_cfg_t)(_sel_input) << MUX_SEL_INPUT_SHIFT))
  85
  86 #define IOMUX_MUX_MODE(pad)             ((cyg_uint32)(((pad) & MUX_MODE_MASK) >> MUX_MODE_SHIFT))
  87 #define IOMUX_MUX_SION(pad)             ((cyg_uint32)(((pad) & MUX_SION_MASK) >> MUX_SION_SHIFT))
  88 #define IOMUX_PAD_CTRL_VALID(pad)       !!((pad) & PAD_CTRL_VALID)
  89 #define IOMUX_PAD_CTRL(pad)             ((cyg_uint32)(((pad) & MUX_PAD_CTRL_MASK) >> MUX_PAD_CTRL_SHIFT))
  90 #define IOMUX_INP_SEL(pad)              ((cyg_uint32)(((pad) & MUX_SEL_INPUT_MASK) >> MUX_SEL_INPUT_SHIFT))
  91
  92 #define IOMUX_MUX_CTRL_OFS(pad) ((cyg_uint32)(((pad) & MUX_CTRL_OFS_MASK) >> MUX_CTRL_OFS_SHIFT))
  93 #define IOMUX_PAD_CTRL_OFS(pad) ((cyg_uint32)(((pad) & MUX_PAD_CTRL_OFS_MASK) >> MUX_PAD_CTRL_OFS_SHIFT))
  94 #define IOMUX_INP_SEL_OFS(pad)  ((cyg_uint32)(((pad) & MUX_SEL_INPUT_OFS_MASK) >> MUX_SEL_INPUT_OFS_SHIFT))
  95
  96 /*
  97  * Use to set PAD control
  98  */
  99
 100 #define PAD_CTL_DVS                             (1 << 13)
 101 #define PAD_CTL_HYS                             (1 << 8)
 102
 103 #define PAD_CTL_PKE                             (1 << 7)
 104 #define PAD_CTL_PUE                             (1 << 6)
 105 #define PAD_CTL_PUS_100K_DOWN   (0 << 4)
 106 #define PAD_CTL_PUS_47K_UP              (1 << 4)
 107 #define PAD_CTL_PUS_100K_UP             (2 << 4)
 108 #define PAD_CTL_PUS_22K_UP              (3 << 4)
 109
 110 #define PAD_CTL_ODE                             (1 << 3)
 111
 112 #define PAD_CTL_DSE_LOW                 (0 << 1)
 113 #define PAD_CTL_DSE_MED                 (1 << 1)
 114 #define PAD_CTL_DSE_HIGH                (2 << 1)
 115 #define PAD_CTL_DSE_MAX                 (3 << 1)
 116
 117 #define PAD_CTL_SRE_FAST                (1 << 0)
 118 #define PAD_CTL_SRE_SLOW                (0 << 0)
 119
 120 #define IOMUX_CONFIG_SION               ((iomux_v3_cfg_t)0x1 << MUX_SION_SHIFT)
 121
 122 #define MX51_NUM_GPIO_PORT              4
 123
 124 #define GPIO_PIN_MASK                   0x1f
 125
 126 #define GPIO_PORT_SHIFT                 5
 127 #define GPIO_PORT_MASK                  (0x7 << GPIO_PORT_SHIFT)
 128
 129 #define GPIO_PORTA                              (0 << GPIO_PORT_SHIFT)
 130 #define GPIO_PORTB                              (1 << GPIO_PORT_SHIFT)
 131 #define GPIO_PORTC                              (2 << GPIO_PORT_SHIFT)
 132 #define GPIO_PORTD                              (3 << GPIO_PORT_SHIFT)
 133 #define GPIO_PORTE                              (4 << GPIO_PORT_SHIFT)
 134 #define GPIO_PORTF                              (5 << GPIO_PORT_SHIFT)
 135
 136 extern int mx53_iomux_setup(iomux_v3_cfg_t pad);
 137 extern int mx53_iomux_setup_pads(iomux_v3_cfg_t *pad, int num_pads);
 138
 139 #define NON_PAD_I                               0x00
 140
 141 #define MX53_UART_PAD_CTRL              (PAD_CTL_PKE | PAD_CTL_PUE |                    \
 142                                                                 PAD_CTL_DSE_HIGH | PAD_CTL_SRE_FAST | PAD_CTL_HYS)
 143 #define MX53_SDHC_PAD_CTRL              (PAD_CTL_HYS | PAD_CTL_PKE | PAD_CTL_PUE | \
 144                                                                 PAD_CTL_PUS_47K_UP | PAD_CTL_DSE_HIGH | \
 145                                                                 PAD_CTL_SRE_FAST)
 146
 147 #define MX53_PAD_GPIO_19__KPP_COL_5             IOMUX_PAD(0x348, 0x20, 0, 0x840, 0, 0)
 148 #define MX53_PAD_GPIO_19__GPIO_4_5              IOMUX_PAD(0x348, 0x20, 1, 0, 0, 0)
 149 #define MX53_PAD_GPIO_19__CCM_CLKO              IOMUX_PAD(0x348, 0x20, 2, 0, 0, 0)
 150 #define MX53_PAD_GPIO_19__SPDIF_OUT1    IOMUX_PAD(0x348, 0x20, 3, 0, 0, 0)
 151 #define MX53_PAD_GPIO_19__RTC_CE_RTC_EXT_TRIG2  IOMUX_PAD(0x348, 0x20, 4, 0, 0, 0)
 152 #define MX53_PAD_GPIO_19__ECSPI1_RDY    IOMUX_PAD(0x348, 0x20, 5, 0, 0, 0)
 153 #define MX53_PAD_GPIO_19__FEC_TDATA_3   IOMUX_PAD(0x348, 0x20, 6, 0, 0, 0)
 154 #define MX53_PAD_GPIO_19__SRC_INT_BOOT  IOMUX_PAD(0x348, 0x20,7, 0, 0, 0)
 155 #define MX53_PAD_KEY_COL0__KPP_COL_0    IOMUX_PAD(0x34C, 0x24, o, 0, 0, 0)
 156 #define MX53_PAD_KEY_COL0__GPIO_4_6             IOMUX_PAD(0x34C, 0x24, 1, 0, 0, 0)
 157 #define MX53_PAD_KEY_COL0__AUDMUX_AUD5_TXC      IOMUX_PAD(0x34C, 0x24, 2, 0x758, 0, 0)
 158 #define MX53_PAD_KEY_COL0__UART4_TXD_MUX        IOMUX_PAD(0x34C, 0x24, 4, 0, 0, 0)
 159 #define MX53_PAD_KEY_COL0__ECSPI1_SCLK  IOMUX_PAD(0x34C, 0x24, 5, 0x79C, 0, 0)
 160 #define MX53_PAD_KEY_COL0__FEC_RDATA_3  IOMUX_PAD(0x34C, 0x24, 6, 0, 0, 0)
 161 #define MX53_PAD_KEY_COL0__SRC_ANY_PU_RST       IOMUX_PAD(0x34C, 0x24, 7, 0, 0, 0)
 162 #define MX53_PAD_KEY_ROW0__KPP_ROW_0    IOMUX_PAD(0x350, 0x28, 0, 0, 0, 0)
 163 #define MX53_PAD_KEY_ROW0__GPIO_4_7             IOMUX_PAD(0x350, 0x28, 1, 0, 0, 0)
 164 #define MX53_PAD_KEY_ROW0__AUDMUX_AUD5_TXD      IOMUX_PAD(0x350, 0x28, 2, 0x74C, 0, 0)
 165 #define MX53_PAD_KEY_ROW0__UART4_RXD_MUX        IOMUX_PAD(0x350, 0x28, 4, 0x890, 1, 0)
 166 #define MX53_PAD_KEY_ROW0__ECSPI1_MOSI  IOMUX_PAD(0x350, 0x28, 5, 0x7A4, 0, 0)
 167 #define MX53_PAD_KEY_ROW0__FEC_TX_ER    IOMUX_PAD(0x350, 0x28, 6, 0, 0, 0)
 168 #define MX53_PAD_KEY_COL1__KPP_COL_1    IOMUX_PAD(0x354, 0x2C, 0, 0, 0, 0)
 169 #define MX53_PAD_KEY_COL1__GPIO_4_8             IOMUX_PAD(0x354, 0x2C, 1, 0, 0, 0)
 170 #define MX53_PAD_KEY_COL1__AUDMUX_AUD5_TXFS     IOMUX_PAD(0x354, 0x2C, 2, 0x75C, 0, 0)
 171 #define MX53_PAD_KEY_COL1__UART5_TXD_MUX        IOMUX_PAD(0x354, 0x2C, 4, 0, 0, 0)
 172 #define MX53_PAD_KEY_COL1__ECSPI1_MISO  IOMUX_PAD(0x354, 0x2C, 5, 0x7A0, 0, 0)
 173 #define MX53_PAD_KEY_COL1__FEC_RX_CLK   IOMUX_PAD(0x354, 0x2C, 6, 0x808, 0, 0)
 174 #define MX53_PAD_KEY_COL1__USBPHY1_TXREADY      IOMUX_PAD(0x354, 0x2C, 7, 0, 0, 0)
 175 #define MX53_PAD_KEY_ROW1__KPP_ROW_1    IOMUX_PAD(0x358, 0x30, 0, 0, 0, 0)
 176 #define MX53_PAD_KEY_ROW1__GPIO_4_9             IOMUX_PAD(0x358, 0x30, 1, 0, 0, 0)
 177 #define MX53_PAD_KEY_ROW1__AUDMUX_AUD5_RXD      IOMUX_PAD(0x358, 0x30, 2, 0x748, 0, 0)
 178 #define MX53_PAD_KEY_ROW1__UART5_RXD_MUX        IOMUX_PAD(0x358, 0x30, 4, 0x898, 1, 0)
 179 #define MX53_PAD_KEY_ROW1__ECSPI1_SS0   IOMUX_PAD(0x358, 0x30, 5, 0x7A8, 0, 0)
 180 #define MX53_PAD_KEY_ROW1__FEC_COL              IOMUX_PAD(0x358, 0x30, 6, 0x800, 0, 0)
 181 #define MX53_PAD_KEY_ROW1__USBPHY1_RXVALID      IOMUX_PAD(0x358, 0x30, 7, 0, 0, 0)
 182 #define MX53_PAD_KEY_COL2__KPP_COL_2    IOMUX_PAD(0x35C, 0x34, 0, 0, 0, 0)
 183 #define MX53_PAD_KEY_COL2__GPIO_4_10            IOMUX_PAD(0x35C, 0x34, 1, 0, 0, 0)
 184 #define MX53_PAD_KEY_COL2__CAN1_TXCAN   IOMUX_PAD(0x35C, 0x34, 2, 0, 0, 0)
 185 #define MX53_PAD_KEY_COL2__FEC_MDIO             IOMUX_PAD(0x35C, 0x34, 4, 0x804, 0, 0)
 186 #define MX53_PAD_KEY_COL2__ECSPI1_SS1   IOMUX_PAD(0x35C, 0x34, 5, 0x7AC, 0, 0)
 187 #define MX53_PAD_KEY_COL2__FEC_RDATA_2  IOMUX_PAD(0x35C, 0x34, 6, 0, 0, 0)
 188 #define MX53_PAD_KEY_COL2__USBPHY1_RXACTIVE     IOMUX_PAD(0x35C, 0x34, 7, 0, 0, 0)
 189 #define MX53_PAD_KEY_ROW2__KPP_ROW_2    IOMUX_PAD(0x360, 0x38, 0, 0, 0, 0)
 190 #define MX53_PAD_KEY_ROW2__GPIO_4_11    IOMUX_PAD(0x360, 0x38, 1, 0, 0, 0)
 191 #define MX53_PAD_KEY_ROW2__CAN1_RXCAN   IOMUX_PAD(0x360, 0x38, 2, 0x760, 0, 0)
 192 #define MX53_PAD_KEY_ROW2__FEC_MDC              IOMUX_PAD(0x360, 0x38, 4, 0, 0, 0)
 193 #define MX53_PAD_KEY_ROW2__ECSPI1_SS2   IOMUX_PAD(0x360, 0x38, 5, 0x7B0, 0, 0)
 194 #define MX53_PAD_KEY_ROW2__FEC_TDATA_2  IOMUX_PAD(0x360, 0x38, 6, 0, 0, 0)
 195 #define MX53_PAD_KEY_ROW2__USBPHY1_RXERROR      IOMUX_PAD(0x360, 0x38, 7, 0, 0, 0)
 196 #define MX53_PAD_KEY_COL3__KPP_COL_3    IOMUX_PAD(0x364, 0x3C, 0, 0, 0, 0)
 197 #define MX53_PAD_KEY_COL3__GPIO_4_12            IOMUX_PAD(0x364, 0x3C, 1, 0, 0, 0)
 198 #define MX53_PAD_KEY_COL3__USBOH3_H2_DP IOMUX_PAD(0x364, 0x3C, 2, 0, 0, 0)
 199 #define MX53_PAD_KEY_COL3__SPDIF_IN1    IOMUX_PAD(0x364, 0x3C, 3, 0x870, 0, 0)
 200 #define MX53_PAD_KEY_COL3__I2C2_SCL             IOMUX_PAD(0x364, 0x3C, 4 | IOMUX_CONFIG_SION, 0x81C, 0, 0)
 201 #define MX53_PAD_KEY_COL3__ECSPI1_SS3   IOMUX_PAD(0x364, 0x3C, 5, 0x7B4, 0, 0)
 202 #define MX53_PAD_KEY_COL3__FEC_CRS              IOMUX_PAD(0x364, 0x3C, 6, 0, 0, 0)
 203 #define MX53_PAD_KEY_COL3__USBPHY1_SIECLOCK     IOMUX_PAD(0x364, 0x3C, 7, 0, 0, 0)
 204 #define MX53_PAD_KEY_ROW3__KPP_ROW_3    IOMUX_PAD(0x368, 0x40, 0, 0, 0, 0)
 205 #define MX53_PAD_KEY_ROW3__GPIO_4_13    IOMUX_PAD(0x368, 0x40, 1, 0, 0, 0)
 206 #define MX53_PAD_KEY_ROW3__USBOH3_H2_DM IOMUX_PAD(0x368, 0x40, 2, 0, 0, 0)
 207 #define MX53_PAD_KEY_ROW3__CCM_ASRC_EXT_CLK     IOMUX_PAD(0x368, 0x40, 3, 0x768, 0, 0)
 208 #define MX53_PAD_KEY_ROW3__I2C2_SDA             IOMUX_PAD(0x368, 0x40, 4 | IOMUX_CONFIG_SION, 0x820, 0, 0)
 209 #define MX53_PAD_KEY_ROW3__OSC32K_32K_OUT       IOMUX_PAD(0x368, 0x40, 5, 0, 0, 0)
 210 #define MX53_PAD_KEY_ROW3__CCM_PLL4_BYP IOMUX_PAD(0x368, 0x40, 6, 0x77C, 0, 0)
 211 #define MX53_PAD_KEY_ROW3__USBPHY1_LINESTATE_0  IOMUX_PAD(0x368, 0x40, 7, 0, 0, 0)
 212 #define MX53_PAD_KEY_COL4__KPP_COL_4    IOMUX_PAD(0x36C, 0x44, 0, 0, 0, 0)
 213 #define MX53_PAD_KEY_COL4__GPIO_4_14            IOMUX_PAD(0x36C, 0x44, 1, 0, 0, 0)
 214 #define MX53_PAD_KEY_COL4__CAN2_TXCAN   IOMUX_PAD(0x36C, 0x44, 2, 0, 0, 0)
 215 #define MX53_PAD_KEY_COL4__IPU_SISG_4   IOMUX_PAD(0x36C, 0x44, 3, 0, 0, 0)
 216 #define MX53_PAD_KEY_COL4__UART5_RTS    IOMUX_PAD(0x36C, 0x44, 4, 0x894, 0, 0)
 217 #define MX53_PAD_KEY_COL4__USBOH3_USBOTG_OC     IOMUX_PAD(0x36C, 0x44, 5, 0x89C, 0, 0)
 218 #define MX53_PAD_KEY_COL4__USBPHY1_LINESTATE_1  IOMUX_PAD(0x36C, 0x44, 7, 0, 0, 0)
 219 #define MX53_PAD_KEY_ROW4__KPP_ROW_4    IOMUX_PAD(0x370, 0x48, 0, 0, 0, 0)
 220 #define MX53_PAD_KEY_ROW4__GPIO_4_15    IOMUX_PAD(0x370, 0x48, 1, 0, 0, 0)
 221 #define MX53_PAD_KEY_ROW4__CAN2_RXCAN   IOMUX_PAD(0x370, 0x48, 2, 0x764, 0, 0)
 222 #define MX53_PAD_KEY_ROW4__IPU_SISG_5   IOMUX_PAD(0x370, 0x48, 3, 0, 0, 0)
 223 #define MX53_PAD_KEY_ROW4__UART5_CTS    IOMUX_PAD(0x370, 0x48, 4, 0x894, 1, 0)
 224 #define MX53_PAD_KEY_ROW4__USBOH3_USBOTG_PWR    IOMUX_PAD(0x370, 0x48, 5, 0, 0, 0)
 225 #define MX53_PAD_KEY_ROW4__USBPHY1_VBUSVALID    IOMUX_PAD(0x370, 0x48, 7, 0, 0, 0)
 226 #define MX53_PAD_DI0_DISP_CLK__IPU_DI0_DISP_CLK IOMUX_PAD(0x378, 0x4C, 0, 0, 0, 0)
 227 #define MX53_PAD_DI0_DISP_CLK__GPIO_4_16                IOMUX_PAD(0x378, 0x4C, 1, 0, 0, 0)
 228 #define MX53_PAD_DI0_DISP_CLK__USBOH3_USBH2_DIR IOMUX_PAD(0x378, 0x4C, 2, 0, 0, 0)
 229 #define MX53_PAD_DI0_DISP_CLK__SDMA_DEBUG_CORE_STATE_0  IOMUX_PAD(0x378, 0x4C, 5, 0, 0, 0)
 230 #define MX53_PAD_DI0_DISP_CLK__EMI_EMI_DEBUG_0  IOMUX_PAD(0x378, 0x4C, 6, 0, 0, 0)
 231 #define MX53_PAD_DI0_DISP_CLK__USBPHY1_AVALID   IOMUX_PAD(0x378, 0x4C, 7, 0, 0, 0)
 232 #define MX53_PAD_DI0_PIN15__IPU_DI0_PIN15               IOMUX_PAD(0x37C, 0x50, 0, 0, 0, 0)
 233 #define MX53_PAD_DI0_PIN15__GPIO_4_17           IOMUX_PAD(0x37C, 0x50, 1, 0, 0, 0)
 234 #define MX53_PAD_DI0_PIN15__AUDMUX_AUD6_TXC     IOMUX_PAD(0x37C, 0x50, 2, 0, 0, 0)
 235 #define MX53_PAD_DI0_PIN15__SDMA_DEBUG_CORE_STATE_1     IOMUX_PAD(0x37C, 0x50, 5, 0, 0, 0)
 236 #define MX53_PAD_DI0_PIN15__EMI_EMI_DEBUG_1     IOMUX_PAD(0x37C, 0x50, 6, 0, 0, 0)
 237 #define MX53_PAD_DI0_PIN15__USBPHY1_BVALID              IOMUX_PAD(0x37C, 0x50, 7, 0, 0, 0)
 238 #define MX53_PAD_DI0_PIN2__IPU_DI0_PIN2         IOMUX_PAD(0x380, 0x54, 0, 0, 0, 0)
 239 #define MX53_PAD_DI0_PIN2__GPIO_4_18                    IOMUX_PAD(0x380, 0x54, 1, 0, 0, 0)
 240 #define MX53_PAD_DI0_PIN2__AUDMUX_AUD6_TXD      IOMUX_PAD(0x380, 0x54, 2, 0, 0, 0)
 241 #define MX53_PAD_DI0_PIN2__SDMA_DEBUG_CORE_STATE_2      IOMUX_PAD(0x380, 0x54, 5, 0, 0, 0)
 242 #define MX53_PAD_DI0_PIN2__EMI_EMI_DEBUG_2              IOMUX_PAD(0x380, 0x54, 6, 0, 0, 0)
 243 #define MX53_PAD_DI0_PIN2__USBPHY1_ENDSESSION   IOMUX_PAD(0x380, 0x54, 7, 0, 0, 0)
 244 #define MX53_PAD_DI0_PIN3__IPU_DI0_PIN3         IOMUX_PAD(0x384, 0x58, 0, 0, 0, 0)
 245 #define MX53_PAD_DI0_PIN3__GPIO_4_19                    IOMUX_PAD(0x384, 0x58, 1, 0, 0, 0)
 246 #define MX53_PAD_DI0_PIN3__AUDMUX_AUD6_TXFS     IOMUX_PAD(0x384, 0x58, 2, 0, 0, 0)
 247 #define MX53_PAD_DI0_PIN3__SDMA_DEBUG_CORE_STATE_3      IOMUX_PAD(0x384, 0x58, 5, 0, 0, 0)
 248 #define MX53_PAD_DI0_PIN3__EMI_EMI_DEBUG_3              IOMUX_PAD(0x384, 0x58, 6, 0, 0, 0)
 249 #define MX53_PAD_DI0_PIN3__USBPHY1_IDDIG                IOMUX_PAD(0x384, 0x58, 7, 0, 0, 0)
 250 #define MX53_PAD_DI0_PIN4__IPU_DI0_PIN4         IOMUX_PAD(0x388, 0x5C, 0, 0, 0, 0)
 251 #define MX53_PAD_DI0_PIN4__GPIO_4_20                    IOMUX_PAD(0x388, 0x5C, 1, 0, 0, 0)
 252 #define MX53_PAD_DI0_PIN4__AUDMUX_AUD6_RXD      IOMUX_PAD(0x388, 0x5C, 2, 0, 0, 0)
 253 #define MX53_PAD_DI0_PIN4__ESDHC1_WP            IOMUX_PAD(0x388, 0x5C, 3, 0x7FC, 0, 0)
 254 #define MX53_PAD_DI0_PIN4__SDMA_DEBUG_YIELD     IOMUX_PAD(0x388, 0x5C, 5, 0, 0, 0)
 255 #define MX53_PAD_DI0_PIN4__EMI_EMI_DEBUG_4              IOMUX_PAD(0x388, 0x5C, 6, 0, 0, 0)
 256 #define MX53_PAD_DI0_PIN4__USBPHY1_HOSTDISCONNECT       IOMUX_PAD(0x388, 0x5C, 7, 0, 0, 0)
 257 #define MX53_PAD_DISP0_DAT0__IPU_DISP0_DAT_0    IOMUX_PAD(0x38C, 0x60, 0, 0, 0, 0)
 258 #define MX53_PAD_DISP0_DAT0__GPIO_4_21          IOMUX_PAD(0x38C, 0x60, 1, 0, 0, 0)
 259 #define MX53_PAD_DISP0_DAT0__CSPI_SCLK          IOMUX_PAD(0x38C, 0x60, 2, 0x780, 0, 0)
 260 #define MX53_PAD_DISP0_DAT0__USBOH3_USBH2_DATA_0        IOMUX_PAD(0x38C, 0x60, 3, 0, 0, 0)
 261 #define MX53_PAD_DISP0_DAT0__SDMA_DEBUG_CORE_RUN        IOMUX_PAD(0x38C, 0x60, 5, 0, 0, 0)
 262 #define MX53_PAD_DISP0_DAT0__EMI_EMI_DEBUG_5    IOMUX_PAD(0x38C, 0x60, 6, 0, 0, 0)
 263 #define MX53_PAD_DISP0_DAT0__USBPHY2_TXREADY    IOMUX_PAD(0x38C, 0x60, 7, 0, 0, 0)
 264 #define MX53_PAD_DISP0_DAT1__IPU_DISP0_DAT_1    IOMUX_PAD(0x390, 0x64, 0, 0, 0, 0)
 265 #define MX53_PAD_DISP0_DAT1__GPIO_4_22          IOMUX_PAD(0x390, 0x64, 1, 0, 0, 0)
 266 #define MX53_PAD_DISP0_DAT1__CSPI_MOSI          IOMUX_PAD(0x390, 0x64, 2, 0x788, 0, 0)
 267 #define MX53_PAD_DISP0_DAT1__USBOH3_USBH2_DATA_1        IOMUX_PAD(0x390, 0x64, 3, 0, 0, 0)
 268 #define MX53_PAD_DISP0_DAT1__SDMA_DEBUG_EVENT_CHANNEL_SEL       IOMUX_PAD(0x390, 0x64, 5, 0, 0, 0)
 269 #define MX53_PAD_DISP0_DAT1__EMI_EMI_DEBUG_6    IOMUX_PAD(0x390, 0x64, 6, 0, 0, 0)
 270 #define MX53_PAD_DISP0_DAT1__USBPHY2_RXVALID    IOMUX_PAD(0x390, 0x64, 7, 0, 0, 0)
 271 #define MX53_PAD_DISP0_DAT2__IPU_DISP0_DAT_2    IOMUX_PAD(0x394, 0x68, 0, 0, 0, 0)
 272 #define MX53_PAD_DISP0_DAT2__GPIO_4_23          IOMUX_PAD(0x394, 0x68, 1, 0, 0, 0)
 273 #define MX53_PAD_DISP0_DAT2__CSPI_MISO          IOMUX_PAD(0x394, 0x68, 2, 0x784, 0, 0)
 274 #define MX53_PAD_DISP0_DAT2__USBOH3_USBH2_DATA_2        IOMUX_PAD(0x394, 0x68, 3, 0, 0, 0)
 275 #define MX53_PAD_DISP0_DAT2__SDMA_DEBUG_MODE    IOMUX_PAD(0x394, 0x68, 5, 0, 0, 0)
 276 #define MX53_PAD_DISP0_DAT2__EMI_EMI_DEBUG_7    IOMUX_PAD(0x394, 0x68, 6, 0, 0, 0)
 277 #define MX53_PAD_DISP0_DAT2__USBPHY2_RXACTIVE   IOMUX_PAD(0x394, 0x68, 7, 0, 0, 0)
 278 #define MX53_PAD_DISP0_DAT3__IPU_DISP0_DAT_3    IOMUX_PAD(0x398, 0x6C, 0, 0, 0, 0)
 279 #define MX53_PAD_DISP0_DAT3__GPIO_4_24          IOMUX_PAD(0x398, 0x6C, 1, 0, 0, 0)
 280 #define MX53_PAD_DISP0_DAT3__CSPI_SS0           IOMUX_PAD(0x398, 0x6C, 2, 0x78C, 0, 0)
 281 #define MX53_PAD_DISP0_DAT3__USBOH3_USBH2_DATA_3        IOMUX_PAD(0x398, 0x6C, 3, 0, 0, 0)
 282 #define MX53_PAD_DISP0_DAT3__SDMA_DEBUG_BUS_ERROR       IOMUX_PAD(0x398, 0x6C, 5, 0, 0, 0)
 283 #define MX53_PAD_DISP0_DAT3__EMI_EMI_DEBUG_8    IOMUX_PAD(0x398, 0x6C, 6, 0, 0, 0)
 284 #define MX53_PAD_DISP0_DAT3__USBPHY2_RXERROR    IOMUX_PAD(0x398, 0x6C, 7, 0, 0, 0)
 285 #define MX53_PAD_DISP0_DAT4__IPU_DISP0_DAT_4    IOMUX_PAD(0x39C, 0x70, 0, 0, 0, 0)
 286 #define MX53_PAD_DISP0_DAT4__GPIO_4_25          IOMUX_PAD(0x39C, 0x70, 1, 0, 0, 0)
 287 #define MX53_PAD_DISP0_DAT4__CSPI_SS1           IOMUX_PAD(0x39C, 0x70, 2, 0x790, 0, 0)
 288 #define MX53_PAD_DISP0_DAT4__USBOH3_USBH2_DATA_4        IOMUX_PAD(0x39C, 0x70, 3, 0, 0, 0)
 289 #define MX53_PAD_DISP0_DAT4__SDMA_DEBUG_BUS_RWB IOMUX_PAD(0x39C, 0x70, 5, 0, 0, 0)
 290 #define MX53_PAD_DISP0_DAT4__EMI_EMI_DEBUG_9    IOMUX_PAD(0x39C, 0x70, 6, 0, 0, 0)
 291 #define MX53_PAD_DISP0_DAT4__USBPHY2_SIECLOCK   IOMUX_PAD(0x39C, 0x70, 7, 0, 0, 0)
 292 #define MX53_PAD_DISP0_DAT5__IPU_DISP0_DAT_5    IOMUX_PAD(0x3A0, 0x74, 0, 0, 0, 0)
 293 #define MX53_PAD_DISP0_DAT5__GPIO_4_26          IOMUX_PAD(0x3A0, 0x74, 1, 0, 0, 0)
 294 #define MX53_PAD_DISP0_DAT5__CSPI_SS2           IOMUX_PAD(0x3A0, 0x74, 2, 0x794, 0, 0)
 295 #define MX53_PAD_DISP0_DAT5__USBOH3_USBH2_DATA_5        IOMUX_PAD(0x3A0, 0x74, 3, 0, 0, 0)
 296 #define MX53_PAD_DISP0_DAT5__SDMA_DEBUG_MATCHED_DMBUS   IOMUX_PAD(0x3A0, 0x74, 5, 0, 0, 0)
 297 #define MX53_PAD_DISP0_DAT5__EMI_EMI_DEBUG_10   IOMUX_PAD(0x3A0, 0x74, 6, 0, 0, 0)
 298 #define MX53_PAD_DISP0_DAT5__USBPHY2_LINESTATE_0        IOMUX_PAD(0x3A0, 0x74, 7, 0, 0, 0)
 299 #define MX53_PAD_DISP0_DAT6__IPU_DISP0_DAT_6    IOMUX_PAD(0x3A4, 0x78, 0, 0, 0, 0)
 300 #define MX53_PAD_DISP0_DAT6__GPIO_4_27          IOMUX_PAD(0x3A4, 0x78, 1, 0, 0, 0)
 301 #define MX53_PAD_DISP0_DAT6__CSPI_SS3           IOMUX_PAD(0x3A4, 0x78, 2, 0x798, 0, 0)
 302 #define MX53_PAD_DISP0_DAT6__USBOH3_USBH2_DATA_6        IOMUX_PAD(0x3A4, 0x78, 3, 0, 0, 0)
 303 #define MX53_PAD_DISP0_DAT6__SDMA_DEBUG_RTBUFFER_WRITE  IOMUX_PAD(0x3A4, 0x78, 5, 0, 0, 0)
 304 #define MX53_PAD_DISP0_DAT6__EMI_EMI_DEBUG_11   IOMUX_PAD(0x3A4, 0x78, 6, 0, 0, 0)
 305 #define MX53_PAD_DISP0_DAT6__USBPHY2_LINESTATE_1        IOMUX_PAD(0x3A4, 0x78, 7, 0, 0, 0)
 306 #define MX53_PAD_DISP0_DAT7__IPU_DISP0_DAT_7    IOMUX_PAD(0x3A8, 0x7C, 0, 0, 0, 0)
 307 #define MX53_PAD_DISP0_DAT7__GPIO_4_28          IOMUX_PAD(0x3A8, 0x7C, 1, 0, 0, 0)
 308 #define MX53_PAD_DISP0_DAT7__CSPI_RDY           IOMUX_PAD(0x3A8, 0x7C, 2, 0, 0, 0)
 309 #define MX53_PAD_DISP0_DAT7__USBOH3_USBH2_DATA_7        IOMUX_PAD(0x3A8, 0x7C, 3, 0, 0, 0)
 310 #define MX53_PAD_DISP0_DAT7__SDMA_DEBUG_EVENT_CHANNEL_0 IOMUX_PAD(0x3A8, 0x7C, 5, 0, 0, 0)
 311 #define MX53_PAD_DISP0_DAT7__EMI_EMI_DEBUG_12   IOMUX_PAD(0x3A8, 0x7C, 6, 0, 0, 0)
 312 #define MX53_PAD_DISP0_DAT7__USBPHY2_VBUSVALID  IOMUX_PAD(0x3A8, 0x7C, 7, 0, 0, 0)
 313 #define MX53_PAD_DISP0_DAT8__IPU_DISP0_DAT_8    IOMUX_PAD(0x3AC, 0x80, 0, 0, 0, 0)
 314 #define MX53_PAD_DISP0_DAT8__GPIO_4_29          IOMUX_PAD(0x3AC, 0x80, 1, 0, 0, 0)
 315 #define MX53_PAD_DISP0_DAT8__PWM1_PWMO          IOMUX_PAD(0x3AC, 0x80, 2, 0, 0, 0)
 316 #define MX53_PAD_DISP0_DAT8__WDOG1_WDOG_B       IOMUX_PAD(0x3AC, 0x80, 3, 0, 0, 0)
 317 #define MX53_PAD_DISP0_DAT8__SDMA_DEBUG_EVENT_CHANNEL_1 IOMUX_PAD(0x3AC, 0x80, 5, 0, 0, 0)
 318 #define MX53_PAD_DISP0_DAT8__EMI_EMI_DEBUG_13   IOMUX_PAD(0x3AC, 0x80, 6, 0, 0, 0)
 319 #define MX53_PAD_DISP0_DAT8__USBPHY2_AVALID     IOMUX_PAD(0x3AC, 0x80, 7, 0, 0, 0)
 320 #define MX53_PAD_DISP0_DAT9__IPU_DISP0_DAT_9    IOMUX_PAD(0x3B0, 0x84, 0, 0, 0, 0)
 321 #define MX53_PAD_DISP0_DAT9__GPIO_4_30          IOMUX_PAD(0x3B0, 0x84, 1, 0, 0, 0)
 322 #define MX53_PAD_DISP0_DAT9__PWM2_PWMO          IOMUX_PAD(0x3B0, 0x84, 2, 0, 0, 0)
 323 #define MX53_PAD_DISP0_DAT9__WDOG2_WDOG_B       IOMUX_PAD(0x3B0, 0x84, 3, 0, 0, 0)
 324 #define MX53_PAD_DISP0_DAT9__SDMA_DEBUG_EVENT_CHANNEL_2         IOMUX_PAD(0x3B0, 0x84, 5, 0, 0, 0)
 325 #define MX53_PAD_DISP0_DAT9__EMI_EMI_DEBUG_14   IOMUX_PAD(0x3B0, 0x84, 6, 0, 0, 0)
 326 #define MX53_PAD_DISP0_DAT9__USBPHY2_VSTATUS_0  IOMUX_PAD(0x3B0, 0x84, 7, 0, 0, 0)
 327 #define MX53_PAD_DISP0_DAT10__IPU_DISP0_DAT_10  IOMUX_PAD(0x3B4, 0x88, 0, 0, 0, 0)
 328 #define MX53_PAD_DISP0_DAT10__GPIO_4_31         IOMUX_PAD(0x3B4, 0x88, 1, 0, 0, 0)
 329 #define MX53_PAD_DISP0_DAT10__USBOH3_USBH2_STP  IOMUX_PAD(0x3B4, 0x88, 2, 0, 0, 0)
 330 #define MX53_PAD_DISP0_DAT10__SDMA_DEBUG_EVENT_CHANNEL_3        IOMUX_PAD(0x3B4, 0x88, 5, 0, 0, 0)
 331 #define MX53_PAD_DISP0_DAT10__EMI_EMI_DEBUG_15  IOMUX_PAD(0x3B4, 0x88, 6, 0, 0, 0)
 332 #define MX53_PAD_DISP0_DAT10__USBPHY2_VSTATUS_1 IOMUX_PAD(0x3B4, 0x88, 7, 0, 0, 0)
 333 #define MX53_PAD_DISP0_DAT11__IPU_DISP0_DAT_11  IOMUX_PAD(0x3B8, 0x8C, 0, 0, 0, 0)
 334 #define MX53_PAD_DISP0_DAT11__GPIO_5_5          IOMUX_PAD(0x3B8, 0x8C, 1, 0, 0, 0)
 335 #define MX53_PAD_DISP0_DAT11__USBOH3_USBH2_NXT  IOMUX_PAD(0x3B8, 0x8C, 2, 0, 0, 0)
 336 #define MX53_PAD_DISP0_DAT11__SDMA_DEBUG_EVENT_CHANNEL_4        IOMUX_PAD(0x3B8, 0x8C, 5, 0, 0, 0)
 337 #define MX53_PAD_DISP0_DAT11__EMI_EMI_DEBUG_16  IOMUX_PAD(0x3B8, 0x8C, 6, 0, 0, 0)
 338 #define MX53_PAD_DISP0_DAT11__USBPHY2_VSTATUS_2 IOMUX_PAD(0x3B8, 0x8C, 7, 0, 0, 0)
 339 #define MX53_PAD_DISP0_DAT12__IPU_DISP0_DAT_12  IOMUX_PAD(0x3BC, 0x90, 0, 0, 0, 0)
 340 #define MX53_PAD_DISP0_DAT12__GPIO_5_6          IOMUX_PAD(0x3BC, 0x90, 1, 0, 0, 0)
 341 #define MX53_PAD_DISP0_DAT12__USBOH3_USBH2_CLK  IOMUX_PAD(0x3BC, 0x90, 2, 0, 0, 0)
 342 #define MX53_PAD_DISP0_DAT12__SDMA_DEBUG_EVENT_CHANNEL_5        IOMUX_PAD(0x3BC, 0x90, 5, 0, 0, 0)
 343 #define MX53_PAD_DISP0_DAT12__EMI_EMI_DEBUG_17  IOMUX_PAD(0x3BC, 0x90, 6, 0, 0, 0)
 344 #define MX53_PAD_DISP0_DAT12__USBPHY2_VSTATUS_3 IOMUX_PAD(0x3BC, 0x90, 7, 0, 0, 0)
 345 #define MX53_PAD_DISP0_DAT13__IPU_DISP0_DAT_13  IOMUX_PAD(0x3C0, 0x94, 0, 0, 0, 0)
 346 #define MX53_PAD_DISP0_DAT13__GPIO_5_7          IOMUX_PAD(0x3C0, 0x94, 1, 0, 0, 0)
 347 #define MX53_PAD_DISP0_DAT13__AUDMUX_AUD5_RXFS  IOMUX_PAD(0x3C0, 0x94, 3, 0x754, 0, 0)
 348 #define MX53_PAD_DISP0_DAT13__SDMA_DEBUG_EVT_CHN_LINES_0        IOMUX_PAD(0x3C0, 0x94, 5, 0, 0, 0)
 349 #define MX53_PAD_DISP0_DAT13__EMI_EMI_DEBUG_18  IOMUX_PAD(0x3C0, 0x94, 6, 0, 0, 0)
 350 #define MX53_PAD_DISP0_DAT13__USBPHY2_VSTATUS_4 IOMUX_PAD(0x3C0, 0x94, 7, 0, 0, 0)
 351 #define MX53_PAD_DISP0_DAT14__IPU_DISP0_DAT_14  IOMUX_PAD(0x3C4, 0x98, 0, 0, 0, 0)
 352 #define MX53_PAD_DISP0_DAT14__GPIO_5_8          IOMUX_PAD(0x3C4, 0x98, 1, 0, 0, 0)
 353 #define MX53_PAD_DISP0_DAT14__AUDMUX_AUD5_RXC   IOMUX_PAD(0x3C4, 0x98, 3, 0x750, 0, 0)
 354 #define MX53_PAD_DISP0_DAT14__SDMA_DEBUG_EVT_CHN_LINES_1        IOMUX_PAD(0x3C4, 0x98, 5, 0, 0, 0)
 355 #define MX53_PAD_DISP0_DAT14__EMI_EMI_DEBUG_19  IOMUX_PAD(0x3C4, 0x98, 6, 0, 0, 0)
 356 #define MX53_PAD_DISP0_DAT14__USBPHY2_VSTATUS_5 IOMUX_PAD(0x3C4, 0x98, 7, 0, 0, 0)
 357 #define MX53_PAD_DISP0_DAT15__IPU_DISP0_DAT_15  IOMUX_PAD(0x3C8, 0x9C, 0, 0, 0, 0)
 358 #define MX53_PAD_DISP0_DAT15__GPIO_5_9          IOMUX_PAD(0x3C8, 0x9C, 1, 0, 0, 0)
 359 #define MX53_PAD_DISP0_DAT15__ECSPI1_SS1                IOMUX_PAD(0x3C8, 0x9C, 2, 0x7AC, 1, 0)
 360 #define MX53_PAD_DISP0_DAT15__ECSPI2_SS1                IOMUX_PAD(0x3C8, 0x9C, 3, 0x7C8, 0, 0)
 361 #define MX53_PAD_DISP0_DAT15__SDMA_DEBUG_EVT_CHN_LINES_2        IOMUX_PAD(0x3C8, 0x9C, 5, 0, 0, 0)
 362 #define MX53_PAD_DISP0_DAT15__EMI_EMI_DEBUG_20  IOMUX_PAD(0x3C8, 0x9C, 6, 0, 0, 0)
 363 #define MX53_PAD_DISP0_DAT15__USBPHY2_VSTATUS_6 IOMUX_PAD(0x3C8, 0x9C, 7, 0, 0, 0)
 364 #define MX53_PAD_DISP0_DAT16__IPU_DISP0_DAT_16  IOMUX_PAD(0x3CC, 0xA0, 0, 0, 0, 0)
 365 #define MX53_PAD_DISP0_DAT16__GPIO_5_10         IOMUX_PAD(0x3CC, 0xA0, 1, 0, 0, 0)
 366 #define MX53_PAD_DISP0_DAT16__ECSPI2_MOSI               IOMUX_PAD(0x3CC, 0xA0, 2, 0x7C0, 0, 0)
 367 #define MX53_PAD_DISP0_DAT16__AUDMUX_AUD5_TXC   IOMUX_PAD(0x3CC, 0xA0, 3, 0x758, 1, 0)
 368 #define MX53_PAD_DISP0_DAT16__SDMA_EXT_EVENT_0  IOMUX_PAD(0x3CC, 0xA0, 4, 0x868, 0, 0)
 369 #define MX53_PAD_DISP0_DAT16__SDMA_DEBUG_EVT_CHN_LINES_3        IOMUX_PAD(0x3CC, 0xA0, 5, 0, 0, 0)
 370 #define MX53_PAD_DISP0_DAT16__EMI_EMI_DEBUG_21  IOMUX_PAD(0x3CC, 0xA0, 6, 0, 0, 0)
 371 #define MX53_PAD_DISP0_DAT16__USBPHY2_VSTATUS_7 IOMUX_PAD(0x3CC, 0xA0, 7, 0, 0, 0)
 372 #define MX53_PAD_DISP0_DAT17__IPU_DISP0_DAT_17  IOMUX_PAD(0x3D0, 0xA4, 0, 0, 0, 0)
 373 #define MX53_PAD_DISP0_DAT17__GPIO_5_11         IOMUX_PAD(0x3D0, 0xA4, 1, 0, 0, 0)
 374 #define MX53_PAD_DISP0_DAT17__ECSPI2_MISO               IOMUX_PAD(0x3D0, 0xA4, 2, 0x7BC, 0, 0)
 375 #define MX53_PAD_DISP0_DAT17__AUDMUX_AUD5_TXD   IOMUX_PAD(0x3D0, 0xA4, 3, 0x74C, 1, 0)
 376 #define MX53_PAD_DISP0_DAT17__SDMA_EXT_EVENT_1  IOMUX_PAD(0x3D0, 0xA4, 4, 0x86C, 0, 0)
 377 #define MX53_PAD_DISP0_DAT17__SDMA_DEBUG_EVT_CHN_LINES_4        IOMUX_PAD(0x3D0, 0xA4, 5, 0, 0, 0)
 378 #define MX53_PAD_DISP0_DAT17__EMI_EMI_DEBUG_22  IOMUX_PAD(0x3D0, 0xA4, 6, 0, 0, 0)
 379 #define MX53_PAD_DISP0_DAT18__IPU_DISP0_DAT_18  IOMUX_PAD(0x3D4, 0xA8, 0, 0, 0, 0)
 380 #define MX53_PAD_DISP0_DAT18__GPIO_5_12         IOMUX_PAD(0x3D4, 0xA8, 1, 0, 0, 0)
 381 #define MX53_PAD_DISP0_DAT18__ECSPI2_SS0                IOMUX_PAD(0x3D4, 0xA8, 2, 0x7C4, 0, 0)
 382 #define MX53_PAD_DISP0_DAT18__AUDMUX_AUD5_TXFS  IOMUX_PAD(0x3D4, 0xA8, 3, 0x75C, 1, 0)
 383 #define MX53_PAD_DISP0_DAT18__AUDMUX_AUD4_RXFS  IOMUX_PAD(0x3D4, 0xA8, 4, 0x73C, 0, 0)
 384 #define MX53_PAD_DISP0_DAT18__SDMA_DEBUG_EVT_CHN_LINES_5        IOMUX_PAD(0x3D4, 0xA8, 5, 0, 0, 0)
 385 #define MX53_PAD_DISP0_DAT18__EMI_EMI_DEBUG_23  IOMUX_PAD(0x3D4, 0xA8, 6, 0, 0, 0)
 386 #define MX53_PAD_DISP0_DAT18__EMI_WEIM_CS_2     IOMUX_PAD(0x3D4, 0xA8, 7, 0, 0, 0)
 387 #define MX53_PAD_DISP0_DAT19__IPU_DISP0_DAT_19  IOMUX_PAD(0x3D8, 0xAC, 0, 0, 0, 0)
 388 #define MX53_PAD_DISP0_DAT19__GPIO_5_13         IOMUX_PAD(0x3D8, 0xAC, 1, 0, 0, 0)
 389 #define MX53_PAD_DISP0_DAT19__ECSPI2_SCLK               IOMUX_PAD(0x3D8, 0xAC, 2, 0x7B8, 0, 0)
 390 #define MX53_PAD_DISP0_DAT19__AUDMUX_AUD5_RXD   IOMUX_PAD(0x3D8, 0xAC, 3, 0x748, 1, 0)
 391 #define MX53_PAD_DISP0_DAT19__AUDMUX_AUD4_RXC   IOMUX_PAD(0x3D8, 0xAC, 4, 0x738, 0, 0)
 392 #define MX53_PAD_DISP0_DAT19__SDMA_DEBUG_EVT_CHN_LINES_6        IOMUX_PAD(0x3D8, 0xAC, 5, 0, 0, 0)
 393 #define MX53_PAD_DISP0_DAT19__EMI_EMI_DEBUG_24  IOMUX_PAD(0x3D8, 0xAC, 6, 0, 0, 0)
 394 #define MX53_PAD_DISP0_DAT19__EMI_WEIM_CS_3     IOMUX_PAD(0x3D8, 0xAC, 7, 0, 0, 0)
 395 #define MX53_PAD_DISP0_DAT20__IPU_DISP0_DAT_20  IOMUX_PAD(0x3DC, 0xB0, 0, 0, 0, 0)
 396 #define MX53_PAD_DISP0_DAT20__GPIO_5_14         IOMUX_PAD(0x3DC, 0xB0, 1, 0, 0, 0)
 397 #define MX53_PAD_DISP0_DAT20__ECSPI1_SCLK               IOMUX_PAD(0x3DC, 0xB0, 2, 0x79C, 1, 0)
 398 #define MX53_PAD_DISP0_DAT20__AUDMUX_AUD4_TXC   IOMUX_PAD(0x3DC, 0xB0, 3, 0x740, 0, 0)
 399 #define MX53_PAD_DISP0_DAT20__SDMA_DEBUG_EVT_CHN_LINES_7        IOMUX_PAD(0x3DC, 0xB0, 5, 0, 0, 0)
 400 #define MX53_PAD_DISP0_DAT20__EMI_EMI_DEBUG_25  IOMUX_PAD(0x3DC, 0xB0, 6, 0, 0, 0)
 401 #define MX53_PAD_DISP0_DAT20__SATA_PHY_TDI              IOMUX_PAD(0x3DC, 0xB0, 7, 0, 0, 0)
 402 #define MX53_PAD_DISP0_DAT21__IPU_DISP0_DAT_21  IOMUX_PAD(0x3E0, 0xB4, 0, 0, 0, 0)
 403 #define MX53_PAD_DISP0_DAT21__GPIO_5_15         IOMUX_PAD(0x3E0, 0xB4, 1, 0, 0, 0)
 404 #define MX53_PAD_DISP0_DAT21__ECSPI1_MOSI               IOMUX_PAD(0x3E0, 0xB4, 2, 0x7A4, 1, 0)
 405 #define MX53_PAD_DISP0_DAT21__AUDMUX_AUD4_TXD   IOMUX_PAD(0x3E0, 0xB4, 3, 0x734, 0, 0)
 406 #define MX53_PAD_DISP0_DAT21__SDMA_DEBUG_BUS_DEVICE_0   IOMUX_PAD(0x3E0, 0xB4, 5, 0, 0, 0)
 407 #define MX53_PAD_DISP0_DAT21__EMI_EMI_DEBUG_26  IOMUX_PAD(0x3E0, 0xB4, 6, 0, 0, 0)
 408 #define MX53_PAD_DISP0_DAT21__SATA_PHY_TDO      IOMUX_PAD(0x3E0, 0xB4, 7, 0, 0, 0)
 409 #define MX53_PAD_DISP0_DAT22__IPU_DISP0_DAT_22  IOMUX_PAD(0x3E4, 0xB8, 0, 0, 0, 0)
 410 #define MX53_PAD_DISP0_DAT22__GPIO_5_16         IOMUX_PAD(0x3E4, 0xB8, 1, 0, 0, 0)
 411 #define MX53_PAD_DISP0_DAT22__ECSPI1_MISO               IOMUX_PAD(0x3E4, 0xB8, 2, 0x7A0, 1, 0)
 412 #define MX53_PAD_DISP0_DAT22__AUDMUX_AUD4_TXFS  IOMUX_PAD(0x3E4, 0xB8, 3, 0x744, 0, 0)
 413 #define MX53_PAD_DISP0_DAT22__SDMA_DEBUG_BUS_DEVICE_1   IOMUX_PAD(0x3E4, 0xB8, 5, 0, 0, 0)
 414 #define MX53_PAD_DISP0_DAT22__EMI_EMI_DEBUG_27  IOMUX_PAD(0x3E4, 0xB8, 6, 0, 0, 0)
 415 #define MX53_PAD_DISP0_DAT22__SATA_PHY_TCK      IOMUX_PAD(0x3E4, 0xB8, 7, 0, 0, 0)
 416 #define MX53_PAD_DISP0_DAT23__IPU_DISP0_DAT_23  IOMUX_PAD(0x3E8, 0xBC, 0, 0, 0, 0)
 417 #define MX53_PAD_DISP0_DAT23__GPIO_5_17         IOMUX_PAD(0x3E8, 0xBC, 1, 0, 0, 0)
 418 #define MX53_PAD_DISP0_DAT23__ECSPI1_SS0                IOMUX_PAD(0x3E8, 0xBC, 2, 0x7A8, 1, 0)
 419 #define MX53_PAD_DISP0_DAT23__AUDMUX_AUD4_RXD   IOMUX_PAD(0x3E8, 0xBC, 3, 0x730, 0, 0)
 420 #define MX53_PAD_DISP0_DAT23__SDMA_DEBUG_BUS_DEVICE_2   IOMUX_PAD(0x3E8, 0xBC, 5, 0, 0, 0)
 421 #define MX53_PAD_DISP0_DAT23__EMI_EMI_DEBUG_28  IOMUX_PAD(0x3E8, 0xBC, 6, 0, 0, 0)
 422 #define MX53_PAD_DISP0_DAT23__SATA_PHY_TMS      IOMUX_PAD(0x3E8, 0xBC, 7, 0, 0, 0)
 423 #define MX53_PAD_CSI0_PIXCLK__IPU_CSI0_PIXCLK   IOMUX_PAD(0x3EC, 0xC0, 0, 0, 0, 0)
 424 #define MX53_PAD_CSI0_PIXCLK__GPIO_5_18         IOMUX_PAD(0x3EC, 0xC0, 1, 0, 0, 0)
 425 #define MX53_PAD_CSI0_PIXCLK__SDMA_DEBUG_PC_0   IOMUX_PAD(0x3EC, 0xC0, 5, 0, 0, 0)
 426 #define MX53_PAD_CSI0_PIXCLK__EMI_EMI_DEBUG_29  IOMUX_PAD(0x3EC, 0xC0, 6, 0, 0, 0)
 427 #define MX53_PAD_CSI0_MCLK__IPU_CSI0_HSYNC              IOMUX_PAD(0x3F0, 0xC4, 0, 0, 0, 0)
 428 #define MX53_PAD_CSI0_MCLK__GPIO_5_19                   IOMUX_PAD(0x3F0, 0xC4, 1, 0, 0, 0)
 429 #define MX53_PAD_CSI0_MCLK__CCM_CSI0_MCLK               IOMUX_PAD(0x3F0, 0xC4, 2, 0, 0, 0)
 430 #define MX53_PAD_CSI0_MCLK__SDMA_DEBUG_PC_1     IOMUX_PAD(0x3F0, 0xC4, 5, 0, 0, 0)
 431 #define MX53_PAD_CSI0_MCLK__EMI_EMI_DEBUG_30    IOMUX_PAD(0x3F0, 0xC4, 6, 0, 0, 0)
 432 #define MX53_PAD_CSI0_MCLK__TPIU_TRCTL                  IOMUX_PAD(0x3F0, 0xC4, 7, 0, 0, 0)
 433 #define MX53_PAD_CSI0_DATA_EN__IPU_CSI0_DATA_EN IOMUX_PAD(0x3F4, 0xC8, 0, 0, 0, 0)
 434 #define MX53_PAD_CSI0_DATA_EN__GPIO_5_20                IOMUX_PAD(0x3F4, 0xC8, 1, 0, 0, 0)
 435 #define MX53_PAD_CSI0_DATA_EN__SDMA_DEBUG_PC_2  IOMUX_PAD(0x3F4, 0xC8, 5, 0, 0, 0)
 436 #define MX53_PAD_CSI0_DATA_EN__EMI_EMI_DEBUG_31 IOMUX_PAD(0x3F4, 0xC8, 6, 0, 0, 0)
 437 #define MX53_PAD_CSI0_DATA_EN__TPIU_TRCLK               IOMUX_PAD(0x3F4, 0xC8, 7, 0, 0, 0)
 438 #define MX53_PAD_CSI0_VSYNC__IPU_CSI0_VSYNC     IOMUX_PAD(0x3F8, 0xCC, 0, 0, 0, 0)
 439 #define MX53_PAD_CSI0_VSYNC__GPIO_5_21                  IOMUX_PAD(0x3F8, 0xCC, 1, 0, 0, 0)
 440 #define MX53_PAD_CSI0_VSYNC__SDMA_DEBUG_PC_3    IOMUX_PAD(0x3F8, 0xCC, 5, 0, 0, 0)
 441 #define MX53_PAD_CSI0_VSYNC__EMI_EMI_DEBUG_32   IOMUX_PAD(0x3F8, 0xCC, 6, 0, 0, 0)
 442 #define MX53_PAD_CSI0_VSYNC__TPIU_TRACE_0               IOMUX_PAD(0x3F8, 0xCC, 7, 0, 0, 0)
 443 #define MX53_PAD_CSI0_DAT4__IPU_CSI0_D_4                IOMUX_PAD(0x3FC, 0xD0, 0, 0, 0, 0)
 444 #define MX53_PAD_CSI0_DAT4__GPIO_5_22                   IOMUX_PAD(0x3FC, 0xD0, 1, 0, 0, 0)
 445 #define MX53_PAD_CSI0_DAT4__KPP_COL_5                   IOMUX_PAD(0x3FC, 0xD0, 2, 0x840, 1, 0)
 446 #define MX53_PAD_CSI0_DAT4__ECSPI1_SCLK         IOMUX_PAD(0x3FC, 0xD0, 3, 0x79C, 2, 0)
 447 #define MX53_PAD_CSI0_DAT4__USBOH3_USBH3_STP    IOMUX_PAD(0x3FC, 0xD0, 4, 0, 0, 0)
 448 #define MX53_PAD_CSI0_DAT4__AUDMUX_AUD3_TXC     IOMUX_PAD(0x3FC, 0xD0, 5, 0, 0, 0)
 449 #define MX53_PAD_CSI0_DAT4__EMI_EMI_DEBUG_33    IOMUX_PAD(0x3FC, 0xD0, 6, 0, 0, 0)
 450 #define MX53_PAD_CSI0_DAT4__TPIU_TRACE_1                IOMUX_PAD(0x3FC, 0xD0, 7, 0, 0, 0)
 451 #define MX53_PAD_CSI0_DAT5__IPU_CSI0_D_5                IOMUX_PAD(0x400, 0xD4, 0, 0, 0, 0)
 452 #define MX53_PAD_CSI0_DAT5__GPIO_5_23                   IOMUX_PAD(0x400, 0xD4, 1, 0, 0, 0)
 453 #define MX53_PAD_CSI0_DAT5__KPP_ROW_5                   IOMUX_PAD(0x400, 0xD4, 2, 0x84C, 0, 0)
 454 #define MX53_PAD_CSI0_DAT5__ECSPI1_MOSI         IOMUX_PAD(0x400, 0xD4, 3, 0x7A4, 2, 0)
 455 #define MX53_PAD_CSI0_DAT5__USBOH3_USBH3_NXT    IOMUX_PAD(0x400, 0xD4, 4, 0, 0, 0)
 456 #define MX53_PAD_CSI0_DAT5__AUDMUX_AUD3_TXD     IOMUX_PAD(0x400, 0xD4, 5, 0, 0, 0)
 457 #define MX53_PAD_CSI0_DAT5__EMI_EMI_DEBUG_34    IOMUX_PAD(0x400, 0xD4, 6, 0, 0, 0)
 458 #define MX53_PAD_CSI0_DAT5__TPIU_TRACE_2                IOMUX_PAD(0x400, 0xD4, 7, 0, 0, 0)
 459 #define MX53_PAD_CSI0_DAT6__IPU_CSI0_D_6                IOMUX_PAD(0x404, 0xD8, 0, 0, 0, 0)
 460 #define MX53_PAD_CSI0_DAT6__GPIO_5_24                   IOMUX_PAD(0x404, 0xD8, 1, 0, 0, 0)
 461 #define MX53_PAD_CSI0_DAT6__KPP_COL_6                   IOMUX_PAD(0x404, 0xD8, 2, 0x844, 0, 0)
 462 #define MX53_PAD_CSI0_DAT6__ECSPI1_MISO         IOMUX_PAD(0x404, 0xD8, 3, 0x7A0, 2, 0)
 463 #define MX53_PAD_CSI0_DAT6__USBOH3_USBH3_CLK    IOMUX_PAD(0x404, 0xD8, 4, 0, 0, 0)
 464 #define MX53_PAD_CSI0_DAT6__AUDMUX_AUD3_TXFS    IOMUX_PAD(0x404, 0xD8, 5, 0, 0, 0)
 465 #define MX53_PAD_CSI0_DAT6__EMI_EMI_DEBUG_35    IOMUX_PAD(0x404, 0xD8, 6, 0, 0, 0)
 466 #define MX53_PAD_CSI0_DAT6__TPIU_TRACE_3                IOMUX_PAD(0x404, 0xD8, 7, 0, 0, 0)
 467 #define MX53_PAD_CSI0_DAT7__IPU_CSI0_D_7                IOMUX_PAD(0x408, 0xDC, 0, 0, 0, 0)
 468 #define MX53_PAD_CSI0_DAT7__GPIO_5_25                   IOMUX_PAD(0x408, 0xDC, 1, 0, 0, 0)
 469 #define MX53_PAD_CSI0_DAT7__KPP_ROW_6                   IOMUX_PAD(0x408, 0xDC, 2, 0x850, 0, 0)
 470 #define MX53_PAD_CSI0_DAT7__ECSPI1_SS0                  IOMUX_PAD(0x408, 0xDC, 3, 0x7A8, 2, 0)
 471 #define MX53_PAD_CSI0_DAT7__USBOH3_USBH3_DIR    IOMUX_PAD(0x408, 0xDC, 4, 0, 0, 0)
 472 #define MX53_PAD_CSI0_DAT7__AUDMUX_AUD3_RXD     IOMUX_PAD(0x408, 0xDC, 5, 0, 0, 0)
 473 #define MX53_PAD_CSI0_DAT7__EMI_EMI_DEBUG_36    IOMUX_PAD(0x408, 0xDC, 6, 0, 0, 0)
 474 #define MX53_PAD_CSI0_DAT7__TPIU_TRACE_4                IOMUX_PAD(0x408, 0xDC, 7, 0, 0, 0)
 475 #define MX53_PAD_CSI0_DAT8__IPU_CSI0_D_8                IOMUX_PAD(0x40C, 0xE0, 0, 0, 0, 0)
 476 #define MX53_PAD_CSI0_DAT8__GPIO_5_26                   IOMUX_PAD(0x40C, 0xE0, 1, 0, 0, 0)
 477 #define MX53_PAD_CSI0_DAT8__KPP_COL_7                   IOMUX_PAD(0x40C, 0xE0, 2, 0x848, 0, 0)
 478 #define MX53_PAD_CSI0_DAT8__ECSPI2_SCLK         IOMUX_PAD(0x40C, 0xE0, 3, 0x7B8, 1, 0)
 479 #define MX53_PAD_CSI0_DAT8__USBOH3_USBH3_OC     IOMUX_PAD(0x40C, 0xE0, 4, 0, 0, 0)
 480 #define MX53_PAD_CSI0_DAT8__I2C1_SDA                    IOMUX_PAD(0x40C, 0xE0, 5 | IOMUX_CONFIG_SION, 0x818, 0, 0)
 481 #define MX53_PAD_CSI0_DAT8__EMI_EMI_DEBUG_37    IOMUX_PAD(0x40C, 0xE0, 6, 0, 0, 0)
 482 #define MX53_PAD_CSI0_DAT8__TPIU_TRACE_5                IOMUX_PAD(0x40C, 0xE0, 7, 0, 0, 0)
 483 #define MX53_PAD_CSI0_DAT9__IPU_CSI0_D_9                IOMUX_PAD(0x410, 0xE4, 0, 0, 0, 0)
 484 #define MX53_PAD_CSI0_DAT9__GPIO_5_27                   IOMUX_PAD(0x410, 0xE4, 1, 0, 0, 0)
 485 #define MX53_PAD_CSI0_DAT9__KPP_ROW_7                   IOMUX_PAD(0x410, 0xE4, 2, 0x854, 0, 0)
 486 #define MX53_PAD_CSI0_DAT9__ECSPI2_MOSI         IOMUX_PAD(0x410, 0xE4, 3, 0x7C0, 1, 0)
 487 #define MX53_PAD_CSI0_DAT9__USBOH3_USBH3_PWR    IOMUX_PAD(0x410, 0xE4, 4, 0, 0, 0)
 488 #define MX53_PAD_CSI0_DAT9__I2C1_SCL                    IOMUX_PAD(0x410, 0xE4, 5 | IOMUX_CONFIG_SION, 0x814, 0, 0)
 489 #define MX53_PAD_CSI0_DAT9__EMI_EMI_DEBUG_38    IOMUX_PAD(0x410, 0xE4, 6, 0, 0, 0)
 490 #define MX53_PAD_CSI0_DAT9__TPIU_TRACE_6                IOMUX_PAD(0x410, 0xE4, 7, 0, 0, 0)
 491 #define MX53_PAD_CSI0_DAT10__IPU_CSI0_D_10              IOMUX_PAD(0x414, 0xE8, 0, 0, 0, 0)
 492 #define MX53_PAD_CSI0_DAT10__GPIO_5_28                  IOMUX_PAD(0x414, 0xE8, 1, 0, 0, 0)
 493 #define MX53_PAD_CSI0_DAT10__UART1_TXD_MUX              IOMUX_PAD(0x414, 0xE8, 2, 0, 0, 0)
 494 #define MX53_PAD_CSI0_DAT10__ECSPI2_MISO                IOMUX_PAD(0x414, 0xE8, 3, 0x7BC, 1, 0)
 495 #define MX53_PAD_CSI0_DAT10__AUDMUX_AUD3_RXC    IOMUX_PAD(0x414, 0xE8, 4, 0, 0, 0)
 496 #define MX53_PAD_CSI0_DAT10__SDMA_DEBUG_PC_4    IOMUX_PAD(0x414, 0xE8, 5, 0, 0, 0)
 497 #define MX53_PAD_CSI0_DAT10__EMI_EMI_DEBUG_39   IOMUX_PAD(0x414, 0xE8, 6, 0, 0, 0)
 498 #define MX53_PAD_CSI0_DAT10__TPIU_TRACE_7               IOMUX_PAD(0x414, 0xE8, 7, 0, 0, 0)
 499 #define MX53_PAD_CSI0_DAT11__IPU_CSI0_D_11              IOMUX_PAD(0x418, 0xEC, 0, 0, 0, 0)
 500 #define MX53_PAD_CSI0_DAT11__GPIO_5_29                  IOMUX_PAD(0x418, 0xEC, 1, 0, 0, 0)
 501 #define MX53_PAD_CSI0_DAT11__UART1_RXD_MUX              IOMUX_PAD(0x418, 0xEC, 2, 0x878, 1, 0)
 502 #define MX53_PAD_CSI0_DAT11__ECSPI2_SS0         IOMUX_PAD(0x418, 0xEC, 3, 0x7C4, 1, 0)
 503 #define MX53_PAD_CSI0_DAT11__AUDMUX_AUD3_RXFS   IOMUX_PAD(0x418, 0xEC, 4, 0, 0, 0)
 504 #define MX53_PAD_CSI0_DAT11__SDMA_DEBUG_PC_5    IOMUX_PAD(0x418, 0xEC, 5, 0, 0, 0)
 505 #define MX53_PAD_CSI0_DAT11__EMI_EMI_DEBUG_40   IOMUX_PAD(0x418, 0xEC, 6, 0, 0, 0)
 506 #define MX53_PAD_CSI0_DAT11__TPIU_TRACE_8               IOMUX_PAD(0x418, 0xEC, 7, 0, 0, 0)
 507 #define MX53_PAD_CSI0_DAT12__IPU_CSI0_D_12              IOMUX_PAD(0x41C, 0xF0, 0, 0, 0, 0)
 508 #define MX53_PAD_CSI0_DAT12__GPIO_5_30                  IOMUX_PAD(0x41C, 0xF0, 1, 0, 0, 0)
 509 #define MX53_PAD_CSI0_DAT12__UART4_TXD_MUX              IOMUX_PAD(0x41C, 0xF0, 2, 0, 2, 0)
 510 #define MX53_PAD_CSI0_DAT12__USBOH3_USBH3_DATA_0        IOMUX_PAD(0x41C, 0xF0, 4, 0, 0, 0)
 511 #define MX53_PAD_CSI0_DAT12__SDMA_DEBUG_PC_6    IOMUX_PAD(0x41C, 0xF0, 5, 0, 0, 0)
 512 #define MX53_PAD_CSI0_DAT12__EMI_EMI_DEBUG_41   IOMUX_PAD(0x41C, 0xF0, 6, 0, 0, 0)
 513 #define MX53_PAD_CSI0_DAT12__TPIU_TRACE_9               IOMUX_PAD(0x41C, 0xF0, 7, 0, 0, 0)
 514 #define MX53_PAD_CSI0_DAT13__IPU_CSI0_D_13              IOMUX_PAD(0x420, 0xF4, 0, 0, 0, 0)
 515 #define MX53_PAD_CSI0_DAT13__GPIO_5_31                  IOMUX_PAD(0x420, 0xF4, 1, 0, 0, 0)
 516 #define MX53_PAD_CSI0_DAT13__UART4_RXD_MUX              IOMUX_PAD(0x420, 0xF4, 2, 0x890, 3, 0)
 517 #define MX53_PAD_CSI0_DAT13__USBOH3_USBH3_DATA_1        IOMUX_PAD(0x420, 0xF4, 4, 0, 0, 0)
 518 #define MX53_PAD_CSI0_DAT13__SDMA_DEBUG_PC_7    IOMUX_PAD(0x420, 0xF4, 5, 0, 0, 0)
 519 #define MX53_PAD_CSI0_DAT13__EMI_EMI_DEBUG_42   IOMUX_PAD(0x420, 0xF4, 6, 0, 0, 0)
 520 #define MX53_PAD_CSI0_DAT13__TPIU_TRACE_10              IOMUX_PAD(0x420, 0xF4, 7, 0, 0, 0)
 521 #define MX53_PAD_CSI0_DAT14__IPU_CSI0_D_14              IOMUX_PAD(0x424, 0xF8, 0, 0, 0, 0)
 522 #define MX53_PAD_CSI0_DAT14__GPIO_6_0                   IOMUX_PAD(0x424, 0xF8, 1, 0, 0, 0)
 523 #define MX53_PAD_CSI0_DAT14__UART5_TXD_MUX              IOMUX_PAD(0x424, 0xF8, 2, 0, 0, 0)
 524 #define MX53_PAD_CSI0_DAT14__USBOH3_USBH3_DATA_2        IOMUX_PAD(0x424, 0xF8, 4, 0, 0, 0)
 525 #define MX53_PAD_CSI0_DAT14__SDMA_DEBUG_PC_8    IOMUX_PAD(0x424, 0xF8, 5, 0, 0, 0)
 526 #define MX53_PAD_CSI0_DAT14__EMI_EMI_DEBUG_43   IOMUX_PAD(0x424, 0xF8, 6, 0, 0, 0)
 527 #define MX53_PAD_CSI0_DAT14__TPIU_TRACE_11              IOMUX_PAD(0x424, 0xF8, 7, 0, 0, 0)
 528 #define MX53_PAD_CSI0_DAT15__IPU_CSI0_D_15              IOMUX_PAD(0x428, 0xFC, 0, 0, 0, 0)
 529 #define MX53_PAD_CSI0_DAT15__GPIO_6_1                   IOMUX_PAD(0x428, 0xFC, 1, 0, 0, 0)
 530 #define MX53_PAD_CSI0_DAT15__UART5_RXD_MUX              IOMUX_PAD(0x428, 0xFC, 2, 0x898, 3, 0)
 531 #define MX53_PAD_CSI0_DAT15__USBOH3_USBH3_DATA_3        IOMUX_PAD(0x428, 0xFC, 4, 0, 0, 0)
 532 #define MX53_PAD_CSI0_DAT15__SDMA_DEBUG_PC_9    IOMUX_PAD(0x428, 0xFC, 5, 0, 0, 0)
 533 #define MX53_PAD_CSI0_DAT15__EMI_EMI_DEBUG_44   IOMUX_PAD(0x428, 0xFC, 6, 0, 0, 0)
 534 #define MX53_PAD_CSI0_DAT15__TPIU_TRACE_12              IOMUX_PAD(0x428, 0xFC, 7, 0, 0, 0)
 535 #define MX53_PAD_CSI0_DAT16__IPU_CSI0_D_16              IOMUX_PAD(0x42C, 0x100, 0, 0, 0, 0)
 536 #define MX53_PAD_CSI0_DAT16__GPIO_6_2                   IOMUX_PAD(0x42C, 0x100, 1, 0, 0, 0)
 537 #define MX53_PAD_CSI0_DAT16__UART4_RTS                  IOMUX_PAD(0x42C, 0x100, 2, 0x88C, 0, 0)
 538 #define MX53_PAD_CSI0_DAT16__USBOH3_USBH3_DATA_4        IOMUX_PAD(0x42C, 0x100, 4, 0, 0, 0)
 539 #define MX53_PAD_CSI0_DAT16__SDMA_DEBUG_PC_10   IOMUX_PAD(0x42C, 0x100, 5, 0, 0, 0)
 540 #define MX53_PAD_CSI0_DAT16__EMI_EMI_DEBUG_45   IOMUX_PAD(0x42C, 0x100, 6, 0, 0, 0)
 541 #define MX53_PAD_CSI0_DAT16__TPIU_TRACE_13              IOMUX_PAD(0x42C, 0x100, 7, 0, 0, 0)
 542 #define MX53_PAD_CSI0_DAT17__IPU_CSI0_D_17              IOMUX_PAD(0x430, 0x104, 0, 0, 0, 0)
 543 #define MX53_PAD_CSI0_DAT17__GPIO_6_3                   IOMUX_PAD(0x430, 0x104, 1, 0, 0, 0)
 544 #define MX53_PAD_CSI0_DAT17__UART4_CTS                  IOMUX_PAD(0x430, 0x104, 2, 0x88C, 1, 0)
 545 #define MX53_PAD_CSI0_DAT17__USBOH3_USBH3_DATA_5        IOMUX_PAD(0x430, 0x104, 4, 0, 0, 0)
 546 #define MX53_PAD_CSI0_DAT17__SDMA_DEBUG_PC_11   IOMUX_PAD(0x430, 0x104, 5, 0, 0, 0)
 547 #define MX53_PAD_CSI0_DAT17__EMI_EMI_DEBUG_46   IOMUX_PAD(0x430, 0x104, 6, 0, 0, 0)
 548 #define MX53_PAD_CSI0_DAT17__TPIU_TRACE_14              IOMUX_PAD(0x430, 0x104, 7, 0, 0, 0)
 549 #define MX53_PAD_CSI0_DAT18__IPU_CSI0_D_18              IOMUX_PAD(0x434, 0x108, 0, 0, 0, 0)
 550 #define MX53_PAD_CSI0_DAT18__GPIO_6_4           IOMUX_PAD(0x434, 0x108, 1, 0, 0, 0)
 551 #define MX53_PAD_CSI0_DAT18__UART5_RTS          IOMUX_PAD(0x434, 0x108, 2, 0x894, 2, 0)
 552 #define MX53_PAD_CSI0_DAT18__USBOH3_USBH3_DATA_6        IOMUX_PAD(0x434, 0x108, 4, 0, 0, 0)
 553 #define MX53_PAD_CSI0_DAT18__SDMA_DEBUG_PC_12   IOMUX_PAD(0x434, 0x108, 5, 0, 0, 0)
 554 #define MX53_PAD_CSI0_DAT18__EMI_EMI_DEBUG_47   IOMUX_PAD(0x434, 0x108, 6, 0, 0, 0)
 555 #define MX53_PAD_CSI0_DAT18__TPIU_TRACE_15              IOMUX_PAD(0x434, 0x108, 7, 0, 0, 0)
 556 #define MX53_PAD_CSI0_DAT19__IPU_CSI0_D_19              IOMUX_PAD(0x438, 0x10C, 0, 0, 0, 0)
 557 #define MX53_PAD_CSI0_DAT19__GPIO_6_5           IOMUX_PAD(0x438, 0x10C, 1, 0, 0, 0)
 558 #define MX53_PAD_CSI0_DAT19__UART5_CTS          IOMUX_PAD(0x438, 0x10C, 2, 0x894, 3, 0)
 559 #define MX53_PAD_CSI0_DAT19__USBOH3_USBH3_DATA_7        IOMUX_PAD(0x438, 0x10C, 4, 0, 0, 0)
 560 #define MX53_PAD_CSI0_DAT19__SDMA_DEBUG_PC_13   IOMUX_PAD(0x438, 0x10C, 5, 0, 0, 0)
 561 #define MX53_PAD_CSI0_DAT19__EMI_EMI_DEBUG_48   IOMUX_PAD(0x438, 0x10C, 6, 0, 0, 0)
 562 #define MX53_PAD_CSI0_DAT19__USBPHY2_BISTOK     IOMUX_PAD(0x438, 0x10C, 7, 0, 0, 0)
 563 #define MX53_PAD_EIM_A25__EMI_WEIM_A_25         IOMUX_PAD(0x458, 0x110, 0, 0, 0, 0)
 564 #define MX53_PAD_EIM_A25__GPIO_5_2                      IOMUX_PAD(0x458, 0x110, 1, 0, 0, 0)
 565 #define MX53_PAD_EIM_A25__ECSPI2_RDY            IOMUX_PAD(0x458, 0x110, 2, 0, 0, 0)
 566 #define MX53_PAD_EIM_A25__IPU_DI1_PIN12         IOMUX_PAD(0x458, 0x110, 3, 0, 0, 0)
 567 #define MX53_PAD_EIM_A25__CSPI_SS1                      IOMUX_PAD(0x458, 0x110, 4, 0x790, 1, 0)
 568 #define MX53_PAD_EIM_A25__IPU_DI0_D1_CS         IOMUX_PAD(0x458, 0x110, 6, 0, 0, 0)
 569 #define MX53_PAD_EIM_A25__USBPHY1_BISTOK                IOMUX_PAD(0x458, 0x110, 7, 0, 0, 0)
 570 #define MX53_PAD_EIM_EB2__EMI_WEIM_EB_2         IOMUX_PAD(0x45C, 0x114, 0, 0, 0, 0)
 571 #define MX53_PAD_EIM_EB2__GPIO_2_30                     IOMUX_PAD(0x45C, 0x114, 1, 0, 0, 0)
 572 #define MX53_PAD_EIM_EB2__CCM_DI1_EXT_CLK               IOMUX_PAD(0x45C, 0x114, 2, 0x76C, 0, 0)
 573 #define MX53_PAD_EIM_EB2__IPU_SER_DISP1_CS              IOMUX_PAD(0x45C, 0x114, 3, 0, 0, 0)
 574 #define MX53_PAD_EIM_EB2__ECSPI1_SS0            IOMUX_PAD(0x45C, 0x114, 4, 0x7A8, 3, 0)
 575 #define MX53_PAD_EIM_EB2__I2C2_SCL                      IOMUX_PAD(0x45C, 0x114, 5 | IOMUX_CONFIG_SION, 0x81C, 1, 0)
 576 #define MX53_PAD_EIM_D16__EMI_WEIM_D_16         IOMUX_PAD(0x460, 0x118, 0, 0, 0, 0)
 577 #define MX53_PAD_EIM_D16__GPIO_3_16                     IOMUX_PAD(0x460, 0x118, 1, 0, 0, 0)
 578 #define MX53_PAD_EIM_D16__IPU_DI0_PIN5          IOMUX_PAD(0x460, 0x118, 2, 0, 0, 0)
 579 #define MX53_PAD_EIM_D16__IPU_DISPB1_SER_CLK    IOMUX_PAD(0x460, 0x118, 3, 0, 0, 0)
 580 #define MX53_PAD_EIM_D16__ECSPI1_SCLK           IOMUX_PAD(0x460, 0x118, 4, 0x79C, 3, 0)
 581 #define MX53_PAD_EIM_D16__I2C2_SDA                      IOMUX_PAD(0x460, 0x118, 5, 0x820, 1, 0)
 582 #define MX53_PAD_EIM_D17__EMI_WEIM_D_17         IOMUX_PAD(0x464, 0x11C, 0, 0, 0, 0)
 583 #define MX53_PAD_EIM_D17__GPIO_3_17                     IOMUX_PAD(0x464, 0x11C, 1, 0, 0, 0)
 584 #define MX53_PAD_EIM_D17__IPU_DI0_PIN6          IOMUX_PAD(0x464, 0x11C, 2, 0, 0, 0)
 585 #define MX53_PAD_EIM_D17__IPU_DISPB1_SER_DIN    IOMUX_PAD(0x464, 0x11C, 3, 0x830, 0, 0)
 586 #define MX53_PAD_EIM_D17__ECSPI1_MISO           IOMUX_PAD(0x464, 0x11C, 4, 0x7A0, 3, 0)
 587 #define MX53_PAD_EIM_D17__I2C3_SCL                      IOMUX_PAD(0x464, 0x11C, 5, 0x824, 0, 0)
 588 #define MX53_PAD_EIM_D18__EMI_WEIM_D_18         IOMUX_PAD(0x468, 0x120, 0, 0, 0, 0)
 589 #define MX53_PAD_EIM_D18__GPIO_3_18                     IOMUX_PAD(0x468, 0x120, 1, 0, 0, 0)
 590 #define MX53_PAD_EIM_D18__IPU_DI0_PIN7          IOMUX_PAD(0x468, 0x120, 2, 0, 0, 0)
 591 #define MX53_PAD_EIM_D18__IPU_DISPB1_SER_DIO    IOMUX_PAD(0x468, 0x120, 3, 0x830, 1, 0)
 592 #define MX53_PAD_EIM_D18__ECSPI1_MOSI           IOMUX_PAD(0x468, 0x120, 4, 0x7A4, 3, 0)
 593 #define MX53_PAD_EIM_D18__I2C3_SDA                      IOMUX_PAD(0x468, 0x120, 5, 0x828, 0, 0)
 594 #define MX53_PAD_EIM_D18__IPU_DI1_D0_CS         IOMUX_PAD(0x468, 0x120, 6, 0, 0, 0)
 595 #define MX53_PAD_EIM_D19__EMI_WEIM_D_19         IOMUX_PAD(0x46C, 0x124, 0, 0, 0, 0)
 596 #define MX53_PAD_EIM_D19__GPIO_3_19                     IOMUX_PAD(0x46C, 0x124, 1, 0, 0, 0)
 597 #define MX53_PAD_EIM_D19__IPU_DI0_PIN8          IOMUX_PAD(0x46C, 0x124, 2, 0, 0, 0)
 598 #define MX53_PAD_EIM_D19__IPU_DISPB1_SER_RS     IOMUX_PAD(0x46C, 0x124, 3, 0, 0, 0)
 599 #define MX53_PAD_EIM_D19__ECSPI1_SS1            IOMUX_PAD(0x46C, 0x124, 4, 0x7AC, 2, 0)
 600 #define MX53_PAD_EIM_D19__EPIT1_EPITO           IOMUX_PAD(0x46C, 0x124, 5, 0, 0, 0)
 601 #define MX53_PAD_EIM_D19__UART1_CTS                     IOMUX_PAD(0x46C, 0x124, 6, 0x874, 0, 0)
 602 #define MX53_PAD_EIM_D19__USBOH3_USBH2_OC               IOMUX_PAD(0x46C, 0x124, 7, 0x8A4, 0, 0)
 603 #define MX53_PAD_EIM_D20__EMI_WEIM_D_20         IOMUX_PAD(0x470, 0x128, 0, 0, 0, 0)
 604 #define MX53_PAD_EIM_D20__GPIO_3_20                     IOMUX_PAD(0x470, 0x128, 1, 0, 0, 0)
 605 #define MX53_PAD_EIM_D20__IPU_DI0_PIN16         IOMUX_PAD(0x470, 0x128, 2, 0, 0, 0)
 606 #define MX53_PAD_EIM_D20__IPU_SER_DISP0_CS              IOMUX_PAD(0x470, 0x128, 3, 0, 0, 0)
 607 #define MX53_PAD_EIM_D20__CSPI_SS0                      IOMUX_PAD(0x470, 0x128, 4, 0x78C, 1, 0)
 608 #define MX53_PAD_EIM_D20__EPIT2_EPITO           IOMUX_PAD(0x470, 0x128, 5, 0, 0, 0)
 609 #define MX53_PAD_EIM_D20__UART1_RTS                     IOMUX_PAD(0x470, 0x128, 6, 0x874, 1, 0)
 610 #define MX53_PAD_EIM_D20__USBOH3_USBH2_PWR      IOMUX_PAD(0x470, 0x128, 7, 0, 0, 0)
 611 #define MX53_PAD_EIM_D21__EMI_WEIM_D_21         IOMUX_PAD(0x474, 0x12C, 0, 0, 0, 0)
 612 #define MX53_PAD_EIM_D21__GPIO_3_21                     IOMUX_PAD(0x474, 0x12C, 1, 0, 0, 0)
 613 #define MX53_PAD_EIM_D21__IPU_DI0_PIN17         IOMUX_PAD(0x474, 0x12C, 2, 0, 0, 0)
 614 #define MX53_PAD_EIM_D21__IPU_DISPB0_SER_CLK    IOMUX_PAD(0x474, 0x12C, 3, 0, 0, 0)
 615 #define MX53_PAD_EIM_D21__CSPI_SCLK                     IOMUX_PAD(0x474, 0x12C, 4, 0x780, 1, 0)
 616 #define MX53_PAD_EIM_D21__I2C1_SCL                      IOMUX_PAD(0x474, 0x12C, 5, 0x814, 1, 0)
 617 #define MX53_PAD_EIM_D21__USBOH3_USBOTG_OC      IOMUX_PAD(0x474, 0x12C, 6, 0x89C, 1, 0)
 618 #define MX53_PAD_EIM_D22__EMI_WEIM_D_22         IOMUX_PAD(0x478, 0x130, 0, 0, 0, 0)
 619 #define MX53_PAD_EIM_D22__GPIO_3_22                     IOMUX_PAD(0x478, 0x130, 1, 0, 0, 0)
 620 #define MX53_PAD_EIM_D22__IPU_DI0_PIN1          IOMUX_PAD(0x478, 0x130, 2, 0, 0, 0)
 621 #define MX53_PAD_EIM_D22__IPU_DISPB0_SER_DIN    IOMUX_PAD(0x478, 0x130, 3, 0x82C, 0, 0)
 622 #define MX53_PAD_EIM_D22__CSPI_MISO                     IOMUX_PAD(0x478, 0x130, 4, 0x784, 1, 0)
 623 #define MX53_PAD_EIM_D22__USBOH3_USBOTG_PWR     IOMUX_PAD(0x478, 0x130, 6, 0, 0, 0)
 624 #define MX53_PAD_EIM_D23__EMI_WEIM_D_23         IOMUX_PAD(0x47C, 0x134, 0, 0, 0, 0)
 625 #define MX53_PAD_EIM_D23__GPIO_3_23                     IOMUX_PAD(0x47C, 0x134, 1, 0, 0, 0)
 626 #define MX53_PAD_EIM_D23__UART3_CTS                     IOMUX_PAD(0x47C, 0x134, 2, 0x884, 0, 0)
 627 #define MX53_PAD_EIM_D23__UART1_DCD             IOMUX_PAD(0x47C, 0x134, 3, 0, 0, 0)
 628 #define MX53_PAD_EIM_D23__IPU_DI0_D0_CS         IOMUX_PAD(0x47C, 0x134, 4, 0, 0, 0)
 629 #define MX53_PAD_EIM_D23__IPU_DI1_PIN2          IOMUX_PAD(0x47C, 0x134, 5, 0, 0, 0)
 630 #define MX53_PAD_EIM_D23__IPU_CSI1_DATA_EN              IOMUX_PAD(0x47C, 0x134, 6, 0x834, 0, 0)
 631 #define MX53_PAD_EIM_D23__IPU_DI1_PIN14         IOMUX_PAD(0x47C, 0x134, 7, 0, 0, 0)
 632 #define MX53_PAD_EIM_EB3__EMI_WEIM_EB_3         IOMUX_PAD(0x480, 0x138, 0, 0, 0, 0)
 633 #define MX53_PAD_EIM_EB3__GPIO_2_31                     IOMUX_PAD(0x480, 0x138, 1, 0, 0, 0)
 634 #define MX53_PAD_EIM_EB3__UART3_RTS                     IOMUX_PAD(0x480, 0x138, 2, 0x884, 1, 0)
 635 #define MX53_PAD_EIM_EB3__UART1_RI                      IOMUX_PAD(0x480, 0x138, 3, 0, 0, 0)
 636 #define MX53_PAD_EIM_EB3__IPU_DI1_PIN3          IOMUX_PAD(0x480, 0x138, 5, 0, 0, 0)
 637 #define MX53_PAD_EIM_EB3__IPU_CSI1_HSYNC                IOMUX_PAD(0x480, 0x138, 6, 0x838, 0, 0)
 638 #define MX53_PAD_EIM_EB3__IPU_DI1_PIN16         IOMUX_PAD(0x480, 0x138, 7, 0, 0, 0)
 639 #define MX53_PAD_EIM_D24__EMI_WEIM_D_24         IOMUX_PAD(0x484, 0x13C, 0, 0, 0, 0)
 640 #define MX53_PAD_EIM_D24__GPIO_3_24                     IOMUX_PAD(0x484, 0x13C, 1, 0, 0, 0)
 641 #define MX53_PAD_EIM_D24__UART3_TXD_MUX         IOMUX_PAD(0x484, 0x13C, 2, 0, 0, 0)
 642 #define MX53_PAD_EIM_D24__ECSPI1_SS2            IOMUX_PAD(0x484, 0x13C, 3, 0x7B0, 1, 0)
 643 #define MX53_PAD_EIM_D24__CSPI_SS2                      IOMUX_PAD(0x484, 0x13C, 4, 0x794, 1, 0)
 644 #define MX53_PAD_EIM_D24__AUDMUX_AUD5_RXFS      IOMUX_PAD(0x484, 0x13C, 5, 0x754, 1, 0)
 645 #define MX53_PAD_EIM_D24__ECSPI2_SS2            IOMUX_PAD(0x484, 0x13C, 6, 0, 0, 0)
 646 #define MX53_PAD_EIM_D24__UART1_DTR             IOMUX_PAD(0x484, 0x13C, 7, 0, 0, 0)
 647 #define MX53_PAD_EIM_D25__EMI_WEIM_D_25         IOMUX_PAD(0x488, 0x140, 0, 0, 0, 0)
 648 #define MX53_PAD_EIM_D25__GPIO_3_25                     IOMUX_PAD(0x488, 0x140, 1, 0, 0, 0)
 649 #define MX53_PAD_EIM_D25__UART3_RXD_MUX         IOMUX_PAD(0x488, 0x140, 2, 0x888, 1, 0)
 650 #define MX53_PAD_EIM_D25__ECSPI1_SS3            IOMUX_PAD(0x488, 0x140, 3, 0x7B4, 1, 0)
 651 #define MX53_PAD_EIM_D25__CSPI_SS3                      IOMUX_PAD(0x488, 0x140, 4, 0x798, 1, 0)
 652 #define MX53_PAD_EIM_D25__AUDMUX_AUD5_RXC               IOMUX_PAD(0x488, 0x140, 5, 0x750, 1, 0)
 653 #define MX53_PAD_EIM_D25__ECSPI2_SS3            IOMUX_PAD(0x488, 0x140, 6, 0, 0, 0)
 654 #define MX53_PAD_EIM_D25__UART1_DSR             IOMUX_PAD(0x488, 0x140, 7, 0, 0, 0)
 655 #define MX53_PAD_EIM_D26__EMI_WEIM_D_26         IOMUX_PAD(0x48C, 0x144, 0, 0, 0, 0)
 656 #define MX53_PAD_EIM_D26__GPIO_3_26                     IOMUX_PAD(0x48C, 0x144, 1, 0, 0, 0)
 657 #define MX53_PAD_EIM_D26__UART2_TXD_MUX         IOMUX_PAD(0x48C, 0x144, 2, 0, 0, 0)
 658 #define MX53_PAD_EIM_D26__FIRI_RXD                      IOMUX_PAD(0x48C, 0x144, 3, 0x80C, 0, 0)
 659 #define MX53_PAD_EIM_D26__IPU_CSI0_D_1          IOMUX_PAD(0x48C, 0x144, 4, 0, 0, 0)
 660 #define MX53_PAD_EIM_D26__IPU_DI1_PIN11         IOMUX_PAD(0x48C, 0x144, 5, 0, 0, 0)
 661 #define MX53_PAD_EIM_D26__IPU_SISG_2            IOMUX_PAD(0x48C, 0x144, 6, 0, 0, 0)
 662 #define MX53_PAD_EIM_D26__IPU_DISP1_DAT_22              IOMUX_PAD(0x48C, 0x144, 7, 0, 0, 0)
 663 #define MX53_PAD_EIM_D27__EMI_WEIM_D_27         IOMUX_PAD(0x490, 0x148, 0, 0, 0, 0)
 664 #define MX53_PAD_EIM_D27__GPIO_3_27                     IOMUX_PAD(0x490, 0x148, 1, 0, 0, 0)
 665 #define MX53_PAD_EIM_D27__UART2_RXD_MUX         IOMUX_PAD(0x490, 0x148, 2, 0x880, 1, 0)
 666 #define MX53_PAD_EIM_D27__FIRI_TXD                      IOMUX_PAD(0x490, 0x148, 3, 0, 0, 0)
 667 #define MX53_PAD_EIM_D27__IPU_CSI0_D_0          IOMUX_PAD(0x490, 0x148, 4, 0, 0, 0)
 668 #define MX53_PAD_EIM_D27__IPU_DI1_PIN13         IOMUX_PAD(0x490, 0x148, 5, 0, 0, 0)
 669 #define MX53_PAD_EIM_D27__IPU_SISG_3            IOMUX_PAD(0x490, 0x148, 6, 0, 0, 0)
 670 #define MX53_PAD_EIM_D27__IPU_DISP1_DAT_23              IOMUX_PAD(0x490, 0x148, 7, 0, 0, 0)
 671 #define MX53_PAD_EIM_D28__EMI_WEIM_D_28         IOMUX_PAD(0x494, 0x14C, 0, 0, 0, 0)
 672 #define MX53_PAD_EIM_D28__GPIO_3_28                     IOMUX_PAD(0x494, 0x14C, 1, 0, 0, 0)
 673 #define MX53_PAD_EIM_D28__UART2_CTS                     IOMUX_PAD(0x494, 0x14C, 2, 0x87C, 0, 0)
 674 #define MX53_PAD_EIM_D28__IPU_DISPB0_SER_DIO    IOMUX_PAD(0x494, 0x14C, 3, 0x82C, 1, 0)
 675 #define MX53_PAD_EIM_D28__CSPI_MOSI                     IOMUX_PAD(0x494, 0x14C, 4, 0x788, 1, 0)
 676 #define MX53_PAD_EIM_D28__I2C1_SDA                      IOMUX_PAD(0x494, 0x14C, 5, 0x818, 1, 0)
 677 #define MX53_PAD_EIM_D28__IPU_EXT_TRIG          IOMUX_PAD(0x494, 0x14C, 6, 0, 0, 0)
 678 #define MX53_PAD_EIM_D28__IPU_DI0_PIN13         IOMUX_PAD(0x494, 0x14C, 7, 0, 0, 0)
 679 #define MX53_PAD_EIM_D29__EMI_WEIM_D_29         IOMUX_PAD(0x498, 0x150, 0, 0, 0, 0)
 680 #define MX53_PAD_EIM_D29__GPIO_3_29                     IOMUX_PAD(0x498, 0x150, 1, 0, 0, 0)
 681 #define MX53_PAD_EIM_D29__UART2_RTS                     IOMUX_PAD(0x498, 0x150, 2, 0x87C, 1, 0)
 682 #define MX53_PAD_EIM_D29__IPU_DISPB0_SER_RS     IOMUX_PAD(0x498, 0x150, 3, 0, 0, 0)
 683 #define MX53_PAD_EIM_D29__CSPI_SS0                      IOMUX_PAD(0x498, 0x150, 4, 0x78C, 2, 0)
 684 #define MX53_PAD_EIM_D29__IPU_DI1_PIN15         IOMUX_PAD(0x498, 0x150, 5, 0, 0, 0)
 685 #define MX53_PAD_EIM_D29__IPU_CSI1_VSYNC                IOMUX_PAD(0x498, 0x150, 6, 0x83C, 0, 0)
 686 #define MX53_PAD_EIM_D29__IPU_DI0_PIN14         IOMUX_PAD(0x498, 0x150, 7, 0, 0, 0)
 687 #define MX53_PAD_EIM_D30__EMI_WEIM_D_30         IOMUX_PAD(0x49C, 0x154, 0, 0, 0, 0)
 688 #define MX53_PAD_EIM_D30__GPIO_3_30                     IOMUX_PAD(0x49C, 0x154, 1, 0, 0, 0)
 689 #define MX53_PAD_EIM_D30__UART3_CTS                     IOMUX_PAD(0x49C, 0x154, 2, 0x884, 2, 0)
 690 #define MX53_PAD_EIM_D30__IPU_CSI0_D_3          IOMUX_PAD(0x49C, 0x154, 3, 0, 0, 0)
 691 #define MX53_PAD_EIM_D30__IPU_DI0_PIN11         IOMUX_PAD(0x49C, 0x154, 4, 0, 0, 0)
 692 #define MX53_PAD_EIM_D30__IPU_DISP1_DAT_21              IOMUX_PAD(0x49C, 0x154, 5, 0, 0, 0)
 693 #define MX53_PAD_EIM_D30__USBOH3_USBH1_OC               IOMUX_PAD(0x49C, 0x154, 6, 0x8A0, 0, 0)
 694 #define MX53_PAD_EIM_D30__USBOH3_USBH2_OC               IOMUX_PAD(0x49C, 0x154, 7, 0x8A4, 1, 0)
 695 #define MX53_PAD_EIM_D31__EMI_WEIM_D_31         IOMUX_PAD(0x4A0, 0x158, 0, 0, 0, 0)
 696 #define MX53_PAD_EIM_D31__GPIO_3_31                     IOMUX_PAD(0x4A0, 0x158, 1, 0, 0, 0)
 697 #define MX53_PAD_EIM_D31__UART3_RTS                     IOMUX_PAD(0x4A0, 0x158, 2, 0x884, 3, 0)
 698 #define MX53_PAD_EIM_D31__IPU_CSI0_D_2          IOMUX_PAD(0x4A0, 0x158, 3, 0, 0, 0)
 699 #define MX53_PAD_EIM_D31__IPU_DI0_PIN12         IOMUX_PAD(0x4A0, 0x158, 4, 0, 0, 0)
 700 #define MX53_PAD_EIM_D31__IPU_DISP1_DAT_20              IOMUX_PAD(0x4A0, 0x158, 5, 0, 0, 0)
 701 #define MX53_PAD_EIM_D31__USBOH3_USBH1_PWR      IOMUX_PAD(0x4A0, 0x158, 6, 0, 0, 0)
 702 #define MX53_PAD_EIM_D31__USBOH3_USBH2_PWR      IOMUX_PAD(0x4A0, 0x158, 7, 0, 0, 0)
 703 #define MX53_PAD_EIM_A24__EMI_WEIM_A_24         IOMUX_PAD(0x4A8, 0x15C, 0, 0, 0, 0)
 704 #define MX53_PAD_EIM_A24__GPIO_5_4                      IOMUX_PAD(0x4A8, 0x15C, 1, 0, 0, 0)
 705 #define MX53_PAD_EIM_A24__IPU_DISP1_DAT_19              IOMUX_PAD(0x4A8, 0x15C, 2, 0, 0, 0)
 706 #define MX53_PAD_EIM_A24__IPU_CSI1_D_19         IOMUX_PAD(0x4A8, 0x15C, 3, 0, 0, 0)
 707 #define MX53_PAD_EIM_A24__IPU_SISG_2            IOMUX_PAD(0x4A8, 0x15C, 6, 0, 0, 0)
 708 #define MX53_PAD_EIM_A24__USBPHY2_BVALID                IOMUX_PAD(0x4A8, 0x15C, 7, 0, 0, 0)
 709 #define MX53_PAD_EIM_A23__EMI_WEIM_A_23         IOMUX_PAD(0x4AC, 0x160, 0, 0, 0, 0)
 710 #define MX53_PAD_EIM_A23__GPIO_6_6                      IOMUX_PAD(0x4AC, 0x160, 1, 0, 0, 0)
 711 #define MX53_PAD_EIM_A23__IPU_DISP1_DAT_18              IOMUX_PAD(0x4AC, 0x160, 2, 0, 0, 0)
 712 #define MX53_PAD_EIM_A23__IPU_CSI1_D_18         IOMUX_PAD(0x4AC, 0x160, 3, 0, 0, 0)
 713 #define MX53_PAD_EIM_A23__IPU_SISG_3            IOMUX_PAD(0x4AC, 0x160, 6, 0, 0, 0)
 714 #define MX53_PAD_EIM_A23__USBPHY2_ENDSESSION    IOMUX_PAD(0x4AC, 0x160, 7, 0, 0, 0)
 715 #define MX53_PAD_EIM_A22__EMI_WEIM_A_22         IOMUX_PAD(0x4B0, 0x164, 0, 0, 0, 0)
 716 #define MX53_PAD_EIM_A22__GPIO_2_16                     IOMUX_PAD(0x4B0, 0x164, 1, 0, 0, 0)
 717 #define MX53_PAD_EIM_A22__IPU_DISP1_DAT_17              IOMUX_PAD(0x4B0, 0x164, 2, 0, 0, 0)
 718 #define MX53_PAD_EIM_A22__IPU_CSI1_D_17         IOMUX_PAD(0x4B0, 0x164, 3, 0, 0, 0)
 719 #define MX53_PAD_EIM_A22__SRC_BT_CFG1_7         IOMUX_PAD(0x4B0, 0x164, 7, 0, 0, 0)
 720 #define MX53_PAD_EIM_A21__EMI_WEIM_A_21         IOMUX_PAD(0x4B4, 0x168, 0, 0, 0, 0)
 721 #define MX53_PAD_EIM_A21__GPIO_2_17                     IOMUX_PAD(0x4B4, 0x168, 1, 0, 0, 0)
 722 #define MX53_PAD_EIM_A21__IPU_DISP1_DAT_16              IOMUX_PAD(0x4B4, 0x168, 2, 0, 0, 0)
 723 #define MX53_PAD_EIM_A21__IPU_CSI1_D_16         IOMUX_PAD(0x4B4, 0x168, 3, 0, 0, 0)
 724 #define MX53_PAD_EIM_A21__SRC_BT_CFG1_6         IOMUX_PAD(0x4B4, 0x168, 7, 0, 0, 0)
 725 #define MX53_PAD_EIM_A20__EMI_WEIM_A_20         IOMUX_PAD(0x4B8, 0x16C, 0, 0, 0, 0)
 726 #define MX53_PAD_EIM_A20__GPIO_2_18                     IOMUX_PAD(0x4B8, 0x16C, 1, 0, 0, 0)
 727 #define MX53_PAD_EIM_A20__IPU_DISP1_DAT_15              IOMUX_PAD(0x4B8, 0x16C, 2, 0, 0, 0)
 728 #define MX53_PAD_EIM_A20__IPU_CSI1_D_15         IOMUX_PAD(0x4B8, 0x16C, 3, 0, 0, 0)
 729 #define MX53_PAD_EIM_A20__SRC_BT_CFG1_5         IOMUX_PAD(0x4B8, 0x16C, 7, 0, 0, 0)
 730 #define MX53_PAD_EIM_A19__EMI_WEIM_A_19         IOMUX_PAD(0x4BC, 0x170, 0, 0, 0, 0)
 731 #define MX53_PAD_EIM_A19__GPIO_2_19                     IOMUX_PAD(0x4BC, 0x170, 1, 0, 0, 0)
 732 #define MX53_PAD_EIM_A19__IPU_DISP1_DAT_14              IOMUX_PAD(0x4BC, 0x170, 2, 0, 0, 0)
 733 #define MX53_PAD_EIM_A19__IPU_CSI1_D_14         IOMUX_PAD(0x4BC, 0x170, 3, 0, 0, 0)
 734 #define MX53_PAD_EIM_A19__SRC_BT_CFG1_4         IOMUX_PAD(0x4BC, 0x170, 7, 0, 0, 0)
 735 #define MX53_PAD_EIM_A18__EMI_WEIM_A_18         IOMUX_PAD(0x4C0, 0x174, 0, 0, 0, 0)
 736 #define MX53_PAD_EIM_A18__GPIO_2_20                     IOMUX_PAD(0x4C0, 0x174, 1, 0, 0, 0)
 737 #define MX53_PAD_EIM_A18__IPU_DISP1_DAT_13              IOMUX_PAD(0x4C0, 0x174, 2, 0, 0, 0)
 738 #define MX53_PAD_EIM_A18__IPU_CSI1_D_13         IOMUX_PAD(0x4C0, 0x174, 3, 0, 0, 0)
 739 #define MX53_PAD_EIM_A18__SRC_BT_CFG1_3         IOMUX_PAD(0x4C0, 0x174, 7, 0, 0, 0)
 740 #define MX53_PAD_EIM_A17__EMI_WEIM_A_17         IOMUX_PAD(0x4C4, 0x178, 0, 0, 0, 0)
 741 #define MX53_PAD_EIM_A17__GPIO_2_21                     IOMUX_PAD(0x4C4, 0x178, 1, 0, 0, 0)
 742 #define MX53_PAD_EIM_A17__IPU_DISP1_DAT_12              IOMUX_PAD(0x4C4, 0x178, 2, 0, 0, 0)
 743 #define MX53_PAD_EIM_A17__IPU_CSI1_D_12         IOMUX_PAD(0x4C4, 0x178, 3, 0, 0, 0)
 744 #define MX53_PAD_EIM_A17__SRC_BT_CFG1_2         IOMUX_PAD(0x4C4, 0x178, 7, 0, 0, 0)
 745 #define MX53_PAD_EIM_A16__EMI_WEIM_A_16         IOMUX_PAD(0x4C8, 0x17C, 0, 0, 0, 0)
 746 #define MX53_PAD_EIM_A16__GPIO_2_22                     IOMUX_PAD(0x4C8, 0x17C, 1, 0, 0, 0)
 747 #define MX53_PAD_EIM_A16__IPU_DI1_DISP_CLK              IOMUX_PAD(0x4C8, 0x17C, 2, 0, 0, 0)
 748 #define MX53_PAD_EIM_A16__IPU_CSI1_PIXCLK               IOMUX_PAD(0x4C8, 0x17C, 3, 0, 0, 0)
 749 #define MX53_PAD_EIM_A16__SRC_BT_CFG1_1         IOMUX_PAD(0x4C8, 0x17C, 7, 0, 0, 0)
 750 #define MX53_PAD_EIM_CS0__EMI_WEIM_CS_0         IOMUX_PAD(0x4CC, 0x180, 0, 0, 0, 0)
 751 #define MX53_PAD_EIM_CS0__GPIO_2_23                     IOMUX_PAD(0x4CC, 0x180, 1, 0, 0, 0)
 752 #define MX53_PAD_EIM_CS0__ECSPI2_SCLK           IOMUX_PAD(0x4CC, 0x180, 2, 0x7B8, 2, 0)
 753 #define MX53_PAD_EIM_CS0__IPU_DI1_PIN5          IOMUX_PAD(0x4CC, 0x180, 3, 0, 0, 0)
 754 #define MX53_PAD_EIM_CS1__EMI_WEIM_CS_1         IOMUX_PAD(0x4D0, 0x184, 0, 0, 0, 0)
 755 #define MX53_PAD_EIM_CS1__GPIO_2_24                     IOMUX_PAD(0x4D0, 0x184, 1, 0, 0, 0)
 756 #define MX53_PAD_EIM_CS1__ECSPI2_MOSI           IOMUX_PAD(0x4D0, 0x184, 2, 0x7C0, 2, 0)
 757 #define MX53_PAD_EIM_CS1__IPU_DI1_PIN6          IOMUX_PAD(0x4D0, 0x184, 3, 0, 0, 0)
 758 #define MX53_PAD_EIM_OE__EMI_WEIM_OE            IOMUX_PAD(0x4D4, 0x188, 0, 0, 0, 0)
 759 #define MX53_PAD_EIM_OE__GPIO_2_25                      IOMUX_PAD(0x4D4, 0x188, 1, 0, 0, 0)
 760 #define MX53_PAD_EIM_OE__ECSPI2_MISO            IOMUX_PAD(0x4D4, 0x188, 2, 0x7BC, 2, 0)
 761 #define MX53_PAD_EIM_OE__IPU_DI1_PIN7           IOMUX_PAD(0x4D4, 0x188, 3, 0, 0, 0)
 762 #define MX53_PAD_EIM_OE__USBPHY2_IDDIG          IOMUX_PAD(0x4D4, 0x188, 7, 0, 0, 0)
 763 #define MX53_PAD_EIM_RW__EMI_WEIM_RW            IOMUX_PAD(0x4D8, 0x18C, 0, 0, 0, 0)
 764 #define MX53_PAD_EIM_RW__GPIO_2_26                      IOMUX_PAD(0x4D8, 0x18C, 1, 0, 0, 0)
 765 #define MX53_PAD_EIM_RW__ECSPI2_SS0                     IOMUX_PAD(0x4D8, 0x18C, 2, 0x7C4, 2, 0)
 766 #define MX53_PAD_EIM_RW__IPU_DI1_PIN8           IOMUX_PAD(0x4D8, 0x18C, 3, 0, 0, 0)
 767 #define MX53_PAD_EIM_RW__USBPHY2_HOSTDISCONNECT IOMUX_PAD(0x4D8, 0x18C, 7, 0, 0, 0)
 768 #define MX53_PAD_EIM_LBA__EMI_WEIM_LBA          IOMUX_PAD(0x4DC, 0x190, 0, 0, 0, 0)
 769 #define MX53_PAD_EIM_LBA__GPIO_2_27                     IOMUX_PAD(0x4DC, 0x190, 1, 0, 0, 0)
 770 #define MX53_PAD_EIM_LBA__ECSPI2_SS1            IOMUX_PAD(0x4DC, 0x190, 2, 0x7C8, 1, 0)
 771 #define MX53_PAD_EIM_LBA__IPU_DI1_PIN17         IOMUX_PAD(0x4DC, 0x190, 3, 0, 0, 0)
 772 #define MX53_PAD_EIM_LBA__SRC_BT_CFG1_0         IOMUX_PAD(0x4DC, 0x190, 7, 0, 0, 0)
 773 #define MX53_PAD_EIM_EB0__EMI_WEIM_EB_0         IOMUX_PAD(0x4E4, 0x194, 0, 0, 0, 0)
 774 #define MX53_PAD_EIM_EB0__GPIO_2_28                     IOMUX_PAD(0x4E4, 0x194, 1, 0, 0, 0)
 775 #define MX53_PAD_EIM_EB0__IPU_DISP1_DAT_11              IOMUX_PAD(0x4E4, 0x194, 3, 0, 0, 0)
 776 #define MX53_PAD_EIM_EB0__IPU_CSI1_D_11         IOMUX_PAD(0x4E4, 0x194, 4, 0, 0, 0)
 777 #define MX53_PAD_EIM_EB0__GPC_PMIC_RDY          IOMUX_PAD(0x4E4, 0x194, 5, 0x810, 0, 0)
 778 #define MX53_PAD_EIM_EB0__SRC_BT_CFG2_7         IOMUX_PAD(0x4E4, 0x194, 7, 0, 0, 0)
 779 #define MX53_PAD_EIM_EB1__EMI_WEIM_EB_1         IOMUX_PAD(0x4E8, 0x198, 0, 0, 0, 0)
 780 #define MX53_PAD_EIM_EB1__GPIO_2_29                     IOMUX_PAD(0x4E8, 0x198, 1, 0, 0, 0)
 781 #define MX53_PAD_EIM_EB1__IPU_DISP1_DAT_10              IOMUX_PAD(0x4E8, 0x198, 3, 0, 0, 0)
 782 #define MX53_PAD_EIM_EB1__IPU_CSI1_D_10         IOMUX_PAD(0x4E8, 0x198, 4, 0, 0, 0)
 783 #define MX53_PAD_EIM_EB1__SRC_BT_CFG2_6         IOMUX_PAD(0x4E8, 0x198, 7, 0, 0, 0)
 784 #define MX53_PAD_EIM_DA0__EMI_NAND_WEIM_DA_0    IOMUX_PAD(0x4EC, 0x19C, 0, 0, 0, 0)
 785 #define MX53_PAD_EIM_DA0__GPIO_3_0                      IOMUX_PAD(0x4EC, 0x19C, 1, 0, 0, 0)
 786 #define MX53_PAD_EIM_DA0__IPU_DISP1_DAT_9               IOMUX_PAD(0x4EC, 0x19C, 3, 0, 0, 0)
 787 #define MX53_PAD_EIM_DA0__IPU_CSI1_D_9          IOMUX_PAD(0x4EC, 0x19C, 4, 0, 0, 0)
 788 #define MX53_PAD_EIM_DA0__SRC_BT_CFG2_5         IOMUX_PAD(0x4EC, 0x19C, 7, 0, 0, 0)
 789 #define MX53_PAD_EIM_DA1__EMI_NAND_WEIM_DA_1    IOMUX_PAD(0x4F0, 0x1A0, 0, 0, 0, 0)
 790 #define MX53_PAD_EIM_DA1__GPIO_3_1                      IOMUX_PAD(0x4F0, 0x1A0, 1, 0, 0, 0)
 791 #define MX53_PAD_EIM_DA1__IPU_DISP1_DAT_8               IOMUX_PAD(0x4F0, 0x1A0, 3, 0, 0, 0)
 792 #define MX53_PAD_EIM_DA1__IPU_CSI1_D_8          IOMUX_PAD(0x4F0, 0x1A0, 4, 0, 0, 0)
 793 #define MX53_PAD_EIM_DA1__SRC_BT_CFG2_4         IOMUX_PAD(0x4F0, 0x1A0, 7, 0, 0, 0)
 794 #define MX53_PAD_EIM_DA2__EMI_NAND_WEIM_DA_2    IOMUX_PAD(0x4F4, 0x1A4, 0, 0, 0, 0)
 795 #define MX53_PAD_EIM_DA2__GPIO_3_2                      IOMUX_PAD(0x4F4, 0x1A4, 1, 0, 0, 0)
 796 #define MX53_PAD_EIM_DA2__IPU_DISP1_DAT_7               IOMUX_PAD(0x4F4, 0x1A4, 3, 0, 0, 0)
 797 #define MX53_PAD_EIM_DA2__IPU_CSI1_D_7          IOMUX_PAD(0x4F4, 0x1A4, 4, 0, 0, 0)
 798 #define MX53_PAD_EIM_DA2__SRC_BT_CFG2_3         IOMUX_PAD(0x4F4, 0x1A4, 7, 0, 0, 0)
 799 #define MX53_PAD_EIM_DA3__EMI_NAND_WEIM_DA_3    IOMUX_PAD(0x4F8, 0x1A8, 0, 0, 0, 0)
 800 #define MX53_PAD_EIM_DA3__GPIO_3_3                      IOMUX_PAD(0x4F8, 0x1A8, 1, 0, 0, 0)
 801 #define MX53_PAD_EIM_DA3__IPU_DISP1_DAT_6               IOMUX_PAD(0x4F8, 0x1A8, 3, 0, 0, 0)
 802 #define MX53_PAD_EIM_DA3__IPU_CSI1_D_6          IOMUX_PAD(0x4F8, 0x1A8, 4, 0, 0, 0)
 803 #define MX53_PAD_EIM_DA3__SRC_BT_CFG2_2         IOMUX_PAD(0x4F8, 0x1A8, 7, 0, 0, 0)
 804 #define MX53_PAD_EIM_DA4__EMI_NAND_WEIM_DA_4    IOMUX_PAD(0x4FC, 0x1AC, 0, 0, 0, 0)
 805 #define MX53_PAD_EIM_DA4__GPIO_3_4                      IOMUX_PAD(0x4FC, 0x1AC, 1, 0, 0, 0)
 806 #define MX53_PAD_EIM_DA4__IPU_DISP1_DAT_5               IOMUX_PAD(0x4FC, 0x1AC, 3, 0, 0, 0)
 807 #define MX53_PAD_EIM_DA4__IPU_CSI1_D_5          IOMUX_PAD(0x4FC, 0x1AC, 4, 0, 0, 0)
 808 #define MX53_PAD_EIM_DA4__SRC_BT_CFG3_7         IOMUX_PAD(0x4FC, 0x1AC, 7, 0, 0, 0)
 809 #define MX53_PAD_EIM_DA5__EMI_NAND_WEIM_DA_5    IOMUX_PAD(0x500, 0x1B0, 0, 0, 0, 0)
 810 #define MX53_PAD_EIM_DA5__GPIO_3_5                      IOMUX_PAD(0x500, 0x1B0, 1, 0, 0, 0)
 811 #define MX53_PAD_EIM_DA5__IPU_DISP1_DAT_4               IOMUX_PAD(0x500, 0x1B0, 3, 0, 0, 0)
 812 #define MX53_PAD_EIM_DA5__IPU_CSI1_D_4          IOMUX_PAD(0x500, 0x1B0, 4, 0, 0, 0)
 813 #define MX53_PAD_EIM_DA5__SRC_BT_CFG3_6         IOMUX_PAD(0x500, 0x1B0, 17, 0, 0, 0)
 814 #define MX53_PAD_EIM_DA6__EMI_NAND_WEIM_DA_6    IOMUX_PAD(0x504, 0x1B4, 0, 0, 0, 0)
 815 #define MX53_PAD_EIM_DA6__GPIO_3_6                      IOMUX_PAD(0x504, 0x1B4, 1, 0, 0, 0)
 816 #define MX53_PAD_EIM_DA6__IPU_DISP1_DAT_3               IOMUX_PAD(0x504, 0x1B4, 3, 0, 0, 0)
 817 #define MX53_PAD_EIM_DA6__IPU_CSI1_D_3          IOMUX_PAD(0x504, 0x1B4, 4, 0, 0, 0)
 818 #define MX53_PAD_EIM_DA6__SRC_BT_CFG3_5         IOMUX_PAD(0x504, 0x1B4, 7, 0, 0, 0)
 819 #define MX53_PAD_EIM_DA7__EMI_NAND_WEIM_DA_7    IOMUX_PAD(0x508, 0x1B8, 0, 0, 0, 0)
 820 #define MX53_PAD_EIM_DA7__GPIO_3_7                      IOMUX_PAD(0x508, 0x1B8, 1, 0, 0, 0)
 821 #define MX53_PAD_EIM_DA7__IPU_DISP1_DAT_2               IOMUX_PAD(0x508, 0x1B8, 3, 0, 0, 0)
 822 #define MX53_PAD_EIM_DA7__IPU_CSI1_D_2          IOMUX_PAD(0x508, 0x1B8, 4, 0, 0, 0)
 823 #define MX53_PAD_EIM_DA7__SRC_BT_CFG3_4         IOMUX_PAD(0x508, 0x1B8, 7, 0, 0, 0)
 824 #define MX53_PAD_EIM_DA8__EMI_NAND_WEIM_DA_8    IOMUX_PAD(0x50C, 0x1BC, 0, 0, 0, 0)
 825 #define MX53_PAD_EIM_DA8__GPIO_3_8                      IOMUX_PAD(0x50C, 0x1BC, 1, 0, 0, 0)
 826 #define MX53_PAD_EIM_DA8__IPU_DISP1_DAT_1               IOMUX_PAD(0x50C, 0x1BC, 3, 0, 0, 0)
 827 #define MX53_PAD_EIM_DA8__IPU_CSI1_D_1          IOMUX_PAD(0x50C, 0x1BC, 4, 0, 0, 0)
 828 #define MX53_PAD_EIM_DA8__SRC_BT_CFG3_3         IOMUX_PAD(0x50C, 0x1BC, 7, 0, 0, 0)
 829 #define MX53_PAD_EIM_DA9__EMI_NAND_WEIM_DA_9    IOMUX_PAD(0x510, 0x1C0, 0, 0, 0, 0)
 830 #define MX53_PAD_EIM_DA9__GPIO_3_9                      IOMUX_PAD(0x510, 0x1C0, 1, 0, 0, 0)
 831 #define MX53_PAD_EIM_DA9__IPU_DISP1_DAT_0               IOMUX_PAD(0x510, 0x1C0, 3, 0, 0, 0)
 832 #define MX53_PAD_EIM_DA9__IPU_CSI1_D_0          IOMUX_PAD(0x510, 0x1C0, 4, 0, 0, 0)
 833 #define MX53_PAD_EIM_DA9__SRC_BT_CFG3_2         IOMUX_PAD(0x510, 0x1C0, 7, 0, 0, 0)
 834 #define MX53_PAD_EIM_DA10__EMI_NAND_WEIM_DA_10  IOMUX_PAD(0x514, 0x1C4, 0, 0, 0, 0)
 835 #define MX53_PAD_EIM_DA10__GPIO_3_10                    IOMUX_PAD(0x514, 0x1C4, 1, 0, 0, 0)
 836 #define MX53_PAD_EIM_DA10__IPU_DI1_PIN15                IOMUX_PAD(0x514, 0x1C4, 3, 0, 0, 0)
 837 #define MX53_PAD_EIM_DA10__IPU_CSI1_DATA_EN     IOMUX_PAD(0x514, 0x1C4, 4, 0x834, 1, 0)
 838 #define MX53_PAD_EIM_DA10__SRC_BT_CFG3_1                IOMUX_PAD(0x514, 0x1C4, 7, 0, 0, 0)
 839 #define MX53_PAD_EIM_DA11__EMI_NAND_WEIM_DA_11  IOMUX_PAD(0x518, 0x1C8, 0, 0, 0, 0)
 840 #define MX53_PAD_EIM_DA11__GPIO_3_11                    IOMUX_PAD(0x518, 0x1C8, 1, 0, 0, 0)
 841 #define MX53_PAD_EIM_DA11__IPU_DI1_PIN2         IOMUX_PAD(0x518, 0x1C8, 3, 0, 0, 0)
 842 #define MX53_PAD_EIM_DA11__IPU_CSI1_HSYNC               IOMUX_PAD(0x518, 0x1C8, 4, 0x838, 1, 0)
 843 #define MX53_PAD_EIM_DA12__EMI_NAND_WEIM_DA_12  IOMUX_PAD(0x51C, 0x1CC, 0, 0, 0, 0)
 844 #define MX53_PAD_EIM_DA12__GPIO_3_12                    IOMUX_PAD(0x51C, 0x1CC, 1, 0, 0, 0)
 845 #define MX53_PAD_EIM_DA12__IPU_DI1_PIN3         IOMUX_PAD(0x51C, 0x1CC, 3, 0, 0, 0)
 846 #define MX53_PAD_EIM_DA12__IPU_CSI1_VSYNC               IOMUX_PAD(0x51C, 0x1CC, 4, 0x83C, 1, 0)
 847 #define MX53_PAD_EIM_DA13__EMI_NAND_WEIM_DA_13  IOMUX_PAD(0x520, 0x1D0, 0, 0, 0, 0)
 848 #define MX53_PAD_EIM_DA13__GPIO_3_13                    IOMUX_PAD(0x520, 0x1D0, 1, 0, 0, 0)
 849 #define MX53_PAD_EIM_DA13__IPU_DI1_D0_CS                IOMUX_PAD(0x520, 0x1D0, 3, 0, 0, 0)
 850 #define MX53_PAD_EIM_DA13__CCM_DI1_EXT_CLK              IOMUX_PAD(0x520, 0x1D0, 4, 0x76C, 1, 0)
 851 #define MX53_PAD_EIM_DA14__EMI_NAND_WEIM_DA_14  IOMUX_PAD(0x524, 0x1D4, 0, 0, 0, 0)
 852 #define MX53_PAD_EIM_DA14__GPIO_3_14                    IOMUX_PAD(0x524, 0x1D4, 1, 0, 0, 0)
 853 #define MX53_PAD_EIM_DA14__IPU_DI1_D1_CS                IOMUX_PAD(0x524, 0x1D4, 3, 0, 0, 0)
 854 #define MX53_PAD_EIM_DA14__CCM_DI0_EXT_CLK              IOMUX_PAD(0x524, 0x1D4, 4, 0, 0, 0)
 855 #define MX53_PAD_EIM_DA15__EMI_NAND_WEIM_DA_15  IOMUX_PAD(0x528, 0x1D8, 0, 0, 0, 0)
 856 #define MX53_PAD_EIM_DA15__GPIO_3_15                    IOMUX_PAD(0x528, 0x1D8, 1, 0, 0, 0)
 857 #define MX53_PAD_EIM_DA15__IPU_DI1_PIN1         IOMUX_PAD(0x528, 0x1D8, 3, 0, 0, 0)
 858 #define MX53_PAD_EIM_DA15__IPU_DI1_PIN4         IOMUX_PAD(0x528, 0x1D8, 4, 0, 0, 0)
 859 #define MX53_PAD_NANDF_WE_B__EMI_NANDF_WE_B     IOMUX_PAD(0x52C, 0x1DC, 0, 0, 0, 0)
 860 #define MX53_PAD_NANDF_WE_B__GPIO_6_12          IOMUX_PAD(0x52C, 0x1DC, 1, 0, 0, 0)
 861 #define MX53_PAD_NANDF_RE_B__EMI_NANDF_RE_B     IOMUX_PAD(0x530, 0x1E0, 0, 0, 0, 0)
 862 #define MX53_PAD_NANDF_RE_B__GPIO_6_13          IOMUX_PAD(0x530, 0x1E0, 1, 0, 0, 0)
 863 #define MX53_PAD_EIM_WAIT__EMI_WEIM_WAIT                IOMUX_PAD(0x534, 0x1E4, 0, 0, 0, 0)
 864 #define MX53_PAD_EIM_WAIT__GPIO_5_0                     IOMUX_PAD(0x534, 0x1E4, 1, 0, 0, 0)
 865 #define MX53_PAD_EIM_WAIT__EMI_WEIM_DTACK_B     IOMUX_PAD(0x534, 0x1E4, 2, 0, 0, 0)
 866 #define MX53_PAD_LVDS1_TX3_P__GPIO_6_22         IOMUX_PAD(NON_PAD_I, 0x1EC, 0, 0, 0, 0)
 867 #define MX53_PAD_LVDS1_TX3_P__LDB_LVDS1_TX3     IOMUX_PAD(NON_PAD_I, 0x1EC, 1, 0, 0, 0)
 868 #define MX53_PAD_LVDS1_TX2_P__GPIO_6_24         IOMUX_PAD(NON_PAD_I, 0x1F0, 0, 0, 0, 0)
 869 #define MX53_PAD_LVDS1_TX2_P__LDB_LVDS1_TX2     IOMUX_PAD(NON_PAD_I, 0x1F0, 1, 0, 0, 0)
 870 #define MX53_PAD_LVDS1_CLK_P__GPIO_6_26         IOMUX_PAD(NON_PAD_I, 0x1F4, 0, 0, 0, 0)
 871 #define MX53_PAD_LVDS1_CLK_P__LDB_LVDS1_CLK     IOMUX_PAD(NON_PAD_I, 0x1F4, 1, 0, 0, 0)
 872 #define MX53_PAD_LVDS1_TX1_P__GPIO_6_28         IOMUX_PAD(NON_PAD_I, 0x1F8, 0, 0, 0, 0)
 873 #define MX53_PAD_LVDS1_TX1_P__LDB_LVDS1_TX1     IOMUX_PAD(NON_PAD_I, 0x1F8, 1, 0, 0, 0)
 874 #define MX53_PAD_LVDS1_TX0_P__GPIO_6_30         IOMUX_PAD(NON_PAD_I, 0x1FC, 0, 0, 0, 0)
 875 #define MX53_PAD_LVDS1_TX0_P__LDB_LVDS1_TX0     IOMUX_PAD(NON_PAD_I, 0x1FC, 1, 0, 0, 0)
 876 #define MX53_PAD_LVDS0_TX3_P__GPIO_7_22         IOMUX_PAD(NON_PAD_I, 0x200, 0, 0, 0, 0)
 877 #define MX53_PAD_LVDS0_TX3_P__LDB_LVDS0_TX3     IOMUX_PAD(NON_PAD_I, 0x200, 1, 0, 0, 0)
 878 #define MX53_PAD_LVDS0_CLK_P__GPIO_7_24         IOMUX_PAD(NON_PAD_I, 0x204, 0, 0, 0, 0)
 879 #define MX53_PAD_LVDS0_CLK_P__LDB_LVDS0_CLK     IOMUX_PAD(NON_PAD_I, 0x204, 1, 0, 0, 0)
 880 #define MX53_PAD_LVDS0_TX2_P__GPIO_7_26         IOMUX_PAD(NON_PAD_I, 0x208, 0, 0, 0, 0)
 881 #define MX53_PAD_LVDS0_TX2_P__LDB_LVDS0_TX2     IOMUX_PAD(NON_PAD_I, 0x208, 1, 0, 0, 0)
 882 #define MX53_PAD_LVDS0_TX1_P__GPIO_7_28         IOMUX_PAD(NON_PAD_I, 0x20C, 0, 0, 0, 0)
 883 #define MX53_PAD_LVDS0_TX1_P__LDB_LVDS0_TX1     IOMUX_PAD(NON_PAD_I, 0x20C, 1, 0, 0, 0)
 884 #define MX53_PAD_LVDS0_TX0_P__GPIO_7_30         IOMUX_PAD(NON_PAD_I, 0x210, 0, 0, 0, 0)
 885 #define MX53_PAD_LVDS0_TX0_P__LDB_LVDS0_TX0     IOMUX_PAD(NON_PAD_I, 0x210, 1, 0, 0, 0)
 886 #define MX53_PAD_GPIO_10__GPIO_4_0                      IOMUX_PAD(0x540, 0x214, 0, 0, 0, 0)
 887 #define MX53_PAD_GPIO_10__OSC32k_32K_OUT                IOMUX_PAD(0x540, 0x214, 1, 0, 0, 0)
 888 #define MX53_PAD_GPIO_11__GPIO_4_1                      IOMUX_PAD(0x544, 0x218, 0, 0, 0, 0)
 889 #define MX53_PAD_GPIO_12__GPIO_4_2                      IOMUX_PAD(0x548, 0x21C, 0, 0, 0, 0)
 890 #define MX53_PAD_GPIO_13__GPIO_4_3                      IOMUX_PAD(0x54C, 0x220, 0, 0, 0, 0)
 891 #define MX53_PAD_GPIO_14__GPIO_4_4                      IOMUX_PAD(0x550, 0x224, 0, 0, 0, 0)
 892 #define MX53_PAD_NANDF_CLE__EMI_NANDF_CLE               IOMUX_PAD(0x5A0, 0x228, 0, 0, 0, 0)
 893 #define MX53_PAD_NANDF_CLE__GPIO_6_7                    IOMUX_PAD(0x5A0, 0x228, 1, 0, 0, 0)
 894 #define MX53_PAD_NANDF_CLE__USBPHY1_VSTATUS_0   IOMUX_PAD(0x5A0, 0x228, 7, 0, 0, 0)
 895 #define MX53_PAD_NANDF_ALE__EMI_NANDF_ALE               IOMUX_PAD(0x5A4, 0x22C, 0, 0, 0, 0)
 896 #define MX53_PAD_NANDF_ALE__GPIO_6_8            IOMUX_PAD(0x5A4, 0x22C, 1, 0, 0, 0)
 897 #define MX53_PAD_NANDF_ALE__USBPHY1_VSTATUS_1   IOMUX_PAD(0x5A4, 0x22C, 7, 0, 0, 0)
 898 #define MX53_PAD_NANDF_WP_B__EMI_NANDF_WP_B     IOMUX_PAD(0x5A8, 0x230, 0, 0, 0, 0)
 899 #define MX53_PAD_NANDF_WP_B__GPIO_6_9           IOMUX_PAD(0x5A8, 0x230, 1, 0, 0, 0)
 900 #define MX53_PAD_NANDF_WP_B__USBPHY1_VSTATUS_2  IOMUX_PAD(0x5A8, 0x230, 7, 0, 0, 0)
 901 #define MX53_PAD_NANDF_RB0__EMI_NANDF_RB_0      IOMUX_PAD(0x5AC, 0x234, 0, 0, 0, 0)
 902 #define MX53_PAD_NANDF_RB0__GPIO_6_10           IOMUX_PAD(0x5AC, 0x234, 1, 0, 0, 0)
 903 #define MX53_PAD_NANDF_RB0__USBPHY1_VSTATUS_3   IOMUX_PAD(0x5AC, 0x234, 7, 0, 0, 0)
 904 #define MX53_PAD_NANDF_CS0__EMI_NANDF_CS_0      IOMUX_PAD(0x5B0, 0x238, 0, 0, 0, 0)
 905 #define MX53_PAD_NANDF_CS0__GPIO_6_11           IOMUX_PAD(0x5B0, 0x238, 1, 0, 0, 0)
 906 #define MX53_PAD_NANDF_CS0__USBPHY1_VSTATUS_4   IOMUX_PAD(0x5B0, 0x238, 7, 0, 0, 0)
 907 #define MX53_PAD_NANDF_CS1__EMI_NANDF_CS_1      IOMUX_PAD(0x5B4, 0x23C, 0, 0, 0, 0)
 908 #define MX53_PAD_NANDF_CS1__GPIO_6_14           IOMUX_PAD(0x5B4, 0x23C, 1, 0, 0, 0)
 909 #define MX53_PAD_NANDF_CS1__MLB_MLBCLK          IOMUX_PAD(0x5B4, 0x23C, 6, 0x858, 0, 0)
 910 #define MX53_PAD_NANDF_CS1__USBPHY1_VSTATUS_5   IOMUX_PAD(0x5B4, 0x23C, 7, 0, 0, 0)
 911 #define MX53_PAD_NANDF_CS2__EMI_NANDF_CS_2      IOMUX_PAD(0x5B8, 0x240, 0, 0, 0, 0)
 912 #define MX53_PAD_NANDF_CS2__GPIO_6_15           IOMUX_PAD(0x5B8, 0x240, 1, 0, 0, 0)
 913 #define MX53_PAD_NANDF_CS2__IPU_SISG_0          IOMUX_PAD(0x5B8, 0x240, 2, 0, 0, 0)
 914 #define MX53_PAD_NANDF_CS2__ESAI1_TX0           IOMUX_PAD(0x5B8, 0x240, 3, 0x7E4, 0, 0)
 915 #define MX53_PAD_NANDF_CS2__EMI_WEIM_CRE                IOMUX_PAD(0x5B8, 0x240, 4, 0, 0, 0)
 916 #define MX53_PAD_NANDF_CS2__CCM_CSI0_MCLK               IOMUX_PAD(0x5B8, 0x240, 5, 0, 0, 0)
 917 #define MX53_PAD_NANDF_CS2__MLB_MLBSIG          IOMUX_PAD(0x5B8, 0x240, 6, 0x860, 0, 0)
 918 #define MX53_PAD_NANDF_CS2__USBPHY1_VSTATUS_6   IOMUX_PAD(0x5B8, 0x240, 7, 0, 0, 0)
 919 #define MX53_PAD_NANDF_CS3__EMI_NANDF_CS_3      IOMUX_PAD(0x5BC, 0x244, 0, 0, 0, 0)
 920 #define MX53_PAD_NANDF_CS3__GPIO_6_16           IOMUX_PAD(0x5BC, 0x244, 1, 0, 0, 0)
 921 #define MX53_PAD_NANDF_CS3__IPU_SISG_1          IOMUX_PAD(0x5BC, 0x244, 2, 0, 0, 0)
 922 #define MX53_PAD_NANDF_CS3__ESAI1_TX1           IOMUX_PAD(0x5BC, 0x244, 3, 0x7E8, 0, 0)
 923 #define MX53_PAD_NANDF_CS3__EMI_WEIM_A_26               IOMUX_PAD(0x5BC, 0x244, 4, 0, 0, 0)
 924 #define MX53_PAD_NANDF_CS3__MLB_MLBDAT          IOMUX_PAD(0x5BC, 0x244, 6, 0x85C, 0, 0)
 925 #define MX53_PAD_NANDF_CS3__USBPHY1_VSTATUS_7   IOMUX_PAD(0x5BC, 0x244, 7, 0, 0, 0)
 926 #define MX53_PAD_FEC_MDIO__FEC_MDIO                             IOMUX_PAD(0x5C4, 0x248, 0, 0x804, 1, 0)
 927 #define MX53_PAD_FEC_MDIO__GPIO_1_22                    IOMUX_PAD(0x5C4, 0x248, 1, 0, 0, 0)
 928 #define MX53_PAD_FEC_MDIO__ESAI1_SCKR           IOMUX_PAD(0x5C4, 0x248, 2, 0x7DC, 0, 0)
 929 #define MX53_PAD_FEC_MDIO__FEC_COL                      IOMUX_PAD(0x5C4, 0x248, 3, 0x800, 1, 0)
 930 #define MX53_PAD_FEC_MDIO__RTC_CE_RTC_PS2               IOMUX_PAD(0x5C4, 0x248, 4, 0, 0, 0)
 931 #define MX53_PAD_FEC_MDIO__SDMA_DEBUG_BUS_DEVICE_3      IOMUX_PAD(0x5C4, 0x248, 5, 0, 0, 0)
 932 #define MX53_PAD_FEC_MDIO__EMI_EMI_DEBUG_49     IOMUX_PAD(0x5C4, 0x248, 6, 0, 0, 0)
 933 #define MX53_PAD_FEC_REF_CLK__FEC_TX_CLK                IOMUX_PAD(0x5C8, 0x24C, 0, 0, 0, 0)
 934 #define MX53_PAD_FEC_REF_CLK__GPIO_1_23         IOMUX_PAD(0x5C8, 0x24C, 1, 0, 0, 0)
 935 #define MX53_PAD_FEC_REF_CLK__ESAI1_FSR         IOMUX_PAD(0x5C8, 0x24C, 2, 0x7CC, 0, 0)
 936 #define MX53_PAD_FEC_REF_CLK__SDMA_DEBUG_BUS_DEVICE_4   IOMUX_PAD(0x5C8, 0x24C, 5, 0, 0, 0)
 937 #define MX53_PAD_FEC_REF_CLK__EMI_EMI_DEBUG_50  IOMUX_PAD(0x5C8, 0x24C, 6, 0, 0, 0)
 938 #define MX53_PAD_FEC_RX_ER__FEC_RX_ER           IOMUX_PAD(0x5CC, 0x250, 0, 0, 0, 0)
 939 #define MX53_PAD_FEC_RX_ER__GPIO_1_24           IOMUX_PAD(0x5CC, 0x250, 1, 0, 0, 0)
 940 #define MX53_PAD_FEC_RX_ER__ESAI1_HCKR          IOMUX_PAD(0x5CC, 0x250, 2, 0x7D4, 0, 0)
 941 #define MX53_PAD_FEC_RX_ER__FEC_RX_CLK          IOMUX_PAD(0x5CC, 0x250, 3, 0x808, 1, 0)
 942 #define MX53_PAD_FEC_RX_ER__RTC_CE_RTC_PS3      IOMUX_PAD(0x5CC, 0x250, 4, 0, 0, 0)
 943 #define MX53_PAD_FEC_CRS_DV__FEC_RX_DV          IOMUX_PAD(0x5D0, 0x254, 0, 0, 0, 0)
 944 #define MX53_PAD_FEC_CRS_DV__GPIO_1_25          IOMUX_PAD(0x5D0, 0x254, 1, 0, 0, 0)
 945 #define MX53_PAD_FEC_CRS_DV__ESAI1_SCKT         IOMUX_PAD(0x5D0, 0x254, 2, 0x7E0, 0, 0)
 946 #define MX53_PAD_FEC_RXD1__FEC_RDATA_1          IOMUX_PAD(0x5D4, 0x258, 0, 0, 0, 0)
 947 #define MX53_PAD_FEC_RXD1__GPIO_1_26            IOMUX_PAD(0x5D4, 0x258, 1, 0, 0, 0)
 948 #define MX53_PAD_FEC_RXD1__ESAI1_FST            IOMUX_PAD(0x5D4, 0x258, 2, 0x7D0, 0, 0)
 949 #define MX53_PAD_FEC_RXD1__MLB_MLBSIG           IOMUX_PAD(0x5D4, 0x258, 3, 0x860, 1, 0)
 950 #define MX53_PAD_FEC_RXD1__RTC_CE_RTC_PS1       IOMUX_PAD(0x5D4, 0x258, 4, 0, 0, 0)
 951 #define MX53_PAD_FEC_RXD0__FEC_RDATA_0          IOMUX_PAD(0x5D8, 0x25C, 0, 0, 0, 0)
 952 #define MX53_PAD_FEC_RXD0__GPIO_1_27            IOMUX_PAD(0x5D8, 0x25C, 1, 0, 0, 0)
 953 #define MX53_PAD_FEC_RXD0__ESAI1_HCKT           IOMUX_PAD(0x5D8, 0x25C, 2, 0x7D8, 0, 0)
 954 #define MX53_PAD_FEC_RXD0__OSC32k_32K_OUT       IOMUX_PAD(0x5D8, 0x25C, 3, 0, 0, 0)
 955 #define MX53_PAD_FEC_TX_EN__FEC_TX_EN           IOMUX_PAD(0x5DC, 0x260, 0, 0, 0, 0)
 956 #define MX53_PAD_FEC_TX_EN__GPIO_1_28           IOMUX_PAD(0x5DC, 0x260, 1, 0, 0, 0)
 957 #define MX53_PAD_FEC_TX_EN__ESAI1_TX3_RX2       IOMUX_PAD(0x5DC, 0x260, 2, 0x7F0, 0, 0)
 958 #define MX53_PAD_FEC_TXD1__FEC_TDATA_1          IOMUX_PAD(0x5E0, 0x264, 0, 0, 0, 0)
 959 #define MX53_PAD_FEC_TXD1__GPIO_1_29            IOMUX_PAD(0x5E0, 0x264, 1, 0, 0, 0)
 960 #define MX53_PAD_FEC_TXD1__ESAI1_TX2_RX3        IOMUX_PAD(0x5E0, 0x264, 2, 0x7EC, 0, 0)
 961 #define MX53_PAD_FEC_TXD1__MLB_MLBCLK           IOMUX_PAD(0x5E0, 0x264, 3, 0x858, 1, 0)
 962 #define MX53_PAD_FEC_TXD1__RTC_CE_RTC_PRSC_CLK  IOMUX_PAD(0x5E0, 0x264, 4, 0, 0, 0)
 963 #define MX53_PAD_FEC_TXD0__FEC_TDATA_0          IOMUX_PAD(0x5E4, 0x268, 0, 0, 0, 0)
 964 #define MX53_PAD_FEC_TXD0__GPIO_1_30                    IOMUX_PAD(0x5E4, 0x268, 1, 0, 0, 0)
 965 #define MX53_PAD_FEC_TXD0__ESAI1_TX4_RX1                IOMUX_PAD(0x5E4, 0x268, 2, 0x7F4, 0, 0)
 966 #define MX53_PAD_FEC_TXD0__USBPHY2_DATAOUT_0    IOMUX_PAD(0x5E4, 0x268, 7, 0, 0, 0)
 967 #define MX53_PAD_FEC_MDC__FEC_MDC                       IOMUX_PAD(0x5E8, 0x26C, 0, 0, 0, 0)
 968 #define MX53_PAD_FEC_MDC__GPIO_1_31                     IOMUX_PAD(0x5E8, 0x26C, 1, 0, 0, 0)
 969 #define MX53_PAD_FEC_MDC__ESAI1_TX5_RX0         IOMUX_PAD(0x5E8, 0x26C, 2, 0x7F8, 0, 0)
 970 #define MX53_PAD_FEC_MDC__MLB_MLBDAT            IOMUX_PAD(0x5E8, 0x26C, 3, 0x85C, 1, 0)
 971 #define MX53_PAD_FEC_MDC__RTC_CE_RTC_ALARM1_TRIG        IOMUX_PAD(0x5E8, 0x26C, 4, 0, 0, 0)
 972 #define MX53_PAD_FEC_MDC__USBPHY2_DATAOUT_1     IOMUX_PAD(0x5E8, 0x26C, 7, 0, 0, 0)
 973 #define MX53_PAD_PATA_DIOW__PATA_DIOW           IOMUX_PAD(0x5F0, 0x270, 0, 0, 0, 0)
 974 #define MX53_PAD_PATA_DIOW__GPIO_6_17           IOMUX_PAD(0x5F0, 0x270, 1, 0, 0, 0)
 975 #define MX53_PAD_PATA_DIOW__UART1_TXD_MUX       IOMUX_PAD(0x5F0, 0x270, 3, 0, 0, 0)
 976 #define MX53_PAD_PATA_DIOW__USBPHY2_DATAOUT_2   IOMUX_PAD(0x5F0, 0x270, 7, 0, 0, 0)
 977 #define MX53_PAD_PATA_DMACK__PATA_DMACK         IOMUX_PAD(0x5F4, 0x274, 0, 0, 0, 0)
 978 #define MX53_PAD_PATA_DMACK__GPIO_6_18          IOMUX_PAD(0x5F4, 0x274, 1, 0, 0, 0)
 979 #define MX53_PAD_PATA_DMACK__UART1_RXD_MUX      IOMUX_PAD(0x5F4, 0x274, 3, 0x878, 3, 0)
 980 #define MX53_PAD_PATA_DMACK__USBPHY2_DATAOUT_3  IOMUX_PAD(0x5F4, 0x274, 7, 0, 0, 0)
 981 #define MX53_PAD_PATA_DMARQ__PATA_DMARQ         IOMUX_PAD(0x5F8, 0x278, 0, 0, 0, 0)
 982 #define MX53_PAD_PATA_DMARQ__GPIO_7_0           IOMUX_PAD(0x5F8, 0x278, 1, 0, 0, 0)
 983 #define MX53_PAD_PATA_DMARQ__UART2_TXD_MUX      IOMUX_PAD(0x5F8, 0x278, 3, 0, 0, 0)
 984 #define MX53_PAD_PATA_DMARQ__CCM_CCM_OUT_0      IOMUX_PAD(0x5F8, 0x278, 5, 0, 0, 0)
 985 #define MX53_PAD_PATA_DMARQ__USBPHY2_DATAOUT_4  IOMUX_PAD(0x5F8, 0x278, 7, 0, 0, 0)
 986 #define MX53_PAD_PATA_BUFFER_EN__PATA_BUFFER_EN IOMUX_PAD(0x5FC, 0x27C, 0, 0, 0, 0)
 987 #define MX53_PAD_PATA_BUFFER_EN__GPIO_7_1               IOMUX_PAD(0x5FC, 0x27C, 1, 0, 0, 0)
 988 #define MX53_PAD_PATA_BUFFER_EN__UART2_RXD_MUX  IOMUX_PAD(0x5FC, 0x27C, 3, 0x880, 3, 0)
 989 #define MX53_PAD_PATA_BUFFER_EN__CCM_CCM_OUT_1  IOMUX_PAD(0x5FC, 0x27C, 5, 0, 0, 0)
 990 #define MX53_PAD_PATA_BUFFER_EN__USBPHY2_DATAOUT_5      IOMUX_PAD(0x5FC, 0x27C, 7, 0, 0, 0)
 991 #define MX53_PAD_PATA_INTRQ__PATA_INTRQ         IOMUX_PAD(0x600, 0x280, 0, 0, 0, 0)
 992 #define MX53_PAD_PATA_INTRQ__GPIO_7_2           IOMUX_PAD(0x600, 0x280, 1, 0, 0, 0)
 993 #define MX53_PAD_PATA_INTRQ__UART2_CTS          IOMUX_PAD(0x600, 0x280, 3, 0x87C, 2, 0)
 994 #define MX53_PAD_PATA_INTRQ__CAN1_TXCAN         IOMUX_PAD(0x600, 0x280, 4, 0, 0, 0)
 995 #define MX53_PAD_PATA_INTRQ__CCM_CCM_OUT_2      IOMUX_PAD(0x600, 0x280, 5, 0, 0, 0)
 996 #define MX53_PAD_PATA_INTRQ__USBPHY2_DATAOUT_6  IOMUX_PAD(0x600, 0x280, 7, 0, 0, 0)
 997 #define MX53_PAD_PATA_DIOR__PATA_DIOR           IOMUX_PAD(0x604, 0x284, 0, 0, 0, 0)
 998 #define MX53_PAD_PATA_DIOR__GPIO_7_3                    IOMUX_PAD(0x604, 0x284, 1, 0, 0, 0)
 999 #define MX53_PAD_PATA_DIOR__UART2_RTS           IOMUX_PAD(0x604, 0x284, 3, 0x87C, 3, 0)
1000 #define MX53_PAD_PATA_DIOR__CAN1_RXCAN          IOMUX_PAD(0x604, 0x284, 4, 0x760, 1, 0)
1001 #define MX53_PAD_PATA_DIOR__USBPHY2_DATAOUT_7   IOMUX_PAD(0x604, 0x284, 7, 0, 0, 0)
1002 #define MX53_PAD_PATA_RESET_B__PATA_PATA_RESET_B        IOMUX_PAD(0x608, 0x288, 0, 0, 0, 0)
1003 #define MX53_PAD_PATA_RESET_B__GPIO_7_4         IOMUX_PAD(0x608, 0x288, 1, 0, 0, 0)
1004 #define MX53_PAD_PATA_RESET_B__ESDHC3_CMD               IOMUX_PAD(0x608, 0x288, 2, 0, 0, 0)
1005 #define MX53_PAD_PATA_RESET_B__UART1_CTS                IOMUX_PAD(0x608, 0x288, 3, 0x874, 2, 0)
1006 #define MX53_PAD_PATA_RESET_B__CAN2_TXCAN               IOMUX_PAD(0x608, 0x288, 4, 0, 0, 0)
1007 #define MX53_PAD_PATA_RESET_B__USBPHY1_DATAOUT_0        IOMUX_PAD(0x608, 0x288, 7, 0, 0, 0)
1008 #define MX53_PAD_PATA_IORDY__PATA_IORDY         IOMUX_PAD(0x60C, 0x28C, 0, 0, 0, 0)
1009 #define MX53_PAD_PATA_IORDY__GPIO_7_5           IOMUX_PAD(0x60C, 0x28C, 1, 0, 0, 0)
1010 #define MX53_PAD_PATA_IORDY__ESDHC3_CLK         IOMUX_PAD(0x60C, 0x28C, 2, 0, 0, 0)
1011 #define MX53_PAD_PATA_IORDY__UART1_RTS          IOMUX_PAD(0x60C, 0x28C, 3, 0x874, 3, 0)
1012 #define MX53_PAD_PATA_IORDY__CAN2_RXCAN         IOMUX_PAD(0x60C, 0x28C, 4, 0x764, 1, 0)
1013 #define MX53_PAD_PATA_IORDY__USBPHY1_DATAOUT_1  IOMUX_PAD(0x60C, 0x28C, 7, 0, 0, 0)
1014 #define MX53_PAD_PATA_DA_0__PATA_DA_0           IOMUX_PAD(0x610, 0x290, 0, 0, 0, 0)
1015 #define MX53_PAD_PATA_DA_0__GPIO_7_6            IOMUX_PAD(0x610, 0x290, 1, 0, 0, 0)
1016 #define MX53_PAD_PATA_DA_0__ESDHC3_RST          IOMUX_PAD(0x610, 0x290, 2, 0, 0, 0)
1017 #define MX53_PAD_PATA_DA_0__OWIRE_LINE          IOMUX_PAD(0x610, 0x290, 4, 0x864, 0, 0)
1018 #define MX53_PAD_PATA_DA_0__USBPHY1_DATAOUT_2   IOMUX_PAD(0x610, 0x290, 7, 0, 0, 0)
1019 #define MX53_PAD_PATA_DA_1__PATA_DA_1           IOMUX_PAD(0x614, 0x294, 0, 0, 0, 0)
1020 #define MX53_PAD_PATA_DA_1__GPIO_7_7            IOMUX_PAD(0x614, 0x294, 1, 0, 0, 0)
1021 #define MX53_PAD_PATA_DA_1__ESDHC4_CMD          IOMUX_PAD(0x614, 0x294, 2, 0, 0, 0)
1022 #define MX53_PAD_PATA_DA_1__UART3_CTS           IOMUX_PAD(0x614, 0x294, 4, 0x884, 4, 0)
1023 #define MX53_PAD_PATA_DA_1__USBPHY1_DATAOUT_3   IOMUX_PAD(0x614, 0x294, 7, 0, 0, 0)
1024 #define MX53_PAD_PATA_DA_2__PATA_DA_2           IOMUX_PAD(0x618, 0x298, 0, 0, 0, 0)
1025 #define MX53_PAD_PATA_DA_2__GPIO_7_8            IOMUX_PAD(0x618, 0x298, 1, 0, 0, 0)
1026 #define MX53_PAD_PATA_DA_2__ESDHC4_CLK          IOMUX_PAD(0x618, 0x298, 2, 0, 0, 0)
1027 #define MX53_PAD_PATA_DA_2__UART3_RTS           IOMUX_PAD(0x618, 0x298, 4, 0x884, 5, 0)
1028 #define MX53_PAD_PATA_DA_2__USBPHY1_DATAOUT_4   IOMUX_PAD(0x618, 0x298, 7, 0, 0, 0)
1029 #define MX53_PAD_PATA_CS_0__PATA_CS_0           IOMUX_PAD(0x61C, 0x29C, 0, 0, 0, 0)
1030 #define MX53_PAD_PATA_CS_0__GPIO_7_9                    IOMUX_PAD(0x61C, 0x29C, 1, 0, 0, 0)
1031 #define MX53_PAD_PATA_CS_0__UART3_TXD_MUX               IOMUX_PAD(0x61C, 0x29C, 4, 0, 0, 0)
1032 #define MX53_PAD_PATA_CS_0__USBPHY1_DATAOUT_5   IOMUX_PAD(0x61C, 0x29C, 7, 0, 0, 0)
1033 #define MX53_PAD_PATA_CS_1__PATA_CS_1           IOMUX_PAD(0x620, 0x2A0, 0, 0, 0, 0)
1034 #define MX53_PAD_PATA_CS_1__GPIO_7_10           IOMUX_PAD(0x620, 0x2A0, 1, 0, 0, 0)
1035 #define MX53_PAD_PATA_CS_1__UART3_RXD_MUX               IOMUX_PAD(0x620, 0x2A0, 4, 0x888, 3, 0)
1036 #define MX53_PAD_PATA_CS_1__USBPHY1_DATAOUT_6   IOMUX_PAD(0x620, 0x2A0, 7, 0, 0, 0)
1037 #define MX53_PAD_PATA_DATA0__PATA_DATA_0                IOMUX_PAD(0x628, 0x2A4, 0, 0, 0, 0)
1038 #define MX53_PAD_PATA_DATA0__GPIO_2_0           IOMUX_PAD(0x628, 0x2A4, 1, 0, 0, 0)
1039 #define MX53_PAD_PATA_DATA0__EMI_NANDF_D_0      IOMUX_PAD(0x628, 0x2A4, 3, 0, 0, 0)
1040 #define MX53_PAD_PATA_DATA0__ESDHC3_DAT4                IOMUX_PAD(0x628, 0x2A4, 4, 0, 0, 0)
1041 #define MX53_PAD_PATA_DATA0__GPU3d_GPU_DEBUG_OUT_0      IOMUX_PAD(0x628, 0x2A4, 5, 0, 0, 0)
1042 #define MX53_PAD_PATA_DATA0__IPU_DIAG_BUS_0     IOMUX_PAD(0x628, 0x2A4, 6, 0, 0, 0)
1043 #define MX53_PAD_PATA_DATA0__USBPHY1_DATAOUT_7  IOMUX_PAD(0x628, 0x2A4, 7, 0, 0, 0)
1044 #define MX53_PAD_PATA_DATA1__PATA_DATA_1                IOMUX_PAD(0x62C, 0x2A8, 0, 0, 0, 0)
1045 #define MX53_PAD_PATA_DATA1__GPIO_2_1           IOMUX_PAD(0x62C, 0x2A8, 1, 0, 0, 0)
1046 #define MX53_PAD_PATA_DATA1__EMI_NANDF_D_1      IOMUX_PAD(0x62C, 0x2A8, 3, 0, 0, 0)
1047 #define MX53_PAD_PATA_DATA1__ESDHC3_DAT5                IOMUX_PAD(0x62C, 0x2A8, 4, 0, 0, 0)
1048 #define MX53_PAD_PATA_DATA1__GPU3d_GPU_DEBUG_OUT_1      IOMUX_PAD(0x62C, 0x2A8, 5, 0, 0, 0)
1049 #define MX53_PAD_PATA_DATA1__IPU_DIAG_BUS_1     IOMUX_PAD(0x62C, 0x2A8, 6, 0, 0, 0)
1050 #define MX53_PAD_PATA_DATA2__PATA_DATA_2                IOMUX_PAD(0x630, 0x2AC, 0, 0, 0, 0)
1051 #define MX53_PAD_PATA_DATA2__GPIO_2_2           IOMUX_PAD(0x630, 0x2AC, 1, 0, 0, 0)
1052 #define MX53_PAD_PATA_DATA2__EMI_NANDF_D_2      IOMUX_PAD(0x630, 0x2AC, 3, 0, 0, 0)
1053 #define MX53_PAD_PATA_DATA2__ESDHC3_DAT6                IOMUX_PAD(0x630, 0x2AC, 4, 0, 0, 0)
1054 #define MX53_PAD_PATA_DATA2__GPU3d_GPU_DEBUG_OUT_2      IOMUX_PAD(0x630, 0x2AC, 5, 0, 0, 0)
1055 #define MX53_PAD_PATA_DATA2__IPU_DIAG_BUS_2     IOMUX_PAD(0x630, 0x2AC, 6, 0, 0, 0)
1056 #define MX53_PAD_PATA_DATA3__PATA_DATA_3                IOMUX_PAD(0x634, 0x2B0, 0, 0, 0, 0)
1057 #define MX53_PAD_PATA_DATA3__GPIO_2_3           IOMUX_PAD(0x634, 0x2B0, 1, 0, 0, 0)
1058 #define MX53_PAD_PATA_DATA3__EMI_NANDF_D_3      IOMUX_PAD(0x634, 0x2B0, 3, 0, 0, 0)
1059 #define MX53_PAD_PATA_DATA3__ESDHC3_DAT7                IOMUX_PAD(0x634, 0x2B0, 4, 0, 0, 0)
1060 #define MX53_PAD_PATA_DATA3__GPU3d_GPU_DEBUG_OUT_3      IOMUX_PAD(0x634, 0x2B0, 5, 0, 0, 0)
1061 #define MX53_PAD_PATA_DATA3__IPU_DIAG_BUS_3     IOMUX_PAD(0x634, 0x2B0, 6, 0, 0, 0)
1062 #define MX53_PAD_PATA_DATA4__PATA_DATA_4                IOMUX_PAD(0x638, 0x2B4, 0, 0, 0, 0)
1063 #define MX53_PAD_PATA_DATA4__GPIO_2_4           IOMUX_PAD(0x638, 0x2B4, 1, 0, 0, 0)
1064 #define MX53_PAD_PATA_DATA4__EMI_NANDF_D_4      IOMUX_PAD(0x638, 0x2B4, 3, 0, 0, 0)
1065 #define MX53_PAD_PATA_DATA4__ESDHC4_DAT4                IOMUX_PAD(0x638, 0x2B4, 4, 0, 0, 0)
1066 #define MX53_PAD_PATA_DATA4__GPU3d_GPU_DEBUG_OUT_4      IOMUX_PAD(0x638, 0x2B4, 5, 0, 0, 0)
1067 #define MX53_PAD_PATA_DATA4__IPU_DIAG_BUS_4     IOMUX_PAD(0x638, 0x2B4, 6, 0, 0, 0)
1068 #define MX53_PAD_PATA_DATA5__PATA_DATA_5        IOMUX_PAD(0x63C, 0x2B8, 0, 0, 0, 0)
1069 #define MX53_PAD_PATA_DATA5__GPIO_2_5           IOMUX_PAD(0x63C, 0x2B8, 1, 0, 0, 0)
1070 #define MX53_PAD_PATA_DATA5__EMI_NANDF_D_5      IOMUX_PAD(0x63C, 0x2B8, 3, 0, 0, 0)
1071 #define MX53_PAD_PATA_DATA5__ESDHC4_DAT5                IOMUX_PAD(0x63C, 0x2B8, 4, 0, 0, 0)
1072 #define MX53_PAD_PATA_DATA5__GPU3d_GPU_DEBUG_OUT_5      IOMUX_PAD(0x63C, 0x2B8, 5, 0, 0, 0)
1073 #define MX53_PAD_PATA_DATA5__IPU_DIAG_BUS_5     IOMUX_PAD(0x63C, 0x2B8, 6, 0, 0, 0)
1074 #define MX53_PAD_PATA_DATA6__PATA_DATA_6        IOMUX_PAD(0x640, 0x2BC, 1, 0, 0, 0)
1075 #define MX53_PAD_PATA_DATA6__GPIO_2_6           IOMUX_PAD(0x640, 0x2BC, 1, 0, 0, 0)
1076 #define MX53_PAD_PATA_DATA6__EMI_NANDF_D_6      IOMUX_PAD(0x640, 0x2BC, 1, 0, 0, 0)
1077 #define MX53_PAD_PATA_DATA6__ESDHC4_DAT6                IOMUX_PAD(0x640, 0x2BC, 1, 0, 0, 0)
1078 #define MX53_PAD_PATA_DATA6__GPU3d_GPU_DEBUG_OUT_6      IOMUX_PAD(0x640, 0x2BC, 1, 0, 0, 0)
1079 #define MX53_PAD_PATA_DATA6__IPU_DIAG_BUS_6     IOMUX_PAD(0x640, 0x2BC, 1, 0, 0, 0)
1080 #define MX53_PAD_PATA_DATA7__PATA_DATA_7                IOMUX_PAD(0x644, 0x2C0, 0, 0, 0, 0)
1081 #define MX53_PAD_PATA_DATA7__GPIO_2_7           IOMUX_PAD(0x644, 0x2C0, 1, 0, 0, 0)
1082 #define MX53_PAD_PATA_DATA7__EMI_NANDF_D_7      IOMUX_PAD(0x644, 0x2C0, 3, 0, 0, 0)
1083 #define MX53_PAD_PATA_DATA7__ESDHC4_DAT7                IOMUX_PAD(0x644, 0x2C0, 4, 0, 0, 0)
1084 #define MX53_PAD_PATA_DATA7__GPU3d_GPU_DEBUG_OUT_7      IOMUX_PAD(0x644, 0x2C0, 5, 0, 0, 0)
1085 #define MX53_PAD_PATA_DATA7__IPU_DIAG_BUS_7     IOMUX_PAD(0x644, 0x2C0, 6, 0, 0, 0)
1086 #define MX53_PAD_PATA_DATA8__PATA_DATA_8                IOMUX_PAD(0x648, 0x2C4, 0, 0, 0, 0)
1087 #define MX53_PAD_PATA_DATA8__GPIO_2_8           IOMUX_PAD(0x648, 0x2C4, 1, 0, 0, 0)
1088 #define MX53_PAD_PATA_DATA8__ESDHC1_DAT4                IOMUX_PAD(0x648, 0x2C4, 2, 0, 0, 0)
1089 #define MX53_PAD_PATA_DATA8__EMI_NANDF_D_8      IOMUX_PAD(0x648, 0x2C4, 3, 0, 0, 0)
1090 #define MX53_PAD_PATA_DATA8__ESDHC3_DAT0                IOMUX_PAD(0x648, 0x2C4, 4, 0, 0, 0)
1091 #define MX53_PAD_PATA_DATA8__GPU3d_GPU_DEBUG_OUT_8      IOMUX_PAD(0x648, 0x2C4, 5, 0, 0, 0)
1092 #define MX53_PAD_PATA_DATA8__IPU_DIAG_BUS_8     IOMUX_PAD(0x648, 0x2C4, 6, 0, 0, 0)
1093 #define MX53_PAD_PATA_DATA9__PATA_DATA_9                IOMUX_PAD(0x64C, 0x2C8, 0, 0, 0, 0)
1094 #define MX53_PAD_PATA_DATA9__GPIO_2_9           IOMUX_PAD(0x64C, 0x2C8, 1, 0, 0, 0)
1095 #define MX53_PAD_PATA_DATA9__ESDHC1_DAT5                IOMUX_PAD(0x64C, 0x2C8, 2, 0, 0, 0)
1096 #define MX53_PAD_PATA_DATA9__EMI_NANDF_D_9      IOMUX_PAD(0x64C, 0x2C8, 3, 0, 0, 0)
1097 #define MX53_PAD_PATA_DATA9__ESDHC3_DAT1                IOMUX_PAD(0x64C, 0x2C8, 4, 0, 0, 0)
1098 #define MX53_PAD_PATA_DATA9__GPU3d_GPU_DEBUG_OUT_9      IOMUX_PAD(0x64C, 0x2C8, 5, 0, 0, 0)
1099 #define MX53_PAD_PATA_DATA9__IPU_DIAG_BUS_9     IOMUX_PAD(0x64C, 0x2C8, 6, 0, 0, 0)
1100 #define MX53_PAD_PATA_DATA10__PATA_DATA_10      IOMUX_PAD(0x650, 0x2CC, 0, 0, 0, 0)
1101 #define MX53_PAD_PATA_DATA10__GPIO_2_10         IOMUX_PAD(0x650, 0x2CC, 1, 0, 0, 0)
1102 #define MX53_PAD_PATA_DATA10__ESDHC1_DAT6               IOMUX_PAD(0x650, 0x2CC, 2, 0, 0, 0)
1103 #define MX53_PAD_PATA_DATA10__EMI_NANDF_D_10    IOMUX_PAD(0x650, 0x2CC, 3, 0, 0, 0)
1104 #define MX53_PAD_PATA_DATA10__ESDHC3_DAT2               IOMUX_PAD(0x650, 0x2CC, 4, 0, 0, 0)
1105 #define MX53_PAD_PATA_DATA10__GPU3d_GPU_DEBUG_OUT_10    IOMUX_PAD(0x650, 0x2CC, 5, 0, 0, 0)
1106 #define MX53_PAD_PATA_DATA10__IPU_DIAG_BUS_10   IOMUX_PAD(0x650, 0x2CC, 6, 0, 0, 0)
1107 #define MX53_PAD_PATA_DATA11__PATA_DATA_11      IOMUX_PAD(0x654, 0x2D0, 0, 0, 0, 0)
1108 #define MX53_PAD_PATA_DATA11__GPIO_2_11         IOMUX_PAD(0x654, 0x2D0, 1, 0, 0, 0)
1109 #define MX53_PAD_PATA_DATA11__ESDHC1_DAT7               IOMUX_PAD(0x654, 0x2D0, 2, 0, 0, 0)
1110 #define MX53_PAD_PATA_DATA11__EMI_NANDF_D_11    IOMUX_PAD(0x654, 0x2D0, 3, 0, 0, 0)
1111 #define MX53_PAD_PATA_DATA11__ESDHC3_DAT3               IOMUX_PAD(0x654, 0x2D0, 4, 0, 0, 0)
1112 #define MX53_PAD_PATA_DATA11__GPU3d_GPU_DEBUG_OUT_11    IOMUX_PAD(0x654, 0x2D0, 5, 0, 0, 0)
1113 #define MX53_PAD_PATA_DATA11__IPU_DIAG_BUS_11   IOMUX_PAD(0x654, 0x2D0, 6, 0, 0, 0)
1114 #define MX53_PAD_PATA_DATA12__PATA_DATA_12      IOMUX_PAD(0x658, 0x2D4, 0, 0, 0, 0)
1115 #define MX53_PAD_PATA_DATA12__GPIO_2_12         IOMUX_PAD(0x658, 0x2D4, 1, 0, 0, 0)
1116 #define MX53_PAD_PATA_DATA12__ESDHC2_DAT4               IOMUX_PAD(0x658, 0x2D4, 2, 0, 0, 0)
1117 #define MX53_PAD_PATA_DATA12__EMI_NANDF_D_12    IOMUX_PAD(0x658, 0x2D4, 3, 0, 0, 0)
1118 #define MX53_PAD_PATA_DATA12__ESDHC4_DAT0               IOMUX_PAD(0x658, 0x2D4, 4, 0, 0, 0)
1119 #define MX53_PAD_PATA_DATA12__GPU3d_GPU_DEBUG_OUT_12    IOMUX_PAD(0x658, 0x2D4, 5, 0, 0, 0)
1120 #define MX53_PAD_PATA_DATA12__IPU_DIAG_BUS_12   IOMUX_PAD(0x658, 0x2D4, 6, 0, 0, 0)
1121 #define MX53_PAD_PATA_DATA13__PATA_DATA_13      IOMUX_PAD(0x65C, 0x2D8, 0, 0, 0, 0)
1122 #define MX53_PAD_PATA_DATA13__GPIO_2_13         IOMUX_PAD(0x65C, 0x2D8, 1, 0, 0, 0)
1123 #define MX53_PAD_PATA_DATA13__ESDHC2_DAT5               IOMUX_PAD(0x65C, 0x2D8, 2, 0, 0, 0)
1124 #define MX53_PAD_PATA_DATA13__EMI_NANDF_D_13    IOMUX_PAD(0x65C, 0x2D8, 3, 0, 0, 0)
1125 #define MX53_PAD_PATA_DATA13__ESDHC4_DAT1               IOMUX_PAD(0x65C, 0x2D8, 4, 0, 0, 0)
1126 #define MX53_PAD_PATA_DATA13__GPU3d_GPU_DEBUG_OUT_13    IOMUX_PAD(0x65C, 0x2D8, 5, 0, 0, 0)
1127 #define MX53_PAD_PATA_DATA13__IPU_DIAG_BUS_13   IOMUX_PAD(0x65C, 0x2D8, 6, 0, 0, 0)
1128 #define MX53_PAD_PATA_DATA14__PATA_DATA_14      IOMUX_PAD(0x660, 0x2DC, 0, 0, 0, 0)
1129 #define MX53_PAD_PATA_DATA14__GPIO_2_14         IOMUX_PAD(0x660, 0x2DC, 1, 0, 0, 0)
1130 #define MX53_PAD_PATA_DATA14__ESDHC2_DAT6               IOMUX_PAD(0x660, 0x2DC, 2, 0, 0, 0)
1131 #define MX53_PAD_PATA_DATA14__EMI_NANDF_D_14    IOMUX_PAD(0x660, 0x2DC, 3, 0, 0, 0)
1132 #define MX53_PAD_PATA_DATA14__ESDHC4_DAT2               IOMUX_PAD(0x660, 0x2DC, 4, 0, 0, 0)
1133 #define MX53_PAD_PATA_DATA14__GPU3d_GPU_DEBUG_OUT_14    IOMUX_PAD(0x660, 0x2DC, 5, 0, 0, 0)
1134 #define MX53_PAD_PATA_DATA14__IPU_DIAG_BUS_14   IOMUX_PAD(0x660, 0x2DC, 6, 0, 0, 0)
1135 #define MX53_PAD_PATA_DATA15__PATA_DATA_15      IOMUX_PAD(0x664, 0x2E0, 0, 0, 0, 0)
1136 #define MX53_PAD_PATA_DATA15__GPIO_2_15         IOMUX_PAD(0x664, 0x2E0, 1, 0, 0, 0)
1137 #define MX53_PAD_PATA_DATA15__ESDHC2_DAT7               IOMUX_PAD(0x664, 0x2E0, 2, 0, 0, 0)
1138 #define MX53_PAD_PATA_DATA15__EMI_NANDF_D_15    IOMUX_PAD(0x664, 0x2E0, 3, 0, 0, 0)
1139 #define MX53_PAD_PATA_DATA15__ESDHC4_DAT3               IOMUX_PAD(0x664, 0x2E0, 4, 0, 0, 0)
1140 #define MX53_PAD_PATA_DATA15__GPU3d_GPU_DEBUG_OUT_15    IOMUX_PAD(0x664, 0x2E0, 5, 0, 0, 0)
1141 #define MX53_PAD_PATA_DATA15__IPU_DIAG_BUS_15   IOMUX_PAD(0x664, 0x2E0, 6, 0, 0, 0)
1142 #define MX53_PAD_SD1_DATA0__ESDHC1_DAT0 IOMUX_PAD(0x66C, 0x2E4, 0, 0, 0, 0)
1143 #define MX53_PAD_SD1_DATA0__GPIO_1_16   IOMUX_PAD(0x66C, 0x2E4, 1, 0, 0, 0)
1144 #define MX53_PAD_SD1_DATA0__GPT_CAPIN1  IOMUX_PAD(0x66C, 0x2E4, 3, 0, 0, 0)
1145 #define MX53_PAD_SD1_DATA0__CSPI_MISO   IOMUX_PAD(0x66C, 0x2E4, 5, 0x784, 2, 0)
1146 #define MX53_PAD_SD1_DATA0__CCM_PLL3_BYP        IOMUX_PAD(0x66C, 0x2E4, 7, 0x778, 0, 0)
1147 #define MX53_PAD_SD1_DATA1__ESDHC1_DAT1 IOMUX_PAD(0x670, 0x2E8, 0, 0, 0, 0)
1148 #define MX53_PAD_SD1_DATA1__GPIO_1_17   IOMUX_PAD(0x670, 0x2E8, 1, 0, 0, 0)
1149 #define MX53_PAD_SD1_DATA1__GPT_CAPIN2  IOMUX_PAD(0x670, 0x2E8, 3, 0, 0, 0)
1150 #define MX53_PAD_SD1_DATA1__CSPI_SS0    IOMUX_PAD(0x670, 0x2E8, 5, 0x78C, 3, 0)
1151 #define MX53_PAD_SD1_DATA1__CCM_PLL4_BYP        IOMUX_PAD(0x670, 0x2E8, 7, 0x77C, 1, 0)
1152 #define MX53_PAD_SD1_CMD__ESDHC1_CMD    IOMUX_PAD(0x674, 0x2EC, IOMUX_CONFIG_SION, 0, 0, 0)
1153 #define MX53_PAD_SD1_CMD__GPIO_1_18             IOMUX_PAD(0x674, 0x2EC, 1, 0, 0, 0)
1154 #define MX53_PAD_SD1_CMD__GPT_CMPOUT1   IOMUX_PAD(0x674, 0x2EC, 3, 0, 0, 0)
1155 #define MX53_PAD_SD1_CMD__CSPI_MOSI             IOMUX_PAD(0x674, 0x2EC, 5, 0x788, 2, 0)
1156 #define MX53_PAD_SD1_CMD__CCM_PLL1_BYP  IOMUX_PAD(0x674, 0x2EC, 7, 0x770, 0, 0)
1157 #define MX53_PAD_SD1_DATA2__ESDHC1_DAT2         IOMUX_PAD(0x678, 0x2F0, 0, 0, 0, 0)
1158 #define MX53_PAD_SD1_DATA2__GPIO_1_19           IOMUX_PAD(0x678, 0x2F0, 1, 0, 0, 0)
1159 #define MX53_PAD_SD1_DATA2__GPT_CMPOUT2         IOMUX_PAD(0x678, 0x2F0, 2, 0, 0, 0)
1160 #define MX53_PAD_SD1_DATA2__PWM2_PWMO           IOMUX_PAD(0x678, 0x2F0, 3, 0, 0, 0)
1161 #define MX53_PAD_SD1_DATA2__WDOG1_WDOG_B                IOMUX_PAD(0x678, 0x2F0, 4, 0, 0, 0)
1162 #define MX53_PAD_SD1_DATA2__CSPI_SS1            IOMUX_PAD(0x678, 0x2F0, 5, 0x790, 2, 0)
1163 #define MX53_PAD_SD1_DATA2__WDOG1_WDOG_RST_B_DEB        IOMUX_PAD(0x678, 0x2F0, 6, 0, 0, 0)
1164 #define MX53_PAD_SD1_DATA2__CCM_PLL2_BYP                IOMUX_PAD(0x678, 0x2F0, 7, 0x774, 0, 0)
1165 #define MX53_PAD_SD1_CLK__ESDHC1_CLK    IOMUX_PAD(0x67C, 0x2F4, 0, 0, 0, 0)
1166 #define MX53_PAD_SD1_CLK__GPIO_1_20             IOMUX_PAD(0x67C, 0x2F4, 1, 0, 0, 0)
1167 #define MX53_PAD_SD1_CLK__OSC32k_32K_OUT        IOMUX_PAD(0x67C, 0x2F4, 2, 0, 0, 0)
1168 #define MX53_PAD_SD1_CLK__GPT_CLKIN             IOMUX_PAD(0x67C, 0x2F4, 3, 0, 0, 0)
1169 #define MX53_PAD_SD1_CLK__CSPI_SCLK             IOMUX_PAD(0x67C, 0x2F4, 5, 0x780, 2, 0)
1170 #define MX53_PAD_SD1_CLK__SATA_PHY_DTB_0        IOMUX_PAD(0x67C, 0x2F4, 7, 0, 0, 0)
1171 #define MX53_PAD_SD1_DATA3__ESDHC1_DAT3 IOMUX_PAD(0x680, 0x2F8, 0, 0, 0, 0)
1172 #define MX53_PAD_SD1_DATA3__GPIO_1_21   IOMUX_PAD(0x680, 0x2F8, 1, 0, 0, 0)
1173 #define MX53_PAD_SD1_DATA3__GPT_CMPOUT3 IOMUX_PAD(0x680, 0x2F8, 2, 0, 0, 0)
1174 #define MX53_PAD_SD1_DATA3__PWM1_PWMO   IOMUX_PAD(0x680, 0x2F8, 3, 0, 0, 0)
1175 #define MX53_PAD_SD1_DATA3__WDOG2_WDOG_B        IOMUX_PAD(0x680, 0x2F8, 4, 0, 0, 0)
1176 #define MX53_PAD_SD1_DATA3__CSPI_SS2    IOMUX_PAD(0x680, 0x2F8, 5, 0x794, 2, 0)
1177 #define MX53_PAD_SD1_DATA3__WDOG2_WDOG_RST_B_DEB        IOMUX_PAD(0x680, 0x2F8, 6, 0, 0, 0)
1178 #define MX53_PAD_SD1_DATA3__SATA_PHY_DTB_1      IOMUX_PAD(0x680, 0x2F8, 7, 0, 0, 0)
1179 #define MX53_PAD_SD2_CLK__ESDHC2_CLK    IOMUX_PAD(0x688, 0x2FC, 0, 0, 0, 0)
1180 #define MX53_PAD_SD2_CLK__GPIO_1_10             IOMUX_PAD(0x688, 0x2FC, 1, 0, 0, 0)
1181 #define MX53_PAD_SD2_CLK__KPP_COL_5             IOMUX_PAD(0x688, 0x2FC, 2, 0x840, 2, 0)
1182 #define MX53_PAD_SD2_CLK__AUDMUX_AUD4_RXFS      IOMUX_PAD(0x688, 0x2FC, 3, 0x73C, 1, 0)
1183 #define MX53_PAD_SD2_CLK__CSPI_SCLK             IOMUX_PAD(0x688, 0x2FC, 5, 0x780, 3, 0)
1184 #define MX53_PAD_SD2_CLK__SCC_RANDOM_V  IOMUX_PAD(0x688, 0x2FC, 7, 0, 0, 0)
1185 #define MX53_PAD_SD2_CMD__ESDHC2_CMD    IOMUX_PAD(0x68C, 0x300, 0, 0, 0, 0)
1186 #define MX53_PAD_SD2_CMD__GPIO_1_11             IOMUX_PAD(0x68C, 0x300, 1, 0, 0, 0)
1187 #define MX53_PAD_SD2_CMD__KPP_ROW_5     IOMUX_PAD(0x68C, 0x300, 2, 0x84C, 1, 0)
1188 #define MX53_PAD_SD2_CMD__AUDMUX_AUD4_RXC       IOMUX_PAD(0x68C, 0x300, 3, 0x738, 1, 0)
1189 #define MX53_PAD_SD2_CMD__CSPI_MOSI             IOMUX_PAD(0x68C, 0x300, 5, 0x788, 3, 0)
1190 #define MX53_PAD_SD2_CMD__SCC_RANDOM    IOMUX_PAD(0x68C, 0x300, 7, 0, 0, 0)
1191 #define MX53_PAD_SD2_DATA3__ESDHC2_DAT3 IOMUX_PAD(0x690, 0x304, 0, 0, 0, 0)
1192 #define MX53_PAD_SD2_DATA3__GPIO_1_12   IOMUX_PAD(0x690, 0x304, 1, 0, 0, 0)
1193 #define MX53_PAD_SD2_DATA3__KPP_COL_6   IOMUX_PAD(0x690, 0x304, 2, 0x844, 1, 0)
1194 #define MX53_PAD_SD2_DATA3__AUDMUX_AUD4_TXC     IOMUX_PAD(0x690, 0x304, 3, 0x740, 1, 0)
1195 #define MX53_PAD_SD2_DATA3__CSPI_SS2    IOMUX_PAD(0x690, 0x304, 5, 0x794, 3, 0)
1196 #define MX53_PAD_SD2_DATA3__SJC_DONE    IOMUX_PAD(0x690, 0x304, 7, 0, 0, 0)
1197 #define MX53_PAD_SD2_DATA2__ESDHC2_DAT2 IOMUX_PAD(0x694, 0x308, 0, 0, 0, 0)
1198 #define MX53_PAD_SD2_DATA2__GPIO_1_13   IOMUX_PAD(0x694, 0x308, 1, 0, 0, 0)
1199 #define MX53_PAD_SD2_DATA2__KPP_ROW_6   IOMUX_PAD(0x694, 0x308, 2, 0x850, 1, 0)
1200 #define MX53_PAD_SD2_DATA2__AUDMUX_AUD4_TXD     IOMUX_PAD(0x694, 0x308, 3, 0x734, 1, 0)
1201 #define MX53_PAD_SD2_DATA2__CSPI_SS1    IOMUX_PAD(0x694, 0x308, 5, 0x790, 3, 0)
1202 #define MX53_PAD_SD2_DATA2__SJC_FAIL    IOMUX_PAD(0x694, 0x308, 7, 0, 0, 0)
1203 #define MX53_PAD_SD2_DATA1__ESDHC2_DAT1 IOMUX_PAD(0x698, 0x30C, 0, 0, 0, 0)
1204 #define MX53_PAD_SD2_DATA1__GPIO_1_14   IOMUX_PAD(0x698, 0x30C, 1, 0, 0, 0)
1205 #define MX53_PAD_SD2_DATA1__KPP_COL_7   IOMUX_PAD(0x698, 0x30C, 2, 0x848, 1, 0)
1206 #define MX53_PAD_SD2_DATA1__AUDMUX_AUD4_TXFS    IOMUX_PAD(0x698, 0x30C, 3, 0x744, 0, 0)
1207 #define MX53_PAD_SD2_DATA1__CSPI_SS0    IOMUX_PAD(0x698, 0x30C, 5, 0x78C, 4, 0)
1208 #define MX53_PAD_SD2_DATA1__RTIC_SEC_VIO        IOMUX_PAD(0x698, 0x30C, 7, 0, 0, 0)
1209 #define MX53_PAD_SD2_DATA0__ESDHC2_DAT0 IOMUX_PAD(0x69C, 0x310, 0, 0, 0, 0)
1210 #define MX53_PAD_SD2_DATA0__GPIO_1_15   IOMUX_PAD(0x69C, 0x310, 1, 0, 0, 0)
1211 #define MX53_PAD_SD2_DATA0__KPP_ROW_7   IOMUX_PAD(0x69C, 0x310, 2, 0x854, 1, 0)
1212 #define MX53_PAD_SD2_DATA0__AUDMUX_AUD4_RXD     IOMUX_PAD(0x69C, 0x310, 3, 0x730, 1, 0)
1213 #define MX53_PAD_SD2_DATA0__CSPI_MISO   IOMUX_PAD(0x69C, 0x310, 5, 0x784, 3, 0)
1214 #define MX53_PAD_SD2_DATA0__RTIC_DONE_INT       IOMUX_PAD(0x69C, 0x310, 7, 0, 0, 0)
1215 #define MX53_PAD_GPIO_0__CCM_CLKO               IOMUX_PAD(0x6A4, 0x314, 0, 0, 0, 0)
1216 #define MX53_PAD_GPIO_0__GPIO_1_0               IOMUX_PAD(0x6A4, 0x314, 1, 0, 0, 0)
1217 #define MX53_PAD_GPIO_0__KPP_COL_5              IOMUX_PAD(0x6A4, 0x314, 2, 0x840, 3, 0)
1218 #define MX53_PAD_GPIO_0__CCM_SSI_EXT1_CLK       IOMUX_PAD(0x6A4, 0x314, 3, 0, 0, 0)
1219 #define MX53_PAD_GPIO_0__EPIT1_EPITO    IOMUX_PAD(0x6A4, 0x314, 4, 0, 0, 0)
1220 #define MX53_PAD_GPIO_0__SRTC_ALARM_DEB IOMUX_PAD(0x6A4, 0x314, 5, 0, 0, 0)
1221 #define MX53_PAD_GPIO_0__USBOH3_USBH1_PWR       IOMUX_PAD(0x6A4, 0x314, 6, 0, 0, 0)
1222 #define MX53_PAD_GPIO_0__CSU_TD         IOMUX_PAD(0x6A4, 0x314, 7, 0, 0, 0)
1223 #define MX53_PAD_GPIO_1__ESAI1_SCKR             IOMUX_PAD(0x6A8, 0x318, 0, 0x7DC, 1, 0)
1224 #define MX53_PAD_GPIO_1__GPIO_1_1               IOMUX_PAD(0x6A8, 0x318, 1, 0, 0, 0)
1225 #define MX53_PAD_GPIO_1__KPP_ROW_5              IOMUX_PAD(0x6A8, 0x318, 2, 0x84C, 2, 0)
1226 #define MX53_PAD_GPIO_1__CCM_SSI_EXT2_CLK       IOMUX_PAD(0x6A8, 0x318, 3, 0, 0, 0)
1227 #define MX53_PAD_GPIO_1__PWM2_PWMO      IOMUX_PAD(0x6A8, 0x318, 4, 0, 0, 0)
1228 #define MX53_PAD_GPIO_1__WDOG2_WDOG_B   IOMUX_PAD(0x6A8, 0x318, 5, 0, 0, 0)
1229 #define MX53_PAD_GPIO_1__ESDHC1_CD              IOMUX_PAD(0x6A8, 0x318, 6, 0, 0, 0)
1230 #define MX53_PAD_GPIO_1__SRC_TESTER_ACK IOMUX_PAD(0x6A8, 0x318, 7, 0, 0, 0)
1231 #define MX53_PAD_GPIO_9__ESAI1_FSR              IOMUX_PAD(0x6AC, 0x31C, 0, 0x7CC, 1, 0)
1232 #define MX53_PAD_GPIO_9__GPIO_1_9               IOMUX_PAD(0x6AC, 0x31C, 1, 0, 0, 0)
1233 #define MX53_PAD_GPIO_9__KPP_COL_6              IOMUX_PAD(0x6AC, 0x31C, 2, 0x844, 2, 0)
1234 #define MX53_PAD_GPIO_9__CCM_REF_EN_B   IOMUX_PAD(0x6AC, 0x31C, 3, 0, 0, 0)
1235 #define MX53_PAD_GPIO_9__PWM1_PWMO      IOMUX_PAD(0x6AC, 0x31C, 4, 0, 0, 0)
1236 #define MX53_PAD_GPIO_9__WDOG1_WDOG_B   IOMUX_PAD(0x6AC, 0x31C, 5, 0, 0, 0)
1237 #define MX53_PAD_GPIO_9__ESDHC1_WP              IOMUX_PAD(0x6AC, 0x31C, 6, 0x7FC, 1, 0)
1238 #define MX53_PAD_GPIO_9__SCC_FAIL_STATE IOMUX_PAD(0x6AC, 0x31C, 7, 0, 0, 0)
1239 #define MX53_PAD_GPIO_3__ESAI1_HCKR             IOMUX_PAD(0x6B0, 0x320, 0, 0x7D4, 1, 0)
1240 #define MX53_PAD_GPIO_3__GPIO_1_3               IOMUX_PAD(0x6B0, 0x320, 1, 0, 0, 0)
1241 #define MX53_PAD_GPIO_3__I2C3_SCL               IOMUX_PAD(0x6B0, 0x320, 2 | IOMUX_CONFIG_SION, 0x824, 1, 0)
1242 #define MX53_PAD_GPIO_3__DPLLIP1_TOG_EN IOMUX_PAD(0x6B0, 0x320, 3, 0, 0, 0)
1243 #define MX53_PAD_GPIO_3__CCM_CLKO2              IOMUX_PAD(0x6B0, 0x320, 4, 0, 0, 0)
1244 #define MX53_PAD_GPIO_3__OBSERVE_MUX_OBSRV_INT_OUT0     IOMUX_PAD(0x6B0, 0x320, 5, 0, 0, 0)
1245 #define MX53_PAD_GPIO_3__USBOH3_USBH1_OC        IOMUX_PAD(0x6B0, 0x320, 6, 0x8A0, 1, 0)
1246 #define MX53_PAD_GPIO_3__MLB_MLBCLK             IOMUX_PAD(0x6B0, 0x320, 7, 0x858, 2, 0)
1247 #define MX53_PAD_GPIO_6__ESAI1_SCKT             IOMUX_PAD(0x6B4, 0x324, 0, 0x7E0, 1, 0)
1248 #define MX53_PAD_GPIO_6__GPIO_1_6               IOMUX_PAD(0x6B4, 0x324, 1, 0, 0, 0)
1249 #define MX53_PAD_GPIO_6__I2C3_SDA               IOMUX_PAD(0x6B4, 0x324, 2 | IOMUX_CONFIG_SION, 0x828, 1, 0)
1250 #define MX53_PAD_GPIO_6__CCM_CCM_OUT_0  IOMUX_PAD(0x6B4, 0x324, 3, 0, 0, 0)
1251 #define MX53_PAD_GPIO_6__CSU_CSU_INT_DEB        IOMUX_PAD(0x6B4, 0x324, 4, 0, 0, 0)
1252 #define MX53_PAD_GPIO_6__OBSERVE_MUX_OBSRV_INT_OUT1     IOMUX_PAD(0x6B4, 0x324, 5, 0, 0, 0)
1253 #define MX53_PAD_GPIO_6__ESDHC2_LCTL    IOMUX_PAD(0x6B4, 0x324, 6, 0, 0, 0)
1254 #define MX53_PAD_GPIO_6__MLB_MLBSIG             IOMUX_PAD(0x6B4, 0x324, 7, 0x860, 2, 0)
1255 #define MX53_PAD_GPIO_2__ESAI1_FST              IOMUX_PAD(0x6B8, 0x328, 0, 0x7D0, 1, 0)
1256 #define MX53_PAD_GPIO_2__GPIO_1_2               IOMUX_PAD(0x6B8, 0x328, 1, 0, 0, 0)
1257 #define MX53_PAD_GPIO_2__KPP_ROW_6              IOMUX_PAD(0x6B8, 0x328, 2, 0x850, 2, 0)
1258 #define MX53_PAD_GPIO_2__CCM_CCM_OUT_1  IOMUX_PAD(0x6B8, 0x328, 3, 0, 0, 0)
1259 #define MX53_PAD_GPIO_2__CSU_CSU_ALARM_AUT_0    IOMUX_PAD(0x6B8, 0x328, 4, 0, 0, 0)
1260 #define MX53_PAD_GPIO_2__OBSERVE_MUX_OBSRV_INT_OUT2     IOMUX_PAD(0x6B8, 0x328, 5, 0, 0, 0)
1261 #define MX53_PAD_GPIO_2__ESDHC2_WP              IOMUX_PAD(0x6B8, 0x328, 6, 0, 0, 0)
1262 #define MX53_PAD_GPIO_2__MLB_MLBDAT     IOMUX_PAD(0x6B8, 0x328, 7, 0x85C, 2, 0)
1263 #define MX53_PAD_GPIO_4__ESAI1_HCKT             IOMUX_PAD(0x6BC, 0x32C, 0, 0x7D8, 1, 0)
1264 #define MX53_PAD_GPIO_4__GPIO_1_4               IOMUX_PAD(0x6BC, 0x32C, 1, 0, 0, 0)
1265 #define MX53_PAD_GPIO_4__KPP_COL_7              IOMUX_PAD(0x6BC, 0x32C, 2, 0x848, 2, 0)
1266 #define MX53_PAD_GPIO_4__CCM_CCM_OUT_2  IOMUX_PAD(0x6BC, 0x32C, 3, 0, 0, 0)
1267 #define MX53_PAD_GPIO_4__CSU_CSU_ALARM_AUT_1    IOMUX_PAD(0x6BC, 0x32C, 4, 0, 0, 0)
1268 #define MX53_PAD_GPIO_4__OBSERVE_MUX_OBSRV_INT_OUT3     IOMUX_PAD(0x6BC, 0x32C, 5, 0, 0, 0)
1269 #define MX53_PAD_GPIO_4__ESDHC2_CD              IOMUX_PAD(0x6BC, 0x32C, 6, 0, 0, 0)
1270 #define MX53_PAD_GPIO_4__SCC_SEC_STATE  IOMUX_PAD(0x6BC, 0x32C, 7, 0, 0, 0)
1271 #define MX53_PAD_GPIO_5__ESAI1_TX2_RX3  IOMUX_PAD(0x6C0, 0x330, 0, 0x7EC, 1, 0)
1272 #define MX53_PAD_GPIO_5__GPIO_1_5               IOMUX_PAD(0x6C0, 0x330, 1, 0, 0, 0)
1273 #define MX53_PAD_GPIO_5__KPP_ROW_7              IOMUX_PAD(0x6C0, 0x330, 2, 0x854, 2, 0)
1274 #define MX53_PAD_GPIO_5__CCM_CLKO               IOMUX_PAD(0x6C0, 0x330, 3, 0, 0, 0)
1275 #define MX53_PAD_GPIO_5__CSU_CSU_ALARM_AUT_2    IOMUX_PAD(0x6C0, 0x330, 4, 0, 0, 0)
1276 #define MX53_PAD_GPIO_5__OBSERVE_MUX_OBSRV_INT_OUT4     IOMUX_PAD(0x6C0, 0x330, 5, 0, 0, 0)
1277 #define MX53_PAD_GPIO_5__I2C3_SCL               IOMUX_PAD(0x6C0, 0x330, 6, 0x824, 2, 0)
1278 #define MX53_PAD_GPIO_5__CCM_PLL1_BYP   IOMUX_PAD(0x6C0, 0x330, 7, 0x770, 1, 0)
1279 #define MX53_PAD_GPIO_7__ESAI1_TX4_RX1  IOMUX_PAD(0x6C4, 0x334, 0, 0x7F4, 1, 0)
1280 #define MX53_PAD_GPIO_7__GPIO_1_7               IOMUX_PAD(0x6C4, 0x334, 1, 0, 0, 0)
1281 #define MX53_PAD_GPIO_7__EPIT1_EPITO    IOMUX_PAD(0x6C4, 0x334, 2, 0, 0, 0)
1282 #define MX53_PAD_GPIO_7__CAN1_TXCAN     IOMUX_PAD(0x6C4, 0x334, 3, 0, 0, 0)
1283 #define MX53_PAD_GPIO_7__UART2_TXD_MUX  IOMUX_PAD(0x6C4, 0x334, 4, 0, 0, 0)
1284 #define MX53_PAD_GPIO_7__FIRI_RXD               IOMUX_PAD(0x6C4, 0x334, 5, 0x80C, 1, 0)
1285 #define MX53_PAD_GPIO_7__SPDIF_PLOCK    IOMUX_PAD(0x6C4, 0x334, 6, 0, 0, 0)
1286 #define MX53_PAD_GPIO_7__CCM_PLL2_BYP   IOMUX_PAD(0x6C4, 0x334, 7, 0x774, 1, 0)
1287 #define MX53_PAD_GPIO_8__ESAI1_TX5_RX0  IOMUX_PAD(0x6C8, 0x338, 0, 0x7F8, 1, 0)
1288 #define MX53_PAD_GPIO_8__GPIO_1_8               IOMUX_PAD(0x6C8, 0x338, 1, 0, 0, 0)
1289 #define MX53_PAD_GPIO_8__EPIT2_EPITO    IOMUX_PAD(0x6C8, 0x338, 2, 0, 0, 0)
1290 #define MX53_PAD_GPIO_8__CAN1_RXCAN     IOMUX_PAD(0x6C8, 0x338, 3, 0x760, 3, 0)
1291 #define MX53_PAD_GPIO_8__UART2_RXD_MUX  IOMUX_PAD(0x6C8, 0x338, 4, 0x880, 5, 0)
1292 #define MX53_PAD_GPIO_8__FIRI_TXD               IOMUX_PAD(0x6C8, 0x338, 5, 0, 0, 0)
1293 #define MX53_PAD_GPIO_8__SPDIF_SRCLK    IOMUX_PAD(0x6C8, 0x338, 6, 0, 0, 0)
1294 #define MX53_PAD_GPIO_8__CCM_PLL3_BYP   IOMUX_PAD(0x6C8, 0x338, 7, 0x778, 1, 0)
1295 #define MX53_PAD_GPIO_16__ESAI1_TX3_RX2 IOMUX_PAD(0x6CC, 0x33C, 0, 0x7F0, 1, 0)
1296 #define MX53_PAD_GPIO_16__GPIO_7_11             IOMUX_PAD(0x6CC, 0x33C, 1, 0, 0, 0)
1297 #define MX53_PAD_GPIO_16__TZIC_PWRFAIL_INT      IOMUX_PAD(0x6CC, 0x33C, 2, 0, 0, 0)
1298 #define MX53_PAD_GPIO_16__RTC_CE_RTC_EXT_TRIG1  IOMUX_PAD(0x6CC, 0x33C, 4, 0, 0, 0)
1299 #define MX53_PAD_GPIO_16__SPDIF_IN1             IOMUX_PAD(0x6CC, 0x33C, 5, 0x870, 1, 0)
1300 #define MX53_PAD_GPIO_16__I2C3_SDA              IOMUX_PAD(0x6CC, 0x33C, 6 | IOMUX_CONFIG_SION, 0x828, 2, 0)
1301 #define MX53_PAD_GPIO_16__SJC_DE_B              IOMUX_PAD(0x6CC, 0x33C, 7, 0, 0, 0)
1302 #define MX53_PAD_GPIO_17__ESAI1_TX0             IOMUX_PAD(0x6D0, 0x340, 0, 0x7E4, 1, 0)
1303 #define MX53_PAD_GPIO_17__GPIO_7_12             IOMUX_PAD(0x6D0, 0x340, 1, 0, 0, 0)
1304 #define MX53_PAD_GPIO_17__SDMA_EXT_EVENT_0      IOMUX_PAD(0x6D0, 0x340, 2, 0x868, 1, 0)
1305 #define MX53_PAD_GPIO_17__GPC_PMIC_RDY  IOMUX_PAD(0x6D0, 0x340, 3, 0x810, 1, 0)
1306 #define MX53_PAD_GPIO_17__RTC_CE_RTC_FSV_TRIG   IOMUX_PAD(0x6D0, 0x340, 4, 0, 0, 0)
1307 #define MX53_PAD_GPIO_17__SPDIF_OUT1    IOMUX_PAD(0x6D0, 0x340, 5, 0, 0, 0)
1308 #define MX53_PAD_GPIO_17__IPU_SNOOP2    IOMUX_PAD(0x6D0, 0x340, 6, 0, 0, 0)
1309 #define MX53_PAD_GPIO_17__SJC_JTAG_ACT  IOMUX_PAD(0x6D0, 0x340, 7, 0, 0, 0)
1310 #define MX53_PAD_GPIO_18__ESAI1_TX1             IOMUX_PAD(0x6D4, 0x344, 0, 0x7E8, 1, 0)
1311 #define MX53_PAD_GPIO_18__GPIO_7_13             IOMUX_PAD(0x6D4, 0x344, 1, 0, 0, 0)
1312 #define MX53_PAD_GPIO_18__SDMA_EXT_EVENT_1      IOMUX_PAD(0x6D4, 0x344, 2, 0x86C, 1, 0)
1313 #define MX53_PAD_GPIO_18__OWIRE_LINE    IOMUX_PAD(0x6D4, 0x344, 3, 0x864, 1, 0)
1314 #define MX53_PAD_GPIO_18__RTC_CE_RTC_ALARM2_TRIG        IOMUX_PAD(0x6D4, 0x344, 4, 0, 0, 0)
1315 #define MX53_PAD_GPIO_18__CCM_ASRC_EXT_CLK      IOMUX_PAD(0x6D4, 0x344, 5, 0x768, 1, 0)
1316 #define MX53_PAD_GPIO_18__ESDHC1_LCTL   IOMUX_PAD(0x6D4, 0x344, 6, 0, 0, 0)
1317 #define MX53_PAD_GPIO_18__SRC_SYSTEM_RST        IOMUX_PAD(0x6D4, 0x344, 7, 0, 0, 0)
1318
1319 #endif /* __ASSEMBLY__ */
1320
1321 #endif /* _MX53_IOMUX_H_ */