arm: am437x: Introduce new board cm-t43
[karo-tx-uboot.git] / arch / arm / cpu / armv7 / am33xx / board.c
1 /*
2  * board.c
3  *
4  * Common board functions for AM33XX based boards
5  *
6  * Copyright (C) 2011, Texas Instruments, Incorporated - http://www.ti.com/
7  *
8  * SPDX-License-Identifier:     GPL-2.0+
9  */
10
11 #include <common.h>
12 #include <dm.h>
13 #include <errno.h>
14 #include <ns16550.h>
15 #include <spl.h>
16 #include <asm/arch/cpu.h>
17 #include <asm/arch/hardware.h>
18 #include <asm/arch/omap.h>
19 #include <asm/arch/ddr_defs.h>
20 #include <asm/arch/clock.h>
21 #include <asm/arch/gpio.h>
22 #include <asm/arch/mem.h>
23 #include <asm/arch/mmc_host_def.h>
24 #include <asm/arch/sys_proto.h>
25 #include <asm/io.h>
26 #include <asm/emif.h>
27 #include <asm/gpio.h>
28 #include <i2c.h>
29 #include <miiphy.h>
30 #include <cpsw.h>
31 #include <asm/errno.h>
32 #include <linux/compiler.h>
33 #include <linux/usb/ch9.h>
34 #include <linux/usb/gadget.h>
35 #include <linux/usb/musb.h>
36 #include <asm/omap_musb.h>
37 #include <asm/davinci_rtc.h>
38
39 DECLARE_GLOBAL_DATA_PTR;
40
41 #ifdef CONFIG_DM_GPIO
42 static const struct omap_gpio_platdata am33xx_gpio[] = {
43         { 0, AM33XX_GPIO0_BASE, METHOD_GPIO_24XX },
44         { 1, AM33XX_GPIO1_BASE, METHOD_GPIO_24XX },
45         { 2, AM33XX_GPIO2_BASE, METHOD_GPIO_24XX },
46         { 3, AM33XX_GPIO3_BASE, METHOD_GPIO_24XX },
47 #ifdef CONFIG_AM43XX
48         { 4, AM33XX_GPIO4_BASE, METHOD_GPIO_24XX },
49         { 5, AM33XX_GPIO5_BASE, METHOD_GPIO_24XX },
50 #endif
51 };
52
53 U_BOOT_DEVICES(am33xx_gpios) = {
54         { "gpio_omap", &am33xx_gpio[0] },
55         { "gpio_omap", &am33xx_gpio[1] },
56         { "gpio_omap", &am33xx_gpio[2] },
57         { "gpio_omap", &am33xx_gpio[3] },
58 #ifdef CONFIG_AM43XX
59         { "gpio_omap", &am33xx_gpio[4] },
60         { "gpio_omap", &am33xx_gpio[5] },
61 #endif
62 };
63
64 # ifndef CONFIG_OF_CONTROL
65 /*
66  * TODO(sjg@chromium.org): When we can move SPL serial to DM, we can remove
67  * the CONFIGs. At the same time, we should move this to the board files.
68  */
69 static const struct ns16550_platdata am33xx_serial[] = {
70         { CONFIG_SYS_NS16550_COM1, 2, CONFIG_SYS_NS16550_CLK },
71 #  ifdef CONFIG_SYS_NS16550_COM2
72         { CONFIG_SYS_NS16550_COM2, 2, CONFIG_SYS_NS16550_CLK },
73 #   ifdef CONFIG_SYS_NS16550_COM3
74         { CONFIG_SYS_NS16550_COM3, 2, CONFIG_SYS_NS16550_CLK },
75         { CONFIG_SYS_NS16550_COM4, 2, CONFIG_SYS_NS16550_CLK },
76         { CONFIG_SYS_NS16550_COM5, 2, CONFIG_SYS_NS16550_CLK },
77         { CONFIG_SYS_NS16550_COM6, 2, CONFIG_SYS_NS16550_CLK },
78 #   endif
79 #  endif
80 };
81
82 U_BOOT_DEVICES(am33xx_uarts) = {
83         { "serial_omap", &am33xx_serial[0] },
84 #  ifdef CONFIG_SYS_NS16550_COM2
85         { "serial_omap", &am33xx_serial[1] },
86 #   ifdef CONFIG_SYS_NS16550_COM3
87         { "serial_omap", &am33xx_serial[2] },
88         { "serial_omap", &am33xx_serial[3] },
89         { "serial_omap", &am33xx_serial[4] },
90         { "serial_omap", &am33xx_serial[5] },
91 #   endif
92 #  endif
93 };
94 # endif
95
96 #else
97
98 static const struct gpio_bank gpio_bank_am33xx[] = {
99         { (void *)AM33XX_GPIO0_BASE, METHOD_GPIO_24XX },
100         { (void *)AM33XX_GPIO1_BASE, METHOD_GPIO_24XX },
101         { (void *)AM33XX_GPIO2_BASE, METHOD_GPIO_24XX },
102         { (void *)AM33XX_GPIO3_BASE, METHOD_GPIO_24XX },
103 #ifdef CONFIG_AM43XX
104         { (void *)AM33XX_GPIO4_BASE, METHOD_GPIO_24XX },
105         { (void *)AM33XX_GPIO5_BASE, METHOD_GPIO_24XX },
106 #endif
107 };
108
109 const struct gpio_bank *const omap_gpio_bank = gpio_bank_am33xx;
110
111 #endif
112
113 #if defined(CONFIG_OMAP_HSMMC) && !defined(CONFIG_SPL_BUILD)
114 int __cpu_mmc_init(bd_t *bis)
115 {
116         int ret;
117
118         ret = omap_mmc_init(0, 0, 0, -1, -1);
119         if (ret)
120                 return ret;
121
122         return omap_mmc_init(1, 0, 0, -1, -1);
123 }
124 /* let platform code be able to override this! */
125 int cpu_mmc_init(bd_t *bis) __attribute__((weak, alias("__cpu_mmc_init")));
126 #endif
127
128 /* AM33XX has two MUSB controllers which can be host or gadget */
129 #if (defined(CONFIG_USB_MUSB_GADGET) || defined(CONFIG_USB_MUSB_HOST)) && \
130         (defined(CONFIG_AM335X_USB0) || defined(CONFIG_AM335X_USB1))
131 static struct ctrl_dev *cdev = (struct ctrl_dev *)CTRL_DEVICE_BASE;
132
133 /* USB 2.0 PHY Control */
134 #define CM_PHY_PWRDN                    (1 << 0)
135 #define CM_PHY_OTG_PWRDN                (1 << 1)
136 #define OTGVDET_EN                      (1 << 19)
137 #define OTGSESSENDEN                    (1 << 20)
138
139 static void am33xx_usb_set_phy_power(u8 on, u32 *reg_addr)
140 {
141         if (on) {
142                 clrsetbits_le32(reg_addr, CM_PHY_PWRDN | CM_PHY_OTG_PWRDN,
143                                 OTGVDET_EN | OTGSESSENDEN);
144         } else {
145                 clrsetbits_le32(reg_addr, 0, CM_PHY_PWRDN | CM_PHY_OTG_PWRDN);
146         }
147 }
148
149 static struct musb_hdrc_config musb_config = {
150         .multipoint     = 1,
151         .dyn_fifo       = 1,
152         .num_eps        = 16,
153         .ram_bits       = 12,
154 };
155
156 #ifdef CONFIG_AM335X_USB0
157 static void am33xx_otg0_set_phy_power(u8 on)
158 {
159         am33xx_usb_set_phy_power(on, &cdev->usb_ctrl0);
160 }
161
162 struct omap_musb_board_data otg0_board_data = {
163         .set_phy_power = am33xx_otg0_set_phy_power,
164 };
165
166 static struct musb_hdrc_platform_data otg0_plat = {
167         .mode           = CONFIG_AM335X_USB0_MODE,
168         .config         = &musb_config,
169         .power          = 50,
170         .platform_ops   = &musb_dsps_ops,
171         .board_data     = &otg0_board_data,
172 };
173 #endif
174
175 #ifdef CONFIG_AM335X_USB1
176 static void am33xx_otg1_set_phy_power(u8 on)
177 {
178         am33xx_usb_set_phy_power(on, &cdev->usb_ctrl1);
179 }
180
181 struct omap_musb_board_data otg1_board_data = {
182         .set_phy_power = am33xx_otg1_set_phy_power,
183 };
184
185 static struct musb_hdrc_platform_data otg1_plat = {
186         .mode           = CONFIG_AM335X_USB1_MODE,
187         .config         = &musb_config,
188         .power          = 50,
189         .platform_ops   = &musb_dsps_ops,
190         .board_data     = &otg1_board_data,
191 };
192 #endif
193 #endif
194
195 int arch_misc_init(void)
196 {
197 #ifdef CONFIG_AM335X_USB0
198         musb_register(&otg0_plat, &otg0_board_data,
199                 (void *)USB0_OTG_BASE);
200 #endif
201 #ifdef CONFIG_AM335X_USB1
202         musb_register(&otg1_plat, &otg1_board_data,
203                 (void *)USB1_OTG_BASE);
204 #endif
205         return 0;
206 }
207
208 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
209 /*
210  * In the case of non-SPL based booting we'll want to call these
211  * functions a tiny bit later as it will require gd to be set and cleared
212  * and that's not true in s_init in this case so we cannot do it there.
213  */
214 int board_early_init_f(void)
215 {
216         prcm_init();
217         set_mux_conf_regs();
218
219         return 0;
220 }
221
222 /*
223  * This function is the place to do per-board things such as ramp up the
224  * MPU clock frequency.
225  */
226 __weak void am33xx_spl_board_init(void)
227 {
228         do_setup_dpll(&dpll_core_regs, &dpll_core_opp100);
229         do_setup_dpll(&dpll_mpu_regs, &dpll_mpu_opp100);
230 }
231
232 #if defined(CONFIG_SPL_AM33XX_ENABLE_RTC32K_OSC)
233 static void rtc32k_enable(void)
234 {
235         struct davinci_rtc *rtc = (struct davinci_rtc *)RTC_BASE;
236
237         /*
238          * Unlock the RTC's registers.  For more details please see the
239          * RTC_SS section of the TRM.  In order to unlock we need to
240          * write these specific values (keys) in this order.
241          */
242         writel(RTC_KICK0R_WE, &rtc->kick0r);
243         writel(RTC_KICK1R_WE, &rtc->kick1r);
244
245         /* Enable the RTC 32K OSC by setting bits 3 and 6. */
246         writel((1 << 3) | (1 << 6), &rtc->osc);
247 }
248 #endif
249
250 static void uart_soft_reset(void)
251 {
252         struct uart_sys *uart_base = (struct uart_sys *)DEFAULT_UART_BASE;
253         u32 regval;
254
255         regval = readl(&uart_base->uartsyscfg);
256         regval |= UART_RESET;
257         writel(regval, &uart_base->uartsyscfg);
258         while ((readl(&uart_base->uartsyssts) &
259                 UART_CLK_RUNNING_MASK) != UART_CLK_RUNNING_MASK)
260                 ;
261
262         /* Disable smart idle */
263         regval = readl(&uart_base->uartsyscfg);
264         regval |= UART_SMART_IDLE_EN;
265         writel(regval, &uart_base->uartsyscfg);
266 }
267
268 static void watchdog_disable(void)
269 {
270         struct wd_timer *wdtimer = (struct wd_timer *)WDT_BASE;
271
272         writel(0xAAAA, &wdtimer->wdtwspr);
273         while (readl(&wdtimer->wdtwwps) != 0x0)
274                 ;
275         writel(0x5555, &wdtimer->wdtwspr);
276         while (readl(&wdtimer->wdtwwps) != 0x0)
277                 ;
278 }
279
280 #ifdef CONFIG_SPL_BUILD
281 void board_init_f(ulong dummy)
282 {
283         board_early_init_f();
284         sdram_init();
285 }
286 #endif
287
288 void s_init(void)
289 {
290         /*
291          * The ROM will only have set up sufficient pinmux to allow for the
292          * first 4KiB NOR to be read, we must finish doing what we know of
293          * the NOR mux in this space in order to continue.
294          */
295 #ifdef CONFIG_NOR_BOOT
296         enable_norboot_pin_mux();
297 #endif
298         watchdog_disable();
299         set_uart_mux_conf();
300         setup_clocks_for_console();
301         uart_soft_reset();
302 #if defined(CONFIG_NOR_BOOT) || defined(CONFIG_QSPI_BOOT)
303         /* TODO: This does not work, gd is not available yet */
304         gd->baudrate = CONFIG_BAUDRATE;
305         serial_init();
306         gd->have_console = 1;
307 #endif
308 #if defined(CONFIG_SPL_AM33XX_ENABLE_RTC32K_OSC)
309         /* Enable RTC32K clock */
310         rtc32k_enable();
311 #endif
312 }
313 #endif