arch/arm/cpu/armv7/exynos/soc.c

   1 /*
   2  * Copyright (c) 2010 Samsung Electronics.
   3  * Minkyu Kang <mk7.kang@samsung.com>
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25 #include <asm/io.h>
  26 #include <asm/system.h>
  27
  28 enum l2_cache_params {
  29         CACHE_TAG_RAM_SETUP = (1 << 9),
  30         CACHE_DATA_RAM_SETUP = (1 << 5),
  31         CACHE_TAG_RAM_LATENCY = (2 << 6),
  32         CACHE_DATA_RAM_LATENCY = (2 << 0)
  33 };
  34
  35 void reset_cpu(ulong addr)
  36 {
  37         writel(0x1, samsung_get_base_swreset());
  38 }
  39
  40 #ifndef CONFIG_SYS_DCACHE_OFF
  41 void enable_caches(void)
  42 {
  43         /* Enable D-cache. I-cache is already enabled in start.S */
  44         dcache_enable();
  45 }
  46 #endif
  47
  48 #ifndef CONFIG_SYS_L2CACHE_OFF
  49 /*
  50  * Set L2 cache parameters
  51  */
  52 static void exynos5_set_l2cache_params(void)
  53 {
  54         unsigned int val = 0;
  55
  56         asm volatile("mrc p15, 1, %0, c9, c0, 2\n" : "=r"(val));
  57
  58         val |= CACHE_TAG_RAM_SETUP |
  59                 CACHE_DATA_RAM_SETUP |
  60                 CACHE_TAG_RAM_LATENCY |
  61                 CACHE_DATA_RAM_LATENCY;
  62
  63         asm volatile("mcr p15, 1, %0, c9, c0, 2\n" : : "r"(val));
  64 }
  65
  66 /*
  67  * Sets L2 cache related parameters before enabling data cache
  68  */
  69 void v7_outer_cache_enable(void)
  70 {
  71         if (cpu_is_exynos5())
  72                 exynos5_set_l2cache_params();
  73 }
  74 #endif