arch/arm/imx-common/cpu.c

   1 /*
   2  * (C) Copyright 2007
   3  * Sascha Hauer, Pengutronix
   4  *
   5  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #include <common.h>
  11 #include <asm/errno.h>
  12 #include <asm/io.h>
  13 #include <asm/arch/imx-regs.h>
  14 #include <asm/arch/clock.h>
  15 #include <asm/arch/sys_proto.h>
  16 #include <asm/arch/crm_regs.h>
  17
  18 #ifdef CONFIG_FSL_ESDHC
  19 #include <fsl_esdhc.h>
  20 #endif
  21
  22 char *get_reset_cause(void)
  23 {
  24         u32 cause;
  25         struct src *src_regs = (struct src *)SRC_BASE_ADDR;
  26
  27         cause = readl(&src_regs->srsr);
  28         writel(cause, &src_regs->srsr);
  29
  30         switch (cause) {
  31         case 0x00001:
  32         case 0x00011:
  33                 return "POR";
  34         case 0x00004:
  35                 return "CSU";
  36         case 0x00008:
  37                 return "IPP USER";
  38         case 0x00010:
  39                 return "WDOG";
  40         case 0x00020:
  41                 return "JTAG HIGH-Z";
  42         case 0x00040:
  43                 return "JTAG SW";
  44         case 0x10000:
  45                 return "WARM BOOT";
  46         default:
  47                 return "unknown reset";
  48         }
  49 }
  50
  51 #if defined(CONFIG_MX53) || defined(CONFIG_MX6)
  52 #if defined(CONFIG_MX53)
  53 #define MEMCTL_BASE     ESDCTL_BASE_ADDR;
  54 #else
  55 #define MEMCTL_BASE     MMDC_P0_BASE_ADDR;
  56 #endif
  57 static const unsigned char col_lookup[] = {9, 10, 11, 8, 12, 9, 9, 9};
  58 static const unsigned char bank_lookup[] = {3, 2};
  59
  60 struct esd_mmdc_regs {
  61         uint32_t        ctl;
  62         uint32_t        pdc;
  63         uint32_t        otc;
  64         uint32_t        cfg0;
  65         uint32_t        cfg1;
  66         uint32_t        cfg2;
  67         uint32_t        misc;
  68         uint32_t        scr;
  69         uint32_t        ref;
  70         uint32_t        rsvd1;
  71         uint32_t        rsvd2;
  72         uint32_t        rwd;
  73         uint32_t        or;
  74         uint32_t        mrr;
  75         uint32_t        cfg3lp;
  76         uint32_t        mr4;
  77 };
  78
  79 #define ESD_MMDC_CTL_GET_ROW(mdctl)     ((ctl >> 24) & 7)
  80 #define ESD_MMDC_CTL_GET_COLUMN(mdctl)  ((ctl >> 20) & 7)
  81 #define ESD_MMDC_CTL_GET_WIDTH(mdctl)   ((ctl >> 16) & 3)
  82 #define ESD_MMDC_CTL_GET_CS1(mdctl)     ((ctl >> 30) & 1)
  83 #define ESD_MMDC_MISC_GET_BANK(mdmisc)  ((misc >> 5) & 1)
  84
  85 unsigned imx_ddr_size(void)
  86 {
  87         struct esd_mmdc_regs *mem = (struct esd_mmdc_regs *)MEMCTL_BASE;
  88         unsigned ctl = readl(&mem->ctl);
  89         unsigned misc = readl(&mem->misc);
  90         int bits = 11 + 0 + 0 + 1;      /* row + col + bank + width */
  91
  92         bits += ESD_MMDC_CTL_GET_ROW(ctl);
  93         bits += col_lookup[ESD_MMDC_CTL_GET_COLUMN(ctl)];
  94         bits += bank_lookup[ESD_MMDC_MISC_GET_BANK(misc)];
  95         bits += ESD_MMDC_CTL_GET_WIDTH(ctl);
  96         bits += ESD_MMDC_CTL_GET_CS1(ctl);
  97         return 1 << bits;
  98 }
  99 #endif
 100
 101 #if defined(CONFIG_DISPLAY_CPUINFO)
 102
 103 const char *get_imx_type(u32 imxtype)
 104 {
 105         switch (imxtype) {
 106         case MXC_CPU_MX6Q:
 107                 return "6Q";    /* Quad-core version of the mx6 */
 108         case MXC_CPU_MX6DL:
 109                 return "6DL";   /* Dual Lite version of the mx6 */
 110         case MXC_CPU_MX6SOLO:
 111                 return "6SOLO"; /* Solo version of the mx6 */
 112         case MXC_CPU_MX6SL:
 113                 return "6SL";   /* Solo-Lite version of the mx6 */
 114         case MXC_CPU_MX51:
 115                 return "51";
 116         case MXC_CPU_MX53:
 117                 return "53";
 118         default:
 119                 return "??";
 120         }
 121 }
 122
 123 int print_cpuinfo(void)
 124 {
 125         u32 cpurev;
 126
 127         cpurev = get_cpu_rev();
 128
 129         printf("CPU:   Freescale i.MX%s rev%d.%d at %d MHz\n",
 130                 get_imx_type((cpurev & 0xFF000) >> 12),
 131                 (cpurev & 0x000F0) >> 4,
 132                 (cpurev & 0x0000F) >> 0,
 133                 mxc_get_clock(MXC_ARM_CLK) / 1000000);
 134         printf("Reset cause: %s\n", get_reset_cause());
 135         return 0;
 136 }
 137 #endif
 138
 139 int cpu_eth_init(bd_t *bis)
 140 {
 141         int rc = -ENODEV;
 142
 143 #if defined(CONFIG_FEC_MXC)
 144         rc = fecmxc_initialize(bis);
 145 #endif
 146
 147         return rc;
 148 }
 149
 150 #ifdef CONFIG_FSL_ESDHC
 151 /*
 152  * Initializes on-chip MMC controllers.
 153  * to override, implement board_mmc_init()
 154  */
 155 int cpu_mmc_init(bd_t *bis)
 156 {
 157         return fsl_esdhc_mmc_init(bis);
 158 }
 159 #endif
 160
 161 u32 get_ahb_clk(void)
 162 {
 163         struct mxc_ccm_reg *imx_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
 164         u32 reg, ahb_podf;
 165
 166         reg = __raw_readl(&imx_ccm->cbcdr);
 167         reg &= MXC_CCM_CBCDR_AHB_PODF_MASK;
 168         ahb_podf = reg >> MXC_CCM_CBCDR_AHB_PODF_OFFSET;
 169
 170         return get_periph_clk() / (ahb_podf + 1);
 171 }