Merge branch 'master' of git://git.denx.de/u-boot
[karo-tx-uboot.git] / arch / arm / imx-common / cpu.c
1 /*
2  * (C) Copyright 2007
3  * Sascha Hauer, Pengutronix
4  *
5  * (C) Copyright 2009 Freescale Semiconductor, Inc.
6  *
7  * SPDX-License-Identifier:     GPL-2.0+
8  */
9
10 #include <common.h>
11 #include <asm/errno.h>
12 #include <asm/io.h>
13 #include <asm/arch/imx-regs.h>
14 #include <asm/arch/clock.h>
15 #include <asm/arch/sys_proto.h>
16 #include <asm/arch/crm_regs.h>
17 #include <ipu_pixfmt.h>
18
19 #ifdef CONFIG_FSL_ESDHC
20 #include <fsl_esdhc.h>
21 #endif
22
23 char *get_reset_cause(void)
24 {
25         u32 cause;
26         struct src *src_regs = (struct src *)SRC_BASE_ADDR;
27
28         cause = readl(&src_regs->srsr);
29         writel(cause, &src_regs->srsr);
30
31         switch (cause) {
32         case 0x00001:
33         case 0x00011:
34                 return "POR";
35         case 0x00004:
36                 return "CSU";
37         case 0x00008:
38                 return "IPP USER";
39         case 0x00010:
40                 return "WDOG";
41         case 0x00020:
42                 return "JTAG HIGH-Z";
43         case 0x00040:
44                 return "JTAG SW";
45         case 0x10000:
46                 return "WARM BOOT";
47         default:
48                 return "unknown reset";
49         }
50 }
51
52 #if defined(CONFIG_MX53) || defined(CONFIG_MX6)
53 #if defined(CONFIG_MX53)
54 #define MEMCTL_BASE     ESDCTL_BASE_ADDR
55 #else
56 #define MEMCTL_BASE     MMDC_P0_BASE_ADDR
57 #endif
58 static const unsigned char col_lookup[] = {9, 10, 11, 8, 12, 9, 9, 9};
59 static const unsigned char bank_lookup[] = {3, 2};
60
61 /* these MMDC registers are common to the IMX53 and IMX6 */
62 struct esd_mmdc_regs {
63         uint32_t        ctl;
64         uint32_t        pdc;
65         uint32_t        otc;
66         uint32_t        cfg0;
67         uint32_t        cfg1;
68         uint32_t        cfg2;
69         uint32_t        misc;
70 };
71
72 #define ESD_MMDC_CTL_GET_ROW(mdctl)     ((ctl >> 24) & 7)
73 #define ESD_MMDC_CTL_GET_COLUMN(mdctl)  ((ctl >> 20) & 7)
74 #define ESD_MMDC_CTL_GET_WIDTH(mdctl)   ((ctl >> 16) & 3)
75 #define ESD_MMDC_CTL_GET_CS1(mdctl)     ((ctl >> 30) & 1)
76 #define ESD_MMDC_MISC_GET_BANK(mdmisc)  ((misc >> 5) & 1)
77
78 /*
79  * imx_ddr_size - return size in bytes of DRAM according MMDC config
80  * The MMDC MDCTL register holds the number of bits for row, col, and data
81  * width and the MMDC MDMISC register holds the number of banks. Combine
82  * all these bits to determine the meme size the MMDC has been configured for
83  */
84 unsigned imx_ddr_size(void)
85 {
86         struct esd_mmdc_regs *mem = (struct esd_mmdc_regs *)MEMCTL_BASE;
87         unsigned ctl = readl(&mem->ctl);
88         unsigned misc = readl(&mem->misc);
89         int bits = 11 + 0 + 0 + 1;      /* row + col + bank + width */
90
91         bits += ESD_MMDC_CTL_GET_ROW(ctl);
92         bits += col_lookup[ESD_MMDC_CTL_GET_COLUMN(ctl)];
93         bits += bank_lookup[ESD_MMDC_MISC_GET_BANK(misc)];
94         bits += ESD_MMDC_CTL_GET_WIDTH(ctl);
95         bits += ESD_MMDC_CTL_GET_CS1(ctl);
96         return 1 << bits;
97 }
98 #endif
99
100 #if defined(CONFIG_DISPLAY_CPUINFO)
101
102 const char *get_imx_type(u32 imxtype)
103 {
104         switch (imxtype) {
105         case MXC_CPU_MX6Q:
106                 return "6Q";    /* Quad-core version of the mx6 */
107         case MXC_CPU_MX6D:
108                 return "6D";    /* Dual-core version of the mx6 */
109         case MXC_CPU_MX6DL:
110                 return "6DL";   /* Dual Lite version of the mx6 */
111         case MXC_CPU_MX6SOLO:
112                 return "6SOLO"; /* Solo version of the mx6 */
113         case MXC_CPU_MX6SL:
114                 return "6SL";   /* Solo-Lite version of the mx6 */
115         case MXC_CPU_MX6SX:
116                 return "6SX";   /* SoloX version of the mx6 */
117         case MXC_CPU_MX51:
118                 return "51";
119         case MXC_CPU_MX53:
120                 return "53";
121         default:
122                 return "??";
123         }
124 }
125
126 int print_cpuinfo(void)
127 {
128         u32 cpurev;
129
130         cpurev = get_cpu_rev();
131
132         printf("CPU:   Freescale i.MX%s rev%d.%d at %d MHz\n",
133                 get_imx_type((cpurev & 0xFF000) >> 12),
134                 (cpurev & 0x000F0) >> 4,
135                 (cpurev & 0x0000F) >> 0,
136                 mxc_get_clock(MXC_ARM_CLK) / 1000000);
137         printf("Reset cause: %s\n", get_reset_cause());
138         return 0;
139 }
140 #endif
141
142 int cpu_eth_init(bd_t *bis)
143 {
144         int rc = -ENODEV;
145
146 #if defined(CONFIG_FEC_MXC)
147         rc = fecmxc_initialize(bis);
148 #endif
149
150         return rc;
151 }
152
153 #ifdef CONFIG_FSL_ESDHC
154 /*
155  * Initializes on-chip MMC controllers.
156  * to override, implement board_mmc_init()
157  */
158 int cpu_mmc_init(bd_t *bis)
159 {
160         return fsl_esdhc_mmc_init(bis);
161 }
162 #endif
163
164 u32 get_ahb_clk(void)
165 {
166         struct mxc_ccm_reg *imx_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
167         u32 reg, ahb_podf;
168
169         reg = __raw_readl(&imx_ccm->cbcdr);
170         reg &= MXC_CCM_CBCDR_AHB_PODF_MASK;
171         ahb_podf = reg >> MXC_CCM_CBCDR_AHB_PODF_OFFSET;
172
173         return get_periph_clk() / (ahb_podf + 1);
174 }
175
176 #if defined(CONFIG_VIDEO_IPUV3)
177 void arch_preboot_os(void)
178 {
179         /* disable video before launching O/S */
180         ipuv3_fb_shutdown();
181 }
182 #endif