arch/arm/imx-common/timer.c

   1 /*
   2  * (C) Copyright 2007
   3  * Sascha Hauer, Pengutronix
   4  *
   5  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #include <common.h>
  11 #include <asm/io.h>
  12 #include <div64.h>
  13 #include <asm/arch/imx-regs.h>
  14 #include <asm/arch/clock.h>
  15 #include <asm/arch/sys_proto.h>
  16
  17 /* General purpose timers registers */
  18 struct mxc_gpt {
  19         unsigned int control;
  20         unsigned int prescaler;
  21         unsigned int status;
  22         unsigned int nouse[6];
  23         unsigned int counter;
  24 };
  25
  26 static struct mxc_gpt *cur_gpt = (struct mxc_gpt *)GPT1_BASE_ADDR;
  27
  28 /* General purpose timers bitfields */
  29 #define GPTCR_SWR               (1 << 15)       /* Software reset */
  30 #define GPTCR_24MEN         (1 << 10)   /* Enable 24MHz clock input */
  31 #define GPTCR_FRR               (1 << 9)        /* Freerun / restart */
  32 #define GPTCR_CLKSOURCE_32      (4 << 6)        /* Clock source 32khz */
  33 #define GPTCR_CLKSOURCE_OSC     (5 << 6)        /* Clock source OSC */
  34 #define GPTCR_CLKSOURCE_PRE     (1 << 6)        /* Clock source PRECLK */
  35 #define GPTCR_CLKSOURCE_MASK (0x7 << 6)
  36 #define GPTCR_TEN               1               /* Timer enable */
  37
  38 #define GPTPR_PRESCALER24M_SHIFT 12
  39 #define GPTPR_PRESCALER24M_MASK (0xF << GPTPR_PRESCALER24M_SHIFT)
  40
  41 DECLARE_GLOBAL_DATA_PTR;
  42
  43 static inline int gpt_has_clk_source_osc(void)
  44 {
  45 #if defined(CONFIG_MX6)
  46         if (((is_cpu_type(MXC_CPU_MX6Q) || is_cpu_type(MXC_CPU_MX6D)) &&
  47              (is_soc_rev(CHIP_REV_1_0) > 0)) || is_cpu_type(MXC_CPU_MX6DL) ||
  48               is_cpu_type(MXC_CPU_MX6SOLO) || is_cpu_type(MXC_CPU_MX6SX))
  49                 return 1;
  50
  51         return 0;
  52 #else
  53         return 0;
  54 #endif
  55 }
  56
  57 static inline ulong gpt_get_clk(void)
  58 {
  59 #ifdef CONFIG_MXC_GPT_HCLK
  60         if (gpt_has_clk_source_osc())
  61                 return MXC_HCLK >> 3;
  62         else
  63                 return mxc_get_clock(MXC_IPG_PERCLK);
  64 #else
  65         return MXC_CLK32;
  66 #endif
  67 }
  68 static inline unsigned long long tick_to_time(unsigned long long tick)
  69 {
  70         ulong gpt_clk = gpt_get_clk();
  71
  72         tick *= CONFIG_SYS_HZ;
  73         do_div(tick, gpt_clk);
  74
  75         return tick;
  76 }
  77
  78 static inline unsigned long long us_to_tick(unsigned long long usec)
  79 {
  80         ulong gpt_clk = gpt_get_clk();
  81
  82         usec = usec * gpt_clk + 999999;
  83         do_div(usec, 1000000);
  84
  85         return usec;
  86 }
  87
  88 int timer_init(void)
  89 {
  90         int i;
  91
  92         /* setup GP Timer 1 */
  93         __raw_writel(GPTCR_SWR, &cur_gpt->control);
  94
  95         /* We have no udelay by now */
  96         for (i = 0; i < 100; i++)
  97                 __raw_writel(0, &cur_gpt->control);
  98
  99         i = __raw_readl(&cur_gpt->control);
 100         i &= ~GPTCR_CLKSOURCE_MASK;
 101
 102 #ifdef CONFIG_MXC_GPT_HCLK
 103         if (gpt_has_clk_source_osc()) {
 104                 i |= GPTCR_CLKSOURCE_OSC | GPTCR_TEN;
 105
 106                 /* For DL/S, SX, set 24Mhz OSC Enable bit and prescaler */
 107                 if (is_cpu_type(MXC_CPU_MX6DL) ||
 108                     is_cpu_type(MXC_CPU_MX6SOLO) ||
 109                     is_cpu_type(MXC_CPU_MX6SX)) {
 110                         i |= GPTCR_24MEN;
 111
 112                         /* Produce 3Mhz clock */
 113                         __raw_writel((7 << GPTPR_PRESCALER24M_SHIFT),
 114                                      &cur_gpt->prescaler);
 115                 }
 116         } else {
 117                 i |= GPTCR_CLKSOURCE_PRE | GPTCR_TEN;
 118         }
 119 #else
 120         __raw_writel(0, &cur_gpt->prescaler); /* 32Khz */
 121         i |= GPTCR_CLKSOURCE_32 | GPTCR_TEN;
 122 #endif
 123         __raw_writel(i, &cur_gpt->control);
 124
 125         gd->arch.tbl = __raw_readl(&cur_gpt->counter);
 126         gd->arch.tbu = 0;
 127
 128         return 0;
 129 }
 130
 131 unsigned long long get_ticks(void)
 132 {
 133         ulong now = __raw_readl(&cur_gpt->counter); /* current tick value */
 134
 135         /* increment tbu if tbl has rolled over */
 136         if (now < gd->arch.tbl)
 137                 gd->arch.tbu++;
 138         gd->arch.tbl = now;
 139         return (((unsigned long long)gd->arch.tbu) << 32) | gd->arch.tbl;
 140 }
 141
 142 ulong get_timer_masked(void)
 143 {
 144         /*
 145          * get_ticks() returns a long long (64 bit), it wraps in
 146          * 2^64 / GPT_CLK = 2^64 / 2^15 = 2^49 ~ 5 * 10^14 (s) ~
 147          * 5 * 10^9 days... and get_ticks() * CONFIG_SYS_HZ wraps in
 148          * 5 * 10^6 days - long enough.
 149          */
 150         return tick_to_time(get_ticks());
 151 }
 152
 153 ulong get_timer(ulong base)
 154 {
 155         return get_timer_masked() - base;
 156 }
 157
 158 /* delay x useconds AND preserve advance timstamp value */
 159 void __udelay(unsigned long usec)
 160 {
 161         unsigned long long tmp;
 162         ulong tmo;
 163
 164         tmo = us_to_tick(usec);
 165         tmp = get_ticks() + tmo;        /* get current timestamp */
 166
 167         while (get_ticks() < tmp)       /* loop till event */
 168                  /*NOP*/;
 169 }
 170
 171 /*
 172  * This function is derived from PowerPC code (timebase clock frequency).
 173  * On ARM it returns the number of timer ticks per second.
 174  */
 175 ulong get_tbclk(void)
 176 {
 177         return gpt_get_clk();
 178 }