arch/arm/include/asm/arch-mx6/dma.h

   1 /*
   2  * Freescale i.MX28 APBH DMA
   3  *
   4  * Copyright (C) 2011 Marek Vasut <marek.vasut@gmail.com>
   5  * on behalf of DENX Software Engineering GmbH
   6  *
   7  * Based on code from LTIB:
   8  * Copyright 2008-2010 Freescale Semiconductor, Inc. All Rights Reserved.
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  23  *
  24  */
  25
  26 #ifndef __DMA_H__
  27 #define __DMA_H__
  28
  29 #include <linux/list.h>
  30
  31 #ifndef CONFIG_ARCH_DMA_PIO_WORDS
  32 #define DMA_PIO_WORDS           15
  33 #else
  34 #define DMA_PIO_WORDS           CONFIG_ARCH_DMA_PIO_WORDS
  35 #endif
  36
  37 #define MXS_DMA_ALIGNMENT       32
  38
  39 /*
  40  * MXS DMA channels
  41  */
  42 enum {
  43         MXS_DMA_CHANNEL_AHB_APBH_GPMI0,
  44         MXS_DMA_CHANNEL_AHB_APBH_GPMI1,
  45         MXS_DMA_CHANNEL_AHB_APBH_GPMI2,
  46         MXS_DMA_CHANNEL_AHB_APBH_GPMI3,
  47         MXS_DMA_CHANNEL_AHB_APBH_GPMI4,
  48         MXS_DMA_CHANNEL_AHB_APBH_GPMI5,
  49         MXS_DMA_CHANNEL_AHB_APBH_GPMI6,
  50         MXS_DMA_CHANNEL_AHB_APBH_GPMI7,
  51         MXS_DMA_CHANNEL_AHB_APBH_SSP,
  52         MXS_MAX_DMA_CHANNELS
  53 };
  54
  55 /*
  56  * MXS DMA hardware command.
  57  *
  58  * This structure describes the in-memory layout of an entire DMA command,
  59  * including space for the maximum number of PIO accesses. See the appropriate
  60  * reference manual for a detailed description of what these fields mean to the
  61  * DMA hardware.
  62  */
  63 #define MXS_DMA_DESC_COMMAND_MASK       0x3
  64 #define MXS_DMA_DESC_COMMAND_OFFSET     0
  65 #define MXS_DMA_DESC_COMMAND_NO_DMAXFER 0x0
  66 #define MXS_DMA_DESC_COMMAND_DMA_WRITE  0x1
  67 #define MXS_DMA_DESC_COMMAND_DMA_READ   0x2
  68 #define MXS_DMA_DESC_COMMAND_DMA_SENSE  0x3
  69 #define MXS_DMA_DESC_CHAIN              (1 << 2)
  70 #define MXS_DMA_DESC_IRQ                (1 << 3)
  71 #define MXS_DMA_DESC_NAND_LOCK          (1 << 4)
  72 #define MXS_DMA_DESC_NAND_WAIT_4_READY  (1 << 5)
  73 #define MXS_DMA_DESC_DEC_SEM            (1 << 6)
  74 #define MXS_DMA_DESC_WAIT4END           (1 << 7)
  75 #define MXS_DMA_DESC_HALT_ON_TERMINATE  (1 << 8)
  76 #define MXS_DMA_DESC_PIO_WORDS_MASK     (0xf << MXS_DMA_DESC_PIO_WORDS_OFFSET)
  77 #define MXS_DMA_DESC_PIO_WORDS_OFFSET   12
  78 #define MXS_DMA_DESC_BYTES_MASK         (0xffff << MXS_DMA_DESC_BYTES_OFFSET)
  79 #define MXS_DMA_DESC_BYTES_OFFSET       16
  80
  81 struct mxs_dma_cmd {
  82         unsigned long           next;
  83         unsigned long           data;
  84         union {
  85                 dma_addr_t      address;
  86                 unsigned long   alternate;
  87         };
  88         unsigned long           pio_words[DMA_PIO_WORDS];
  89 };
  90
  91 /*
  92  * MXS DMA command descriptor.
  93  *
  94  * This structure incorporates an MXS DMA hardware command structure, along
  95  * with metadata.
  96  */
  97 #define MXS_DMA_DESC_FIRST      (1 << 0)
  98 #define MXS_DMA_DESC_LAST       (1 << 1)
  99 #define MXS_DMA_DESC_READY      (1 << 31)
 100
 101 struct mxs_dma_desc {
 102         struct mxs_dma_cmd      cmd;
 103         unsigned int            flags;
 104         dma_addr_t              address;
 105         void                    *buffer;
 106         struct list_head        node;
 107 };
 108
 109 /**
 110  * MXS DMA channel
 111  *
 112  * This structure represents a single DMA channel. The MXS platform code
 113  * maintains an array of these structures to represent every DMA channel in the
 114  * system (see mxs_dma_channels).
 115  */
 116 #define MXS_DMA_FLAGS_BUSY      (1 << 0)
 117 #define MXS_DMA_FLAGS_ALLOCATED (1 << 16)
 118 #define MXS_DMA_FLAGS_VALID     (1 << 31)
 119
 120 struct mxs_dma_chan {
 121         const char *name;
 122         unsigned long dev;
 123         struct mxs_dma_device *dma;
 124         unsigned int flags;
 125         unsigned int active_num;
 126         unsigned int pending_num;
 127         struct list_head active;
 128         struct list_head done;
 129 };
 130
 131 struct mxs_dma_desc *mxs_dma_desc_alloc(void);
 132 void mxs_dma_desc_free(struct mxs_dma_desc *);
 133 int mxs_dma_desc_append(int channel, struct mxs_dma_desc *pdesc);
 134
 135 int mxs_dma_go(int chan);
 136 void mxs_dma_init(void);
 137 int mxs_dma_init_channel(int chan);
 138 int mxs_dma_release(int chan);
 139
 140 #endif  /* __DMA_H__ */