arch/arm/include/asm/imx-common/iomux-v3.h

   1 /*
   2  * Based on Linux i.MX iomux-v3.h file:
   3  * Copyright (C) 2009 by Jan Weitzel Phytec Messtechnik GmbH,
   4  *                      <armlinux@phytec.de>
   5  *
   6  * Copyright (C) 2011 Freescale Semiconductor, Inc.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License
  10  * as published by the Free Software Foundation; either version 2
  11  * of the License, or (at your option) any later version.
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston,
  20  * MA 02110-1301, USA.
  21  */
  22
  23 #ifndef __MACH_IOMUX_V3_H__
  24 #define __MACH_IOMUX_V3_H__
  25
  26 #include <common.h>
  27
  28 /*
  29  *      build IOMUX_PAD structure
  30  *
  31  * This iomux scheme is based around pads, which are the physical balls
  32  * on the processor.
  33  *
  34  * - Each pad has a pad control register (IOMUXC_SW_PAD_CTRL_x) which controls
  35  *   things like driving strength and pullup/pulldown.
  36  * - Each pad can have but not necessarily does have an output routing register
  37  *   (IOMUXC_SW_MUX_CTL_PAD_x).
  38  * - Each pad can have but not necessarily does have an input routing register
  39  *   (IOMUXC_x_SELECT_INPUT)
  40  *
  41  * The three register sets do not have a fixed offset to each other,
  42  * hence we order this table by pad control registers (which all pads
  43  * have) and put the optional i/o routing registers into additional
  44  * fields.
  45  *
  46  * The naming convention for the pad modes is SOC_PAD_<padname>__<padmode>
  47  * If <padname> or <padmode> refers to a GPIO, it is named GPIO_<unit>_<num>
  48  *
  49  * IOMUX/PAD Bit field definitions
  50  *
  51  * MUX_CTRL_OFS:            0..11 (12)
  52  * PAD_CTRL_OFS:           12..23 (12)
  53  * SEL_INPUT_OFS:          24..35 (12)
  54  * MUX_MODE + SION:        36..40  (5)
  55  * PAD_CTRL + NO_PAD_CTRL: 41..58 (18)
  56  * SEL_INP:                59..62  (4)
  57  * reserved:                 63    (1)
  58 */
  59
  60 typedef u64 iomux_v3_cfg_t;
  61
  62 #define MUX_CTRL_OFS_SHIFT      0
  63 #define MUX_CTRL_OFS_MASK       ((iomux_v3_cfg_t)0xfff << MUX_CTRL_OFS_SHIFT)
  64 #define MUX_PAD_CTRL_OFS_SHIFT  12
  65 #define MUX_PAD_CTRL_OFS_MASK   ((iomux_v3_cfg_t)0xfff << \
  66         MUX_PAD_CTRL_OFS_SHIFT)
  67 #define MUX_SEL_INPUT_OFS_SHIFT 24
  68 #define MUX_SEL_INPUT_OFS_MASK  ((iomux_v3_cfg_t)0xfff << \
  69         MUX_SEL_INPUT_OFS_SHIFT)
  70
  71 #define MUX_MODE_SHIFT          36
  72 #define MUX_MODE_MASK           ((iomux_v3_cfg_t)0x1f << MUX_MODE_SHIFT)
  73 #define MUX_PAD_CTRL_SHIFT      41
  74 #define MUX_PAD_CTRL_MASK       ((iomux_v3_cfg_t)0x3ffff << MUX_PAD_CTRL_SHIFT)
  75 #define MUX_SEL_INPUT_SHIFT     59
  76 #define MUX_SEL_INPUT_MASK      ((iomux_v3_cfg_t)0xf << MUX_SEL_INPUT_SHIFT)
  77
  78 #define MUX_PAD_CTRL(x)         ((iomux_v3_cfg_t)(x) << MUX_PAD_CTRL_SHIFT)
  79
  80 #define IOMUX_PAD(pad_ctrl_ofs, mux_ctrl_ofs, mux_mode, sel_input_ofs,  \
  81                 sel_input, pad_ctrl)                                    \
  82         (((iomux_v3_cfg_t)(mux_ctrl_ofs) << MUX_CTRL_OFS_SHIFT)     |   \
  83         ((iomux_v3_cfg_t)(mux_mode)      << MUX_MODE_SHIFT)         |   \
  84         ((iomux_v3_cfg_t)(pad_ctrl_ofs)  << MUX_PAD_CTRL_OFS_SHIFT) |   \
  85         ((iomux_v3_cfg_t)(pad_ctrl)      << MUX_PAD_CTRL_SHIFT)     |   \
  86         ((iomux_v3_cfg_t)(sel_input_ofs) << MUX_SEL_INPUT_OFS_SHIFT)|   \
  87         ((iomux_v3_cfg_t)(sel_input)     << MUX_SEL_INPUT_SHIFT))
  88
  89 #define NEW_PAD_CTRL(cfg, pad)  (((cfg) & ~MUX_PAD_CTRL_MASK) | \
  90                                         MUX_PAD_CTRL(pad))
  91
  92 #define __NA_                   0x000
  93 #define NO_MUX_I                0
  94 #define NO_PAD_I                0
  95
  96 #define NO_PAD_CTRL             (1 << 17)
  97
  98 #ifdef CONFIG_MX6
  99
 100 #define PAD_CTL_HYS             (1 << 16)
 101
 102 #define PAD_CTL_PUS_100K_DOWN   (0 << 14 | PAD_CTL_PUE)
 103 #define PAD_CTL_PUS_47K_UP      (1 << 14 | PAD_CTL_PUE)
 104 #define PAD_CTL_PUS_100K_UP     (2 << 14 | PAD_CTL_PUE)
 105 #define PAD_CTL_PUS_22K_UP      (3 << 14 | PAD_CTL_PUE)
 106 #define PAD_CTL_PUE             (1 << 13 | PAD_CTL_PKE)
 107 #define PAD_CTL_PKE             (1 << 12)
 108
 109 #define PAD_CTL_ODE             (1 << 11)
 110
 111 #define PAD_CTL_SPEED_LOW       (1 << 6)
 112 #define PAD_CTL_SPEED_MED       (2 << 6)
 113 #define PAD_CTL_SPEED_HIGH      (3 << 6)
 114
 115 #define PAD_CTL_DSE_DISABLE     (0 << 3)
 116 #define PAD_CTL_DSE_240ohm      (1 << 3)
 117 #define PAD_CTL_DSE_120ohm      (2 << 3)
 118 #define PAD_CTL_DSE_80ohm       (3 << 3)
 119 #define PAD_CTL_DSE_60ohm       (4 << 3)
 120 #define PAD_CTL_DSE_48ohm       (5 << 3)
 121 #define PAD_CTL_DSE_40ohm       (6 << 3)
 122 #define PAD_CTL_DSE_34ohm       (7 << 3)
 123
 124 #elif defined(CONFIG_VF610)
 125
 126 #define PAD_MUX_MODE_SHIFT      20
 127
 128 #define PAD_CTL_SPEED_MED       (1 << 12)
 129 #define PAD_CTL_SPEED_HIGH      (3 << 12)
 130
 131 #define PAD_CTL_DSE_50ohm       (3 << 6)
 132 #define PAD_CTL_DSE_25ohm       (6 << 6)
 133 #define PAD_CTL_DSE_20ohm       (7 << 6)
 134
 135 #define PAD_CTL_PUS_47K_UP      (1 << 4 | PAD_CTL_PUE)
 136 #define PAD_CTL_PUS_100K_UP     (2 << 4 | PAD_CTL_PUE)
 137 #define PAD_CTL_PKE             (1 << 3)
 138 #define PAD_CTL_PUE             (1 << 2 | PAD_CTL_PKE)
 139
 140 #define PAD_CTL_OBE_IBE_ENABLE  (3 << 0)
 141
 142 #else
 143
 144 #define PAD_CTL_DVS             (1 << 13)
 145 #define PAD_CTL_INPUT_DDR       (1 << 9)
 146 #define PAD_CTL_HYS             (1 << 8)
 147
 148 #define PAD_CTL_PKE             (1 << 7)
 149 #define PAD_CTL_PUE             (1 << 6 | PAD_CTL_PKE)
 150 #define PAD_CTL_PUS_100K_DOWN   (0 << 4 | PAD_CTL_PUE)
 151 #define PAD_CTL_PUS_47K_UP      (1 << 4 | PAD_CTL_PUE)
 152 #define PAD_CTL_PUS_100K_UP     (2 << 4 | PAD_CTL_PUE)
 153 #define PAD_CTL_PUS_22K_UP      (3 << 4 | PAD_CTL_PUE)
 154
 155 #define PAD_CTL_ODE             (1 << 3)
 156
 157 #define PAD_CTL_DSE_LOW         (0 << 1)
 158 #define PAD_CTL_DSE_MED         (1 << 1)
 159 #define PAD_CTL_DSE_HIGH        (2 << 1)
 160 #define PAD_CTL_DSE_MAX         (3 << 1)
 161
 162 #endif
 163
 164 #define PAD_CTL_SRE_SLOW        (0 << 0)
 165 #define PAD_CTL_SRE_FAST        (1 << 0)
 166
 167 #define IOMUX_CONFIG_SION       0x10
 168
 169 #define GPIO_PIN_MASK           0x1f
 170 #define GPIO_PORT_SHIFT         5
 171 #define GPIO_PORT_MASK          (0x7 << GPIO_PORT_SHIFT)
 172 #define GPIO_PORTA              (0 << GPIO_PORT_SHIFT)
 173 #define GPIO_PORTB              (1 << GPIO_PORT_SHIFT)
 174 #define GPIO_PORTC              (2 << GPIO_PORT_SHIFT)
 175 #define GPIO_PORTD              (3 << GPIO_PORT_SHIFT)
 176 #define GPIO_PORTE              (4 << GPIO_PORT_SHIFT)
 177 #define GPIO_PORTF              (5 << GPIO_PORT_SHIFT)
 178
 179 void imx_iomux_v3_setup_pad(iomux_v3_cfg_t pad);
 180 void imx_iomux_v3_setup_multiple_pads(iomux_v3_cfg_t const *pad_list,
 181                                      unsigned count);
 182
 183 #endif  /* __MACH_IOMUX_V3_H__*/