arch/arm/mach-keystone/include/mach/clock-k2l.h

   1 /*
   2  * K2L: Clock management APIs
   3  *
   4  * (C) Copyright 2012-2014
   5  *     Texas Instruments Incorporated, <www.ti.com>
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #ifndef __ASM_ARCH_CLOCK_K2L_H
  11 #define __ASM_ARCH_CLOCK_K2L_H
  12
  13 #define CLK_LIST(CLK)\
  14         CLK(0, core_pll_clk)\
  15         CLK(1, pass_pll_clk)\
  16         CLK(2, tetris_pll_clk)\
  17         CLK(3, ddr3_pll_clk)\
  18         CLK(4, sys_clk0_clk)\
  19         CLK(5, sys_clk0_1_clk)\
  20         CLK(6, sys_clk0_2_clk)\
  21         CLK(7, sys_clk0_3_clk)\
  22         CLK(8, sys_clk0_4_clk)\
  23         CLK(9, sys_clk0_6_clk)\
  24         CLK(10, sys_clk0_8_clk)\
  25         CLK(11, sys_clk0_12_clk)\
  26         CLK(12, sys_clk0_24_clk)\
  27         CLK(13, sys_clk1_clk)\
  28         CLK(14, sys_clk1_3_clk)\
  29         CLK(15, sys_clk1_4_clk)\
  30         CLK(16, sys_clk1_6_clk)\
  31         CLK(17, sys_clk1_12_clk)\
  32         CLK(18, sys_clk2_clk)\
  33         CLK(19, sys_clk3_clk)\
  34
  35 #define PLLSET_CMD_LIST "<pa|arm|ddr3>"
  36
  37 #define KS2_CLK1_6      sys_clk0_6_clk
  38
  39 #define CORE_PLL_799    {CORE_PLL, 13, 1, 2}
  40 #define CORE_PLL_983    {CORE_PLL, 16, 1, 2}
  41 #define CORE_PLL_1000   {CORE_PLL, 114, 7, 2}
  42 #define CORE_PLL_1167   {CORE_PLL, 19, 1, 2}
  43 #define CORE_PLL_1198   {CORE_PLL, 39, 2, 2}
  44 #define CORE_PLL_1228   {CORE_PLL, 20, 1, 2}
  45 #define PASS_PLL_1228   {PASS_PLL, 20, 1, 2}
  46 #define PASS_PLL_983    {PASS_PLL, 16, 1, 2}
  47 #define PASS_PLL_1050   {PASS_PLL, 205, 12, 2}
  48 #define TETRIS_PLL_491  {TETRIS_PLL, 8, 1, 2}
  49 #define TETRIS_PLL_737  {TETRIS_PLL, 12, 1, 2}
  50 #define TETRIS_PLL_799  {TETRIS_PLL, 13, 1, 2}
  51 #define TETRIS_PLL_983  {TETRIS_PLL, 16, 1, 2}
  52 #define TETRIS_PLL_1000 {TETRIS_PLL, 114, 7, 2}
  53 #define TETRIS_PLL_1167 {TETRIS_PLL, 19, 1, 2}
  54 #define TETRIS_PLL_1198 {TETRIS_PLL, 39, 2, 2}
  55 #define TETRIS_PLL_1228 {TETRIS_PLL, 20, 1, 2}
  56 #define TETRIS_PLL_1352 {TETRIS_PLL, 22, 1, 2}
  57 #define TETRIS_PLL_1401 {TETRIS_PLL, 114, 5, 2}
  58 #define DDR3_PLL_200    {DDR3_PLL, 4, 1, 2}
  59 #define DDR3_PLL_400    {DDR3_PLL, 16, 1, 4}
  60 #define DDR3_PLL_800    {DDR3_PLL, 16, 1, 2}
  61 #define DDR3_PLL_333    {DDR3_PLL, 20, 1, 6}
  62
  63 /* k2l DEV supports 800, 1000, 1200 MHz */
  64 #define DEV_SUPPORTED_SPEEDS    0x383
  65 /* k2l ARM supportd 800, 1000, 1200, MHz */
  66 #define ARM_SUPPORTED_SPEEDS    0x383
  67
  68 #endif