Blackfin: use on-chip reset func with newer parts
[karo-tx-uboot.git] / arch / blackfin / cpu / reset.c
1 /*
2  * reset.c - logic for resetting the cpu
3  *
4  * Copyright (c) 2005-2008 Analog Devices Inc.
5  *
6  * Licensed under the GPL-2 or later.
7  */
8
9 #include <common.h>
10 #include <command.h>
11 #include <asm/blackfin.h>
12 #include <asm/mach-common/bits/bootrom.h>
13 #include "cpu.h"
14
15 /* A system soft reset makes external memory unusable so force
16  * this function into L1.  We use the compiler ssync here rather
17  * than SSYNC() because it's safe (no interrupts and such) and
18  * we save some L1.  We do not need to force sanity in the SYSCR
19  * register as the BMODE selection bit is cleared by the soft
20  * reset while the Core B bit (on dual core parts) is cleared by
21  * the core reset.
22  */
23 __attribute__ ((__l1_text__, __noreturn__))
24 static void bfin_reset(void)
25 {
26         /* Wait for completion of "system" events such as cache line
27          * line fills so that we avoid infinite stalls later on as
28          * much as possible.  This code is in L1, so it won't trigger
29          * any such event after this point in time.
30          */
31         __builtin_bfin_ssync();
32
33         /* Initiate System software reset. */
34         bfin_write_SWRST(0x7);
35
36         /* Due to the way reset is handled in the hardware, we need
37          * to delay for 10 SCLKS.  The only reliable way to do this is
38          * to calculate the CCLK/SCLK ratio and multiply 10.  For now,
39          * we'll assume worse case which is a 1:15 ratio.
40          */
41         asm(
42                 "LSETUP (1f, 1f) LC0 = %0\n"
43                 "1: nop;"
44                 :
45                 : "a" (15 * 10)
46                 : "LC0", "LB0", "LT0"
47         );
48
49         /* Clear System software reset */
50         bfin_write_SWRST(0);
51
52         /* The BF526 ROM will crash during reset */
53 #if defined(__ADSPBF522__) || defined(__ADSPBF524__) || defined(__ADSPBF526__)
54         bfin_read_SWRST();
55 #endif
56
57         /* Wait for the SWRST write to complete.  Cannot rely on SSYNC
58          * though as the System state is all reset now.
59          */
60         asm(
61                 "LSETUP (1f, 1f) LC1 = %0\n"
62                 "1: nop;"
63                 :
64                 : "a" (15 * 1)
65                 : "LC1", "LB1", "LT1"
66         );
67
68         while (1)
69                 /* Issue core reset */
70                 asm("raise 1");
71 }
72
73 /* We need to trampoline ourselves up into L1 since our linker
74  * does not have relaxtion support and will only generate a
75  * PC relative call with a 25 bit immediate.  This is not enough
76  * to get us from the top of SDRAM into L1.
77  */
78 int do_reset(cmd_tbl_t *cmdtp, int flag, int argc, char * const argv[])
79 {
80         if (board_reset)
81                 board_reset();
82         if (ANOMALY_05000353 || ANOMALY_05000386)
83                 while (1)
84                         asm("jump (%0);" : : "a" (bfin_reset));
85         else
86                 bfrom_SoftReset((void *)(L1_SRAM_SCRATCH_END - 20));
87         return 0;
88 }