arch/blackfin/include/asm/portmux.h

   1 /*
   2  * Common header file for Blackfin family of processors
   3  *
   4  * Copyright 2007-2008 Analog Devices Inc.
   5  *
   6  * Licensed under the GPL-2 or later.
   7  */
   8
   9 #ifndef _PORTMUX_H_
  10 #define _PORTMUX_H_
  11
  12 #define P_IDENT(x)      ((x) & 0x1FF)
  13 #define P_FUNCT(x)      (((x) & 0x3) << 9)
  14 #define P_FUNCT2MUX(x)  (((x) >> 9) & 0x3)
  15 #define P_DEFINED       0x8000
  16 #define P_UNDEF         0x4000
  17 #define P_MAYSHARE      0x2000
  18 #define P_DONTCARE      0x1000
  19
  20 #ifndef __ASSEMBLY__
  21
  22 int peripheral_request(unsigned short per, const char *label);
  23 void peripheral_free(unsigned short per);
  24 int peripheral_request_list(const unsigned short per[], const char *label);
  25 void peripheral_free_list(const unsigned short per[]);
  26
  27 #endif
  28
  29 #include <asm/blackfin.h>
  30
  31 #ifndef P_SPORT2_TFS
  32 #define P_SPORT2_TFS P_UNDEF
  33 #endif
  34
  35 #ifndef P_SPORT2_DTSEC
  36 #define P_SPORT2_DTSEC P_UNDEF
  37 #endif
  38
  39 #ifndef P_SPORT2_DTPRI
  40 #define P_SPORT2_DTPRI P_UNDEF
  41 #endif
  42
  43 #ifndef P_SPORT2_TSCLK
  44 #define P_SPORT2_TSCLK P_UNDEF
  45 #endif
  46
  47 #ifndef P_SPORT2_RFS
  48 #define P_SPORT2_RFS P_UNDEF
  49 #endif
  50
  51 #ifndef P_SPORT2_DRSEC
  52 #define P_SPORT2_DRSEC P_UNDEF
  53 #endif
  54
  55 #ifndef P_SPORT2_DRPRI
  56 #define P_SPORT2_DRPRI P_UNDEF
  57 #endif
  58
  59 #ifndef P_SPORT2_RSCLK
  60 #define P_SPORT2_RSCLK P_UNDEF
  61 #endif
  62
  63 #ifndef P_SPORT3_TFS
  64 #define P_SPORT3_TFS P_UNDEF
  65 #endif
  66
  67 #ifndef P_SPORT3_DTSEC
  68 #define P_SPORT3_DTSEC P_UNDEF
  69 #endif
  70
  71 #ifndef P_SPORT3_DTPRI
  72 #define P_SPORT3_DTPRI P_UNDEF
  73 #endif
  74
  75 #ifndef P_SPORT3_TSCLK
  76 #define P_SPORT3_TSCLK P_UNDEF
  77 #endif
  78
  79 #ifndef P_SPORT3_RFS
  80 #define P_SPORT3_RFS P_UNDEF
  81 #endif
  82
  83 #ifndef P_SPORT3_DRSEC
  84 #define P_SPORT3_DRSEC P_UNDEF
  85 #endif
  86
  87 #ifndef P_SPORT3_DRPRI
  88 #define P_SPORT3_DRPRI P_UNDEF
  89 #endif
  90
  91 #ifndef P_SPORT3_RSCLK
  92 #define P_SPORT3_RSCLK P_UNDEF
  93 #endif
  94
  95 #ifndef P_TMR4
  96 #define P_TMR4 P_UNDEF
  97 #endif
  98
  99 #ifndef P_TMR5
 100 #define P_TMR5 P_UNDEF
 101 #endif
 102
 103 #ifndef P_TMR6
 104 #define P_TMR6 P_UNDEF
 105 #endif
 106
 107 #ifndef P_TMR7
 108 #define P_TMR7 P_UNDEF
 109 #endif
 110
 111 #ifndef P_TWI1_SCL
 112 #define P_TWI1_SCL P_UNDEF
 113 #endif
 114
 115 #ifndef P_TWI1_SDA
 116 #define P_TWI1_SDA P_UNDEF
 117 #endif
 118
 119 #ifndef P_UART3_RTS
 120 #define P_UART3_RTS P_UNDEF
 121 #endif
 122
 123 #ifndef P_UART3_CTS
 124 #define P_UART3_CTS P_UNDEF
 125 #endif
 126
 127 #ifndef P_UART2_TX
 128 #define P_UART2_TX P_UNDEF
 129 #endif
 130
 131 #ifndef P_UART2_RX
 132 #define P_UART2_RX P_UNDEF
 133 #endif
 134
 135 #ifndef P_UART3_TX
 136 #define P_UART3_TX P_UNDEF
 137 #endif
 138
 139 #ifndef P_UART3_RX
 140 #define P_UART3_RX P_UNDEF
 141 #endif
 142
 143 #ifndef P_SPI2_SS
 144 #define P_SPI2_SS P_UNDEF
 145 #endif
 146
 147 #ifndef P_SPI2_SSEL1
 148 #define P_SPI2_SSEL1 P_UNDEF
 149 #endif
 150
 151 #ifndef P_SPI2_SSEL2
 152 #define P_SPI2_SSEL2 P_UNDEF
 153 #endif
 154
 155 #ifndef P_SPI2_SSEL3
 156 #define P_SPI2_SSEL3 P_UNDEF
 157 #endif
 158
 159 #ifndef P_SPI2_SSEL4
 160 #define P_SPI2_SSEL4 P_UNDEF
 161 #endif
 162
 163 #ifndef P_SPI2_SSEL5
 164 #define P_SPI2_SSEL5 P_UNDEF
 165 #endif
 166
 167 #ifndef P_SPI2_SSEL6
 168 #define P_SPI2_SSEL6 P_UNDEF
 169 #endif
 170
 171 #ifndef P_SPI2_SSEL7
 172 #define P_SPI2_SSEL7 P_UNDEF
 173 #endif
 174
 175 #ifndef P_SPI2_SCK
 176 #define P_SPI2_SCK P_UNDEF
 177 #endif
 178
 179 #ifndef P_SPI2_MOSI
 180 #define P_SPI2_MOSI P_UNDEF
 181 #endif
 182
 183 #ifndef P_SPI2_MISO
 184 #define P_SPI2_MISO P_UNDEF
 185 #endif
 186
 187 #ifndef P_TMR0
 188 #define P_TMR0 P_UNDEF
 189 #endif
 190
 191 #ifndef P_TMR1
 192 #define P_TMR1 P_UNDEF
 193 #endif
 194
 195 #ifndef P_TMR2
 196 #define P_TMR2 P_UNDEF
 197 #endif
 198
 199 #ifndef P_TMR3
 200 #define P_TMR3 P_UNDEF
 201 #endif
 202
 203 #ifndef P_SPORT0_TFS
 204 #define P_SPORT0_TFS P_UNDEF
 205 #endif
 206
 207 #ifndef P_SPORT0_DTSEC
 208 #define P_SPORT0_DTSEC P_UNDEF
 209 #endif
 210
 211 #ifndef P_SPORT0_DTPRI
 212 #define P_SPORT0_DTPRI P_UNDEF
 213 #endif
 214
 215 #ifndef P_SPORT0_TSCLK
 216 #define P_SPORT0_TSCLK P_UNDEF
 217 #endif
 218
 219 #ifndef P_SPORT0_RFS
 220 #define P_SPORT0_RFS P_UNDEF
 221 #endif
 222
 223 #ifndef P_SPORT0_DRSEC
 224 #define P_SPORT0_DRSEC P_UNDEF
 225 #endif
 226
 227 #ifndef P_SPORT0_DRPRI
 228 #define P_SPORT0_DRPRI P_UNDEF
 229 #endif
 230
 231 #ifndef P_SPORT0_RSCLK
 232 #define P_SPORT0_RSCLK P_UNDEF
 233 #endif
 234
 235 #ifndef P_SD_D0
 236 #define P_SD_D0 P_UNDEF
 237 #endif
 238
 239 #ifndef P_SD_D1
 240 #define P_SD_D1 P_UNDEF
 241 #endif
 242
 243 #ifndef P_SD_D2
 244 #define P_SD_D2 P_UNDEF
 245 #endif
 246
 247 #ifndef P_SD_D3
 248 #define P_SD_D3 P_UNDEF
 249 #endif
 250
 251 #ifndef P_SD_CLK
 252 #define P_SD_CLK P_UNDEF
 253 #endif
 254
 255 #ifndef P_SD_CMD
 256 #define P_SD_CMD P_UNDEF
 257 #endif
 258
 259 #ifndef P_MMCLK
 260 #define P_MMCLK P_UNDEF
 261 #endif
 262
 263 #ifndef P_MBCLK
 264 #define P_MBCLK P_UNDEF
 265 #endif
 266
 267 #ifndef P_PPI1_D0
 268 #define P_PPI1_D0 P_UNDEF
 269 #endif
 270
 271 #ifndef P_PPI1_D1
 272 #define P_PPI1_D1 P_UNDEF
 273 #endif
 274
 275 #ifndef P_PPI1_D2
 276 #define P_PPI1_D2 P_UNDEF
 277 #endif
 278
 279 #ifndef P_PPI1_D3
 280 #define P_PPI1_D3 P_UNDEF
 281 #endif
 282
 283 #ifndef P_PPI1_D4
 284 #define P_PPI1_D4 P_UNDEF
 285 #endif
 286
 287 #ifndef P_PPI1_D5
 288 #define P_PPI1_D5 P_UNDEF
 289 #endif
 290
 291 #ifndef P_PPI1_D6
 292 #define P_PPI1_D6 P_UNDEF
 293 #endif
 294
 295 #ifndef P_PPI1_D7
 296 #define P_PPI1_D7 P_UNDEF
 297 #endif
 298
 299 #ifndef P_PPI1_D8
 300 #define P_PPI1_D8 P_UNDEF
 301 #endif
 302
 303 #ifndef P_PPI1_D9
 304 #define P_PPI1_D9 P_UNDEF
 305 #endif
 306
 307 #ifndef P_PPI1_D10
 308 #define P_PPI1_D10 P_UNDEF
 309 #endif
 310
 311 #ifndef P_PPI1_D11
 312 #define P_PPI1_D11 P_UNDEF
 313 #endif
 314
 315 #ifndef P_PPI1_D12
 316 #define P_PPI1_D12 P_UNDEF
 317 #endif
 318
 319 #ifndef P_PPI1_D13
 320 #define P_PPI1_D13 P_UNDEF
 321 #endif
 322
 323 #ifndef P_PPI1_D14
 324 #define P_PPI1_D14 P_UNDEF
 325 #endif
 326
 327 #ifndef P_PPI1_D15
 328 #define P_PPI1_D15 P_UNDEF
 329 #endif
 330
 331 #ifndef P_HOST_D8
 332 #define P_HOST_D8 P_UNDEF
 333 #endif
 334
 335 #ifndef P_HOST_D9
 336 #define P_HOST_D9 P_UNDEF
 337 #endif
 338
 339 #ifndef P_HOST_D10
 340 #define P_HOST_D10 P_UNDEF
 341 #endif
 342
 343 #ifndef P_HOST_D11
 344 #define P_HOST_D11 P_UNDEF
 345 #endif
 346
 347 #ifndef P_HOST_D12
 348 #define P_HOST_D12 P_UNDEF
 349 #endif
 350
 351 #ifndef P_HOST_D13
 352 #define P_HOST_D13 P_UNDEF
 353 #endif
 354
 355 #ifndef P_HOST_D14
 356 #define P_HOST_D14 P_UNDEF
 357 #endif
 358
 359 #ifndef P_HOST_D15
 360 #define P_HOST_D15 P_UNDEF
 361 #endif
 362
 363 #ifndef P_HOST_D0
 364 #define P_HOST_D0 P_UNDEF
 365 #endif
 366
 367 #ifndef P_HOST_D1
 368 #define P_HOST_D1 P_UNDEF
 369 #endif
 370
 371 #ifndef P_HOST_D2
 372 #define P_HOST_D2 P_UNDEF
 373 #endif
 374
 375 #ifndef P_HOST_D3
 376 #define P_HOST_D3 P_UNDEF
 377 #endif
 378
 379 #ifndef P_HOST_D4
 380 #define P_HOST_D4 P_UNDEF
 381 #endif
 382
 383 #ifndef P_HOST_D5
 384 #define P_HOST_D5 P_UNDEF
 385 #endif
 386
 387 #ifndef P_HOST_D6
 388 #define P_HOST_D6 P_UNDEF
 389 #endif
 390
 391 #ifndef P_HOST_D7
 392 #define P_HOST_D7 P_UNDEF
 393 #endif
 394
 395 #ifndef P_SPORT1_TFS
 396 #define P_SPORT1_TFS P_UNDEF
 397 #endif
 398
 399 #ifndef P_SPORT1_DTSEC
 400 #define P_SPORT1_DTSEC P_UNDEF
 401 #endif
 402
 403 #ifndef P_SPORT1_DTPRI
 404 #define P_SPORT1_DTPRI P_UNDEF
 405 #endif
 406
 407 #ifndef P_SPORT1_TSCLK
 408 #define P_SPORT1_TSCLK P_UNDEF
 409 #endif
 410
 411 #ifndef P_SPORT1_RFS
 412 #define P_SPORT1_RFS P_UNDEF
 413 #endif
 414
 415 #ifndef P_SPORT1_DRSEC
 416 #define P_SPORT1_DRSEC P_UNDEF
 417 #endif
 418
 419 #ifndef P_SPORT1_DRPRI
 420 #define P_SPORT1_DRPRI P_UNDEF
 421 #endif
 422
 423 #ifndef P_SPORT1_RSCLK
 424 #define P_SPORT1_RSCLK P_UNDEF
 425 #endif
 426
 427 #ifndef P_PPI2_D0
 428 #define P_PPI2_D0 P_UNDEF
 429 #endif
 430
 431 #ifndef P_PPI2_D1
 432 #define P_PPI2_D1 P_UNDEF
 433 #endif
 434
 435 #ifndef P_PPI2_D2
 436 #define P_PPI2_D2 P_UNDEF
 437 #endif
 438
 439 #ifndef P_PPI2_D3
 440 #define P_PPI2_D3 P_UNDEF
 441 #endif
 442
 443 #ifndef P_PPI2_D4
 444 #define P_PPI2_D4 P_UNDEF
 445 #endif
 446
 447 #ifndef P_PPI2_D5
 448 #define P_PPI2_D5 P_UNDEF
 449 #endif
 450
 451 #ifndef P_PPI2_D6
 452 #define P_PPI2_D6 P_UNDEF
 453 #endif
 454
 455 #ifndef P_PPI2_D7
 456 #define P_PPI2_D7 P_UNDEF
 457 #endif
 458
 459 #ifndef P_PPI0_D18
 460 #define P_PPI0_D18 P_UNDEF
 461 #endif
 462
 463 #ifndef P_PPI0_D19
 464 #define P_PPI0_D19 P_UNDEF
 465 #endif
 466
 467 #ifndef P_PPI0_D20
 468 #define P_PPI0_D20 P_UNDEF
 469 #endif
 470
 471 #ifndef P_PPI0_D21
 472 #define P_PPI0_D21 P_UNDEF
 473 #endif
 474
 475 #ifndef P_PPI0_D22
 476 #define P_PPI0_D22 P_UNDEF
 477 #endif
 478
 479 #ifndef P_PPI0_D23
 480 #define P_PPI0_D23 P_UNDEF
 481 #endif
 482
 483 #ifndef P_KEY_ROW0
 484 #define P_KEY_ROW0 P_UNDEF
 485 #endif
 486
 487 #ifndef P_KEY_ROW1
 488 #define P_KEY_ROW1 P_UNDEF
 489 #endif
 490
 491 #ifndef P_KEY_ROW2
 492 #define P_KEY_ROW2 P_UNDEF
 493 #endif
 494
 495 #ifndef P_KEY_ROW3
 496 #define P_KEY_ROW3 P_UNDEF
 497 #endif
 498
 499 #ifndef P_KEY_COL0
 500 #define P_KEY_COL0 P_UNDEF
 501 #endif
 502
 503 #ifndef P_KEY_COL1
 504 #define P_KEY_COL1 P_UNDEF
 505 #endif
 506
 507 #ifndef P_KEY_COL2
 508 #define P_KEY_COL2 P_UNDEF
 509 #endif
 510
 511 #ifndef P_KEY_COL3
 512 #define P_KEY_COL3 P_UNDEF
 513 #endif
 514
 515 #ifndef P_SPI0_SCK
 516 #define P_SPI0_SCK P_UNDEF
 517 #endif
 518
 519 #ifndef P_SPI0_MISO
 520 #define P_SPI0_MISO P_UNDEF
 521 #endif
 522
 523 #ifndef P_SPI0_MOSI
 524 #define P_SPI0_MOSI P_UNDEF
 525 #endif
 526
 527 #ifndef P_SPI0_SS
 528 #define P_SPI0_SS P_UNDEF
 529 #endif
 530
 531 #ifndef P_SPI0_SSEL1
 532 #define P_SPI0_SSEL1 P_UNDEF
 533 #endif
 534
 535 #ifndef P_SPI0_SSEL2
 536 #define P_SPI0_SSEL2 P_UNDEF
 537 #endif
 538
 539 #ifndef P_SPI0_SSEL3
 540 #define P_SPI0_SSEL3 P_UNDEF
 541 #endif
 542
 543 #ifndef P_SPI0_SSEL4
 544 #define P_SPI0_SSEL4 P_UNDEF
 545 #endif
 546
 547 #ifndef P_SPI0_SSEL5
 548 #define P_SPI0_SSEL5 P_UNDEF
 549 #endif
 550
 551 #ifndef P_SPI0_SSEL6
 552 #define P_SPI0_SSEL6 P_UNDEF
 553 #endif
 554
 555 #ifndef P_SPI0_SSEL7
 556 #define P_SPI0_SSEL7 P_UNDEF
 557 #endif
 558
 559 #ifndef P_UART0_TX
 560 #define P_UART0_TX P_UNDEF
 561 #endif
 562
 563 #ifndef P_UART0_RX
 564 #define P_UART0_RX P_UNDEF
 565 #endif
 566
 567 #ifndef P_UART1_RTS
 568 #define P_UART1_RTS P_UNDEF
 569 #endif
 570
 571 #ifndef P_UART1_CTS
 572 #define P_UART1_CTS P_UNDEF
 573 #endif
 574
 575 #ifndef P_PPI1_CLK
 576 #define P_PPI1_CLK P_UNDEF
 577 #endif
 578
 579 #ifndef P_PPI1_FS1
 580 #define P_PPI1_FS1 P_UNDEF
 581 #endif
 582
 583 #ifndef P_PPI1_FS2
 584 #define P_PPI1_FS2 P_UNDEF
 585 #endif
 586
 587 #ifndef P_TWI0_SCL
 588 #define P_TWI0_SCL P_UNDEF
 589 #endif
 590
 591 #ifndef P_TWI0_SDA
 592 #define P_TWI0_SDA P_UNDEF
 593 #endif
 594
 595 #ifndef P_KEY_COL7
 596 #define P_KEY_COL7 P_UNDEF
 597 #endif
 598
 599 #ifndef P_KEY_ROW6
 600 #define P_KEY_ROW6 P_UNDEF
 601 #endif
 602
 603 #ifndef P_KEY_COL6
 604 #define P_KEY_COL6 P_UNDEF
 605 #endif
 606
 607 #ifndef P_KEY_ROW5
 608 #define P_KEY_ROW5 P_UNDEF
 609 #endif
 610
 611 #ifndef P_KEY_COL5
 612 #define P_KEY_COL5 P_UNDEF
 613 #endif
 614
 615 #ifndef P_KEY_ROW4
 616 #define P_KEY_ROW4 P_UNDEF
 617 #endif
 618
 619 #ifndef P_KEY_COL4
 620 #define P_KEY_COL4 P_UNDEF
 621 #endif
 622
 623 #ifndef P_KEY_ROW7
 624 #define P_KEY_ROW7 P_UNDEF
 625 #endif
 626
 627 #ifndef P_PPI0_D0
 628 #define P_PPI0_D0 P_UNDEF
 629 #endif
 630
 631 #ifndef P_PPI0_D1
 632 #define P_PPI0_D1 P_UNDEF
 633 #endif
 634
 635 #ifndef P_PPI0_D2
 636 #define P_PPI0_D2 P_UNDEF
 637 #endif
 638
 639 #ifndef P_PPI0_D3
 640 #define P_PPI0_D3 P_UNDEF
 641 #endif
 642
 643 #ifndef P_PPI0_D4
 644 #define P_PPI0_D4 P_UNDEF
 645 #endif
 646
 647 #ifndef P_PPI0_D5
 648 #define P_PPI0_D5 P_UNDEF
 649 #endif
 650
 651 #ifndef P_PPI0_D6
 652 #define P_PPI0_D6 P_UNDEF
 653 #endif
 654
 655 #ifndef P_PPI0_D7
 656 #define P_PPI0_D7 P_UNDEF
 657 #endif
 658
 659 #ifndef P_PPI0_D8
 660 #define P_PPI0_D8 P_UNDEF
 661 #endif
 662
 663 #ifndef P_PPI0_D9
 664 #define P_PPI0_D9 P_UNDEF
 665 #endif
 666
 667 #ifndef P_PPI0_D10
 668 #define P_PPI0_D10 P_UNDEF
 669 #endif
 670
 671 #ifndef P_PPI0_D11
 672 #define P_PPI0_D11 P_UNDEF
 673 #endif
 674
 675 #ifndef P_PPI0_D12
 676 #define P_PPI0_D12 P_UNDEF
 677 #endif
 678
 679 #ifndef P_PPI0_D13
 680 #define P_PPI0_D13 P_UNDEF
 681 #endif
 682
 683 #ifndef P_PPI0_D14
 684 #define P_PPI0_D14 P_UNDEF
 685 #endif
 686
 687 #ifndef P_PPI0_D15
 688 #define P_PPI0_D15 P_UNDEF
 689 #endif
 690
 691 #ifndef P_ATAPI_D0A
 692 #define P_ATAPI_D0A P_UNDEF
 693 #endif
 694
 695 #ifndef P_ATAPI_D1A
 696 #define P_ATAPI_D1A P_UNDEF
 697 #endif
 698
 699 #ifndef P_ATAPI_D2A
 700 #define P_ATAPI_D2A P_UNDEF
 701 #endif
 702
 703 #ifndef P_ATAPI_D3A
 704 #define P_ATAPI_D3A P_UNDEF
 705 #endif
 706
 707 #ifndef P_ATAPI_D4A
 708 #define P_ATAPI_D4A P_UNDEF
 709 #endif
 710
 711 #ifndef P_ATAPI_D5A
 712 #define P_ATAPI_D5A P_UNDEF
 713 #endif
 714
 715 #ifndef P_ATAPI_D6A
 716 #define P_ATAPI_D6A P_UNDEF
 717 #endif
 718
 719 #ifndef P_ATAPI_D7A
 720 #define P_ATAPI_D7A P_UNDEF
 721 #endif
 722
 723 #ifndef P_ATAPI_D8A
 724 #define P_ATAPI_D8A P_UNDEF
 725 #endif
 726
 727 #ifndef P_ATAPI_D9A
 728 #define P_ATAPI_D9A P_UNDEF
 729 #endif
 730
 731 #ifndef P_ATAPI_D10A
 732 #define P_ATAPI_D10A P_UNDEF
 733 #endif
 734
 735 #ifndef P_ATAPI_D11A
 736 #define P_ATAPI_D11A P_UNDEF
 737 #endif
 738
 739 #ifndef P_ATAPI_D12A
 740 #define P_ATAPI_D12A P_UNDEF
 741 #endif
 742
 743 #ifndef P_ATAPI_D13A
 744 #define P_ATAPI_D13A P_UNDEF
 745 #endif
 746
 747 #ifndef P_ATAPI_D14A
 748 #define P_ATAPI_D14A P_UNDEF
 749 #endif
 750
 751 #ifndef P_ATAPI_D15A
 752 #define P_ATAPI_D15A P_UNDEF
 753 #endif
 754
 755 #ifndef P_PPI0_CLK
 756 #define P_PPI0_CLK P_UNDEF
 757 #endif
 758
 759 #ifndef P_PPI0_FS1
 760 #define P_PPI0_FS1 P_UNDEF
 761 #endif
 762
 763 #ifndef P_PPI0_FS2
 764 #define P_PPI0_FS2 P_UNDEF
 765 #endif
 766
 767 #ifndef P_PPI0_D16
 768 #define P_PPI0_D16 P_UNDEF
 769 #endif
 770
 771 #ifndef P_PPI0_D17
 772 #define P_PPI0_D17 P_UNDEF
 773 #endif
 774
 775 #ifndef P_SPI1_SSEL1
 776 #define P_SPI1_SSEL1 P_UNDEF
 777 #endif
 778
 779 #ifndef P_SPI1_SSEL2
 780 #define P_SPI1_SSEL2 P_UNDEF
 781 #endif
 782
 783 #ifndef P_SPI1_SSEL3
 784 #define P_SPI1_SSEL3 P_UNDEF
 785 #endif
 786
 787
 788 #ifndef P_SPI1_SSEL4
 789 #define P_SPI1_SSEL4 P_UNDEF
 790 #endif
 791
 792 #ifndef P_SPI1_SSEL5
 793 #define P_SPI1_SSEL5 P_UNDEF
 794 #endif
 795
 796 #ifndef P_SPI1_SSEL6
 797 #define P_SPI1_SSEL6 P_UNDEF
 798 #endif
 799
 800 #ifndef P_SPI1_SSEL7
 801 #define P_SPI1_SSEL7 P_UNDEF
 802 #endif
 803
 804 #ifndef P_SPI1_SCK
 805 #define P_SPI1_SCK P_UNDEF
 806 #endif
 807
 808 #ifndef P_SPI1_MISO
 809 #define P_SPI1_MISO P_UNDEF
 810 #endif
 811
 812 #ifndef P_SPI1_MOSI
 813 #define P_SPI1_MOSI P_UNDEF
 814 #endif
 815
 816 #ifndef P_SPI1_SS
 817 #define P_SPI1_SS P_UNDEF
 818 #endif
 819
 820 #ifndef P_CAN0_TX
 821 #define P_CAN0_TX P_UNDEF
 822 #endif
 823
 824 #ifndef P_CAN0_RX
 825 #define P_CAN0_RX P_UNDEF
 826 #endif
 827
 828 #ifndef P_CAN1_TX
 829 #define P_CAN1_TX P_UNDEF
 830 #endif
 831
 832 #ifndef P_CAN1_RX
 833 #define P_CAN1_RX P_UNDEF
 834 #endif
 835
 836 #ifndef P_ATAPI_A0A
 837 #define P_ATAPI_A0A P_UNDEF
 838 #endif
 839
 840 #ifndef P_ATAPI_A1A
 841 #define P_ATAPI_A1A P_UNDEF
 842 #endif
 843
 844 #ifndef P_ATAPI_A2A
 845 #define P_ATAPI_A2A P_UNDEF
 846 #endif
 847
 848 #ifndef P_HOST_CE
 849 #define P_HOST_CE P_UNDEF
 850 #endif
 851
 852 #ifndef P_HOST_RD
 853 #define P_HOST_RD P_UNDEF
 854 #endif
 855
 856 #ifndef P_HOST_WR
 857 #define P_HOST_WR P_UNDEF
 858 #endif
 859
 860 #ifndef P_MTXONB
 861 #define P_MTXONB P_UNDEF
 862 #endif
 863
 864 #ifndef P_PPI2_FS2
 865 #define P_PPI2_FS2 P_UNDEF
 866 #endif
 867
 868 #ifndef P_PPI2_FS1
 869 #define P_PPI2_FS1 P_UNDEF
 870 #endif
 871
 872 #ifndef P_PPI2_CLK
 873 #define P_PPI2_CLK P_UNDEF
 874 #endif
 875
 876 #ifndef P_CNT_CZM
 877 #define P_CNT_CZM P_UNDEF
 878 #endif
 879
 880 #ifndef P_UART1_TX
 881 #define P_UART1_TX P_UNDEF
 882 #endif
 883
 884 #ifndef P_UART1_RX
 885 #define P_UART1_RX P_UNDEF
 886 #endif
 887
 888 #ifndef P_ATAPI_RESET
 889 #define P_ATAPI_RESET P_UNDEF
 890 #endif
 891
 892 #ifndef P_HOST_ADDR
 893 #define P_HOST_ADDR P_UNDEF
 894 #endif
 895
 896 #ifndef P_HOST_ACK
 897 #define P_HOST_ACK P_UNDEF
 898 #endif
 899
 900 #ifndef P_MTX
 901 #define P_MTX P_UNDEF
 902 #endif
 903
 904 #ifndef P_MRX
 905 #define P_MRX P_UNDEF
 906 #endif
 907
 908 #ifndef P_MRXONB
 909 #define P_MRXONB P_UNDEF
 910 #endif
 911
 912 #ifndef P_A4
 913 #define P_A4 P_UNDEF
 914 #endif
 915
 916 #ifndef P_A5
 917 #define P_A5 P_UNDEF
 918 #endif
 919
 920 #ifndef P_A6
 921 #define P_A6 P_UNDEF
 922 #endif
 923
 924 #ifndef P_A7
 925 #define P_A7 P_UNDEF
 926 #endif
 927
 928 #ifndef P_A8
 929 #define P_A8 P_UNDEF
 930 #endif
 931
 932 #ifndef P_A9
 933 #define P_A9 P_UNDEF
 934 #endif
 935
 936 #ifndef P_PPI1_FS3
 937 #define P_PPI1_FS3 P_UNDEF
 938 #endif
 939
 940 #ifndef P_PPI2_FS3
 941 #define P_PPI2_FS3 P_UNDEF
 942 #endif
 943
 944 #ifndef P_TMR8
 945 #define P_TMR8 P_UNDEF
 946 #endif
 947
 948 #ifndef P_TMR9
 949 #define P_TMR9 P_UNDEF
 950 #endif
 951
 952 #ifndef P_TMR10
 953 #define P_TMR10 P_UNDEF
 954 #endif
 955 #ifndef P_TMR11
 956 #define P_TMR11 P_UNDEF
 957 #endif
 958
 959 #ifndef P_DMAR0
 960 #define P_DMAR0 P_UNDEF
 961 #endif
 962
 963 #ifndef P_DMAR1
 964 #define P_DMAR1 P_UNDEF
 965 #endif
 966
 967 #ifndef P_PPI0_FS3
 968 #define P_PPI0_FS3 P_UNDEF
 969 #endif
 970
 971 #ifndef P_CNT_CDG
 972 #define P_CNT_CDG P_UNDEF
 973 #endif
 974
 975 #ifndef P_CNT_CUD
 976 #define P_CNT_CUD P_UNDEF
 977 #endif
 978
 979 #ifndef P_A10
 980 #define P_A10 P_UNDEF
 981 #endif
 982
 983 #ifndef P_A11
 984 #define P_A11 P_UNDEF
 985 #endif
 986
 987 #ifndef P_A12
 988 #define P_A12 P_UNDEF
 989 #endif
 990
 991 #ifndef P_A13
 992 #define P_A13 P_UNDEF
 993 #endif
 994
 995 #ifndef P_A14
 996 #define P_A14 P_UNDEF
 997 #endif
 998
 999 #ifndef P_A15
1000 #define P_A15 P_UNDEF
1001 #endif
1002
1003 #ifndef P_A16
1004 #define P_A16 P_UNDEF
1005 #endif
1006
1007 #ifndef P_A17
1008 #define P_A17 P_UNDEF
1009 #endif
1010
1011 #ifndef P_A18
1012 #define P_A18 P_UNDEF
1013 #endif
1014
1015 #ifndef P_A19
1016 #define P_A19 P_UNDEF
1017 #endif
1018
1019 #ifndef P_A20
1020 #define P_A20 P_UNDEF
1021 #endif
1022
1023 #ifndef P_A21
1024 #define P_A21 P_UNDEF
1025 #endif
1026
1027 #ifndef P_A22
1028 #define P_A22 P_UNDEF
1029 #endif
1030
1031 #ifndef P_A23
1032 #define P_A23 P_UNDEF
1033 #endif
1034
1035 #ifndef P_A24
1036 #define P_A24 P_UNDEF
1037 #endif
1038
1039 #ifndef P_A25
1040 #define P_A25 P_UNDEF
1041 #endif
1042
1043 #ifndef P_NOR_CLK
1044 #define P_NOR_CLK P_UNDEF
1045 #endif
1046
1047 #ifndef P_TMRCLK
1048 #define P_TMRCLK P_UNDEF
1049 #endif
1050
1051 #ifndef P_AMC_ARDY_NOR_WAIT
1052 #define P_AMC_ARDY_NOR_WAIT P_UNDEF
1053 #endif
1054
1055 #ifndef P_NAND_CE
1056 #define P_NAND_CE P_UNDEF
1057 #endif
1058
1059 #ifndef P_NAND_RB
1060 #define P_NAND_RB P_UNDEF
1061 #endif
1062
1063 #ifndef P_ATAPI_DIOR
1064 #define P_ATAPI_DIOR P_UNDEF
1065 #endif
1066
1067 #ifndef P_ATAPI_DIOW
1068 #define P_ATAPI_DIOW P_UNDEF
1069 #endif
1070
1071 #ifndef P_ATAPI_CS0
1072 #define P_ATAPI_CS0 P_UNDEF
1073 #endif
1074
1075 #ifndef P_ATAPI_CS1
1076 #define P_ATAPI_CS1 P_UNDEF
1077 #endif
1078
1079 #ifndef P_ATAPI_DMACK
1080 #define P_ATAPI_DMACK P_UNDEF
1081 #endif
1082
1083 #ifndef P_ATAPI_DMARQ
1084 #define P_ATAPI_DMARQ P_UNDEF
1085 #endif
1086
1087 #ifndef P_ATAPI_INTRQ
1088 #define P_ATAPI_INTRQ P_UNDEF
1089 #endif
1090
1091 #ifndef P_ATAPI_IORDY
1092 #define P_ATAPI_IORDY P_UNDEF
1093 #endif
1094
1095 #ifndef P_AMC_BR
1096 #define P_AMC_BR P_UNDEF
1097 #endif
1098
1099 #ifndef P_AMC_BG
1100 #define P_AMC_BG P_UNDEF
1101 #endif
1102
1103 #ifndef P_AMC_BGH
1104 #define P_AMC_BGH P_UNDEF
1105 #endif
1106
1107 /* EMAC */
1108
1109 #ifndef P_MII0_ETxD0
1110 #define P_MII0_ETxD0 P_UNDEF
1111 #endif
1112
1113 #ifndef P_MII0_ETxD1
1114 #define P_MII0_ETxD1 P_UNDEF
1115 #endif
1116
1117 #ifndef P_MII0_ETxD2
1118 #define P_MII0_ETxD2 P_UNDEF
1119 #endif
1120
1121 #ifndef P_MII0_ETxD3
1122 #define P_MII0_ETxD3 P_UNDEF
1123 #endif
1124
1125 #ifndef P_MII0_ETxEN
1126 #define P_MII0_ETxEN P_UNDEF
1127 #endif
1128
1129 #ifndef P_MII0_TxCLK
1130 #define P_MII0_TxCLK P_UNDEF
1131 #endif
1132
1133 #ifndef P_MII0_PHYINT
1134 #define P_MII0_PHYINT P_UNDEF
1135 #endif
1136
1137 #ifndef P_MII0_COL
1138 #define P_MII0_COL P_UNDEF
1139 #endif
1140
1141 #ifndef P_MII0_ERxD0
1142 #define P_MII0_ERxD0 P_UNDEF
1143 #endif
1144
1145 #ifndef P_MII0_ERxD1
1146 #define P_MII0_ERxD1 P_UNDEF
1147 #endif
1148
1149 #ifndef P_MII0_ERxD2
1150 #define P_MII0_ERxD2 P_UNDEF
1151 #endif
1152
1153 #ifndef P_MII0_ERxD3
1154 #define P_MII0_ERxD3 P_UNDEF
1155 #endif
1156
1157 #ifndef P_MII0_ERxDV
1158 #define P_MII0_ERxDV P_UNDEF
1159 #endif
1160
1161 #ifndef P_MII0_ERxCLK
1162 #define P_MII0_ERxCLK P_UNDEF
1163 #endif
1164
1165 #ifndef P_MII0_ERxER
1166 #define P_MII0_ERxER P_UNDEF
1167 #endif
1168
1169 #ifndef P_MII0_CRS
1170 #define P_MII0_CRS P_UNDEF
1171 #endif
1172
1173 #ifndef P_RMII0_REF_CLK
1174 #define P_RMII0_REF_CLK P_UNDEF
1175 #endif
1176
1177 #ifndef P_RMII0_MDINT
1178 #define P_RMII0_MDINT P_UNDEF
1179 #endif
1180
1181 #ifndef P_RMII0_CRS_DV
1182 #define P_RMII0_CRS_DV P_UNDEF
1183 #endif
1184
1185 #ifndef P_MDC
1186 #define P_MDC P_UNDEF
1187 #endif
1188
1189 #ifndef P_MDIO
1190 #define P_MDIO P_UNDEF
1191 #endif
1192
1193 #endif                          /* _PORTMUX_H_ */