board/esd/plu405/plu405.c

   1 /*
   2  * (C) Copyright 2001-2003
   3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25 #include <asm/processor.h>
  26 #include <asm/io.h>
  27 #include <command.h>
  28 #include <malloc.h>
  29 #include <sja1000.h>
  30
  31 #undef FPGA_DEBUG
  32
  33 DECLARE_GLOBAL_DATA_PTR;
  34
  35 extern void lxt971_no_sleep(void);
  36
  37 /* fpga configuration data - gzip compressed and generated by bin2c */
  38 const unsigned char fpgadata[] =
  39 {
  40 #include "fpgadata.c"
  41 };
  42
  43 /*
  44  * include common fpga code (for esd boards)
  45  */
  46 #include "../common/fpga.c"
  47
  48 /*
  49  * generate a short spike on the CAN tx line
  50  * to bring the couplers in sync
  51  */
  52 void init_coupler(u32 addr)
  53 {
  54         struct sja1000_basic_s *ctrl = (struct sja1000_basic_s *)addr;
  55
  56         /* reset */
  57         out_8(&ctrl->cr, CR_RR);
  58
  59         /* dominant */
  60         out_8(&ctrl->btr0, 0x00); /* btr setup is required */
  61         out_8(&ctrl->btr1, 0x14); /* we use 1Mbit/s */
  62         out_8(&ctrl->oc, OC_TP1 | OC_TN1 | OC_POL1 |
  63               OC_TP0 | OC_TN0 | OC_POL0 | OC_MODE1);
  64         out_8(&ctrl->cr, 0x00);
  65
  66         /* delay */
  67         in_8(&ctrl->cr);
  68         in_8(&ctrl->cr);
  69         in_8(&ctrl->cr);
  70         in_8(&ctrl->cr);
  71
  72         /* reset */
  73         out_8(&ctrl->cr, CR_RR);
  74 }
  75
  76 int board_early_init_f(void)
  77 {
  78         /*
  79          * IRQ 0-15  405GP internally generated; active high; level sensitive
  80          * IRQ 16    405GP internally generated; active low; level sensitive
  81          * IRQ 17-24 RESERVED
  82          * IRQ 25 (EXT IRQ 0) CAN0; active low; level sensitive
  83          * IRQ 26 (EXT IRQ 1) SER0 ; active low; level sensitive
  84          * IRQ 27 (EXT IRQ 2) SER1; active low; level sensitive
  85          * IRQ 28 (EXT IRQ 3) FPGA 0; active low; level sensitive
  86          * IRQ 29 (EXT IRQ 4) FPGA 1; active low; level sensitive
  87          * IRQ 30 (EXT IRQ 5) PCI INTA; active low; level sensitive
  88          * IRQ 31 (EXT IRQ 6) COMPACT FLASH; active high; level sensitive
  89          */
  90         mtdcr(UIC0SR, 0xFFFFFFFF);       /* clear all ints */
  91         mtdcr(UIC0ER, 0x00000000);       /* disable all ints */
  92         mtdcr(UIC0CR, 0x00000000);       /* set all to be non-critical*/
  93         mtdcr(UIC0PR, 0xFFFFFF99);       /* set int polarities */
  94         mtdcr(UIC0TR, 0x10000000);       /* set int trigger levels */
  95         mtdcr(UIC0VCR, 0x00000001);      /* set vect base=0,INT0 highest prio */
  96         mtdcr(UIC0SR, 0xFFFFFFFF);       /* clear all ints */
  97
  98         /*
  99          * EBC Configuration Register: set ready timeout to
 100          * 512 ebc-clks -> ca. 15 us
 101          */
 102         mtebc(EBC0_CFG, 0xa8400000); /* ebc always driven */
 103
 104         return 0;
 105 }
 106
 107 int misc_init_r(void)
 108 {
 109         unsigned char *dst;
 110         unsigned char fctr;
 111         ulong len = sizeof(fpgadata);
 112         int status;
 113         int index;
 114         int i;
 115
 116         /* adjust flash start and offset */
 117         gd->bd->bi_flashstart = 0 - gd->bd->bi_flashsize;
 118         gd->bd->bi_flashoffset = 0;
 119
 120         dst = malloc(CONFIG_SYS_FPGA_MAX_SIZE);
 121         if (gunzip(dst, CONFIG_SYS_FPGA_MAX_SIZE,
 122                    (uchar *)fpgadata, &len) != 0) {
 123                 printf("GUNZIP ERROR - must RESET board to recover\n");
 124                 do_reset(NULL, 0, 0, NULL);
 125         }
 126
 127         status = fpga_boot(dst, len);
 128         if (status != 0) {
 129                 printf("\nFPGA: Booting failed ");
 130                 switch (status) {
 131                 case ERROR_FPGA_PRG_INIT_LOW:
 132                         printf("(Timeout: INIT not low "
 133                                "after asserting PROGRAM*)\n");
 134                         break;
 135                 case ERROR_FPGA_PRG_INIT_HIGH:
 136                         printf("(Timeout: INIT not high "
 137                                "after deasserting PROGRAM*)\n");
 138                         break;
 139                 case ERROR_FPGA_PRG_DONE:
 140                         printf("(Timeout: DONE not high "
 141                                "after programming FPGA)\n");
 142                         break;
 143                 }
 144
 145                 /* display infos on fpgaimage */
 146                 index = 15;
 147                 for (i=0; i<4; i++) {
 148                         len = dst[index];
 149                         printf("FPGA: %s\n", &(dst[index+1]));
 150                         index += len+3;
 151                 }
 152                 putc ('\n');
 153                 /* delayed reboot */
 154                 for (i=20; i>0; i--) {
 155                         printf("Rebooting in %2d seconds \r",i);
 156                         for (index=0;index<1000;index++)
 157                                 udelay(1000);
 158                 }
 159                 putc('\n');
 160                 do_reset(NULL, 0, 0, NULL);
 161         }
 162
 163         puts("FPGA:  ");
 164
 165         /* display infos on fpgaimage */
 166         index = 15;
 167         for (i=0; i<4; i++) {
 168                 len = dst[index];
 169                 printf("%s ", &(dst[index+1]));
 170                 index += len+3;
 171         }
 172         putc('\n');
 173
 174         free(dst);
 175
 176         /*
 177          * Reset FPGA via FPGA_DATA pin
 178          */
 179         SET_FPGA(FPGA_PRG | FPGA_CLK);
 180         udelay(1000); /* wait 1ms */
 181         SET_FPGA(FPGA_PRG | FPGA_CLK | FPGA_DATA);
 182         udelay(1000); /* wait 1ms */
 183
 184         /*
 185          * Reset external DUARTs
 186          */
 187         out_be32((void*)GPIO0_OR,
 188                  in_be32((void*)GPIO0_OR) | CONFIG_SYS_DUART_RST);
 189         udelay(10);
 190         out_be32((void*)GPIO0_OR,
 191                  in_be32((void*)GPIO0_OR) & ~CONFIG_SYS_DUART_RST);
 192         udelay(1000);
 193
 194         /*
 195          * Set NAND-FLASH GPIO signals to default
 196          */
 197         out_be32((void*)GPIO0_OR,
 198                  in_be32((void*)GPIO0_OR) &
 199                  ~(CONFIG_SYS_NAND_CLE | CONFIG_SYS_NAND_ALE));
 200         out_be32((void*)GPIO0_OR,
 201                  in_be32((void*)GPIO0_OR) | CONFIG_SYS_NAND_CE);
 202
 203         /*
 204          * Setup EEPROM write protection
 205          */
 206         out_be32((void*)GPIO0_OR,
 207                  in_be32((void*)GPIO0_OR) | CONFIG_SYS_EEPROM_WP);
 208         out_be32((void*)GPIO0_TCR,
 209                  in_be32((void*)GPIO0_TCR) | CONFIG_SYS_EEPROM_WP);
 210
 211         /*
 212          * Enable interrupts in exar duart mcr[3]
 213          */
 214         out_8((void *)DUART0_BA + 4, 0x08);
 215         out_8((void *)DUART1_BA + 4, 0x08);
 216
 217         /*
 218          * Enable auto RS485 mode in 2nd external uart
 219          */
 220         out_8((void *)DUART1_BA + 3, 0xbf); /* write LCR */
 221         fctr = in_8((void *)DUART1_BA + 1); /* read FCTR */
 222         fctr |= 0x08;                       /* enable RS485 mode */
 223         out_8((void *)DUART1_BA + 1, fctr); /* write FCTR */
 224         out_8((void *)DUART1_BA + 3, 0);    /* write LCR */
 225
 226         /*
 227          * Init magnetic couplers
 228          */
 229         if (!getenv("noinitcoupler")) {
 230                 init_coupler(CAN0_BA);
 231                 init_coupler(CAN1_BA);
 232         }
 233         return 0;
 234 }
 235
 236 /*
 237  * Check Board Identity:
 238  */
 239 int checkboard(void)
 240 {
 241         char str[64];
 242         int i = getenv_f("serial#", str, sizeof(str));
 243
 244         puts("Board: ");
 245
 246         if (i == -1)
 247                 puts("### No HW ID - assuming PLU405");
 248         else
 249                 puts(str);
 250
 251         putc('\n');
 252         return 0;
 253 }
 254
 255 #ifdef CONFIG_IDE_RESET
 256 #define FPGA_CTRL (CONFIG_SYS_FPGA_BASE_ADDR + CONFIG_SYS_FPGA_CTRL)
 257 void ide_set_reset(int on)
 258 {
 259         /*
 260          * Assert or deassert CompactFlash Reset Pin
 261          */
 262         if (on) {               /* assert RESET */
 263                 out_be16((void *)FPGA_CTRL,
 264                          in_be16((void *)FPGA_CTRL) &
 265                          ~CONFIG_SYS_FPGA_CTRL_CF_RESET);
 266         } else {                /* release RESET */
 267                 out_be16((void *)FPGA_CTRL,
 268                          in_be16((void *)FPGA_CTRL) |
 269                          CONFIG_SYS_FPGA_CTRL_CF_RESET);
 270         }
 271 }
 272 #endif /* CONFIG_IDE_RESET */
 273
 274 void reset_phy(void)
 275 {
 276 #ifdef CONFIG_LXT971_NO_SLEEP
 277
 278         /*
 279          * Disable sleep mode in LXT971
 280          */
 281         lxt971_no_sleep();
 282 #endif
 283 }
 284
 285 #if defined(CONFIG_SYS_EEPROM_WREN)
 286 /* Input: <dev_addr>  I2C address of EEPROM device to enable.
 287  *             <state> -1: deliver current state
 288  *                      0: disable write
 289  *                      1: enable write
 290  *  Returns:           -1: wrong device address
 291  *                      0: dis-/en- able done
 292  *                    0/1: current state if <state> was -1.
 293  */
 294 int eeprom_write_enable(unsigned dev_addr, int state)
 295 {
 296         if (CONFIG_SYS_I2C_EEPROM_ADDR != dev_addr) {
 297                 return -1;
 298         } else {
 299                 switch (state) {
 300                 case 1:
 301                         /* Enable write access, clear bit GPIO0. */
 302                         out_be32((void*)GPIO0_OR,
 303                                  in_be32((void*)GPIO0_OR) &
 304                                  ~CONFIG_SYS_EEPROM_WP);
 305                         state = 0;
 306                         break;
 307                 case 0:
 308                         /* Disable write access, set bit GPIO0. */
 309                         out_be32((void*)GPIO0_OR,
 310                                  in_be32((void*)GPIO0_OR) |
 311                                  CONFIG_SYS_EEPROM_WP);
 312                         state = 0;
 313                         break;
 314                 default:
 315                         /* Read current status back. */
 316                         state = ((in_be32((void*)GPIO0_OR) &
 317                                        CONFIG_SYS_EEPROM_WP) == 0);
 318                         break;
 319                 }
 320         }
 321         return state;
 322 }
 323
 324 int do_eep_wren(cmd_tbl_t *cmdtp, int flag, int argc, char * const argv[])
 325 {
 326         int query = argc == 1;
 327         int state = 0;
 328
 329         if (query) {
 330                 /* Query write access state. */
 331                 state = eeprom_write_enable(CONFIG_SYS_I2C_EEPROM_ADDR, -1);
 332                 if (state < 0) {
 333                         puts("Query of write access state failed.\n");
 334                 } else {
 335                         printf("Write access for device 0x%0x is %sabled.\n",
 336                                CONFIG_SYS_I2C_EEPROM_ADDR,
 337                                state ? "en" : "dis");
 338                         state = 0;
 339                 }
 340         } else {
 341                 if (argv[1][0] == '0') {
 342                         /* Disable write access. */
 343                         state = eeprom_write_enable(CONFIG_SYS_I2C_EEPROM_ADDR,
 344                                                     0);
 345                 } else {
 346                         /* Enable write access. */
 347                         state = eeprom_write_enable(CONFIG_SYS_I2C_EEPROM_ADDR,
 348                                                     1);
 349                 }
 350                 if (state < 0)
 351                         puts("Setup of write access state failed.\n");
 352         }
 353
 354         return state;
 355 }
 356
 357 U_BOOT_CMD(eepwren,     2,      0,      do_eep_wren,
 358         "Enable / disable / query EEPROM write access",
 359         ""
 360 );
 361 #endif /* #if defined(CONFIG_SYS_EEPROM_WREN) */