board/freescale/bsc9131rdb/spl_minimal.c

   1 /*
   2  * Copyright 2013 Freescale Semiconductor, Inc.
   3  *
   4  * This program is free software; you can redistribute it and/or
   5  * modify it under the terms of the GNU General Public License as
   6  * published by the Free Software Foundation; either version 2 of
   7  * the License, or (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  12  *
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  18  * MA 02111-1307 USA
  19  *
  20  */
  21
  22 #include <common.h>
  23 #include <ns16550.h>
  24 #include <asm/io.h>
  25 #include <nand.h>
  26 #include <linux/compiler.h>
  27 #include <asm/fsl_law.h>
  28 #include <asm/fsl_ddr_sdram.h>
  29 #include <asm/global_data.h>
  30
  31 DECLARE_GLOBAL_DATA_PTR;
  32
  33 /*
  34  * Fixed sdram init -- doesn't use serial presence detect.
  35  */
  36 static void sdram_init(void)
  37 {
  38         ccsr_ddr_t *ddr = (ccsr_ddr_t *)CONFIG_SYS_MPC8xxx_DDR_ADDR;
  39
  40         __raw_writel(CONFIG_SYS_DDR_CS0_BNDS, &ddr->cs0_bnds);
  41         __raw_writel(CONFIG_SYS_DDR_CS0_CONFIG, &ddr->cs0_config);
  42 #if CONFIG_CHIP_SELECTS_PER_CTRL > 1
  43         __raw_writel(CONFIG_SYS_DDR_CS1_BNDS, &ddr->cs1_bnds);
  44         __raw_writel(CONFIG_SYS_DDR_CS1_CONFIG, &ddr->cs1_config);
  45 #endif
  46         __raw_writel(CONFIG_SYS_DDR_TIMING_3_800, &ddr->timing_cfg_3);
  47         __raw_writel(CONFIG_SYS_DDR_TIMING_0_800, &ddr->timing_cfg_0);
  48         __raw_writel(CONFIG_SYS_DDR_TIMING_1_800, &ddr->timing_cfg_1);
  49         __raw_writel(CONFIG_SYS_DDR_TIMING_2_800, &ddr->timing_cfg_2);
  50
  51         __raw_writel(CONFIG_SYS_DDR_CONTROL_2, &ddr->sdram_cfg_2);
  52         __raw_writel(CONFIG_SYS_DDR_MODE_1_800, &ddr->sdram_mode);
  53         __raw_writel(CONFIG_SYS_DDR_MODE_2_800, &ddr->sdram_mode_2);
  54
  55         __raw_writel(CONFIG_SYS_DDR_INTERVAL_800, &ddr->sdram_interval);
  56         __raw_writel(CONFIG_SYS_DDR_DATA_INIT, &ddr->sdram_data_init);
  57         __raw_writel(CONFIG_SYS_DDR_CLK_CTRL_800, &ddr->sdram_clk_cntl);
  58
  59         __raw_writel(CONFIG_SYS_DDR_WRLVL_CONTROL_800, &ddr->ddr_wrlvl_cntl);
  60         __raw_writel(CONFIG_SYS_DDR_TIMING_4, &ddr->timing_cfg_4);
  61         __raw_writel(CONFIG_SYS_DDR_TIMING_5, &ddr->timing_cfg_5);
  62         __raw_writel(CONFIG_SYS_DDR_ZQ_CONTROL, &ddr->ddr_zq_cntl);
  63
  64         /* Set, but do not enable the memory */
  65         __raw_writel(CONFIG_SYS_DDR_CONTROL & ~SDRAM_CFG_MEM_EN, &ddr->sdram_cfg);
  66
  67         asm volatile("sync;isync");
  68         udelay(500);
  69
  70         /* Let the controller go */
  71         out_be32(&ddr->sdram_cfg, in_be32(&ddr->sdram_cfg) | SDRAM_CFG_MEM_EN);
  72
  73         set_next_law(CONFIG_SYS_NAND_DDR_LAW, LAW_SIZE_1G, LAW_TRGT_IF_DDR_1);
  74 }
  75
  76 void board_init_f(ulong bootflag)
  77 {
  78         u32 plat_ratio;
  79         ccsr_gur_t *gur = (void *)CONFIG_SYS_MPC85xx_GUTS_ADDR;
  80
  81         /* initialize selected port with appropriate baud rate */
  82         plat_ratio = in_be32(&gur->porpllsr) & MPC85xx_PORPLLSR_PLAT_RATIO;
  83         plat_ratio >>= 1;
  84         gd->bus_clk = CONFIG_SYS_CLK_FREQ * plat_ratio;
  85
  86         NS16550_init((NS16550_t)CONFIG_SYS_NS16550_COM1,
  87                      gd->bus_clk / 16 / CONFIG_BAUDRATE);
  88
  89         puts("\nNAND boot... ");
  90
  91         /* Initialize the DDR3 */
  92         sdram_init();
  93
  94         /* copy code to RAM and jump to it - this should not return */
  95         /* NOTE - code has to be copied out of NAND buffer before
  96          * other blocks can be read.
  97          */
  98         relocate_code(CONFIG_SPL_RELOC_STACK, 0, CONFIG_SPL_RELOC_TEXT_BASE);
  99 }
 100
 101 void board_init_r(gd_t *gd, ulong dest_addr)
 102 {
 103         nand_boot();
 104 }
 105
 106 void putc(char c)
 107 {
 108         if (c == '\n')
 109                 NS16550_putc((NS16550_t)CONFIG_SYS_NS16550_COM1, '\r');
 110
 111         NS16550_putc((NS16550_t)CONFIG_SYS_NS16550_COM1, c);
 112 }
 113
 114 void puts(const char *str)
 115 {
 116         while (*str)
 117                 putc(*str++);
 118 }