board/karo/tx48/tx48.c

   1 /*
   2  * Copyright (C) 2012-2013 Lothar Waßmann <LW@KARO-electronics.de>
   3  *
   4  * based on evm.c
   5  * Copyright (C) 2011 Texas Instruments Incorporated - http://www.ti.com/
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License
   9  * version 2 as published by the Free Software Foundation.
  10  *
  11  * This program is distributed "as is" WITHOUT ANY WARRANTY of any
  12  * kind, whether express or implied; without even the implied warranty
  13  * of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  14  * GNU General Public License for more details.
  15  */
  16
  17 #include <common.h>
  18 #include <errno.h>
  19 #include <miiphy.h>
  20 #include <netdev.h>
  21 #include <serial.h>
  22 #include <libfdt.h>
  23 #include <lcd.h>
  24 #include <fdt_support.h>
  25 #include <nand.h>
  26 #include <net.h>
  27 #include <linux/mtd/nand.h>
  28 #include <linux/fb.h>
  29 #include <asm/gpio.h>
  30 #include <asm/cache.h>
  31 #include <asm/omap_common.h>
  32 #include <asm/io.h>
  33 #include <asm/arch/cpu.h>
  34 #include <asm/arch/hardware.h>
  35 #include <asm/arch/mmc_host_def.h>
  36 #include <asm/arch/sys_proto.h>
  37 #include <asm/arch/nand.h>
  38 #include <asm/arch/clock.h>
  39 #include <video_fb.h>
  40 #include <asm/arch/da8xx-fb.h>
  41
  42 #include "../common/karo.h"
  43
  44 DECLARE_GLOBAL_DATA_PTR;
  45
  46 #define TX48_LED_GPIO           AM33XX_GPIO_NR(1, 26)
  47 #define TX48_ETH_PHY_RST_GPIO   AM33XX_GPIO_NR(3, 8)
  48 #define TX48_LCD_RST_GPIO       AM33XX_GPIO_NR(1, 19)
  49 #define TX48_LCD_PWR_GPIO       AM33XX_GPIO_NR(1, 22)
  50 #define TX48_LCD_BACKLIGHT_GPIO AM33XX_GPIO_NR(3, 14)
  51
  52 #define GMII_SEL                (CTRL_BASE + 0x650)
  53
  54 /* UART Defines */
  55 #define UART_SYSCFG_OFFSET      0x54
  56 #define UART_SYSSTS_OFFSET      0x58
  57
  58 #define UART_RESET              (0x1 << 1)
  59 #define UART_CLK_RUNNING_MASK   0x1
  60 #define UART_SMART_IDLE_EN      (0x1 << 0x3)
  61
  62 /* Timer Defines */
  63 #define TSICR_REG               0x54
  64 #define TIOCP_CFG_REG           0x10
  65 #define TCLR_REG                0x38
  66
  67 /* RGMII mode define */
  68 #define RGMII_MODE_ENABLE       0xA
  69 #define RMII_MODE_ENABLE        0x5
  70 #define MII_MODE_ENABLE         0x0
  71
  72 #define NO_OF_MAC_ADDR          1
  73 #define ETH_ALEN                6
  74
  75 #define MUX_CFG(value, offset)  {                                       \
  76         __raw_writel(value, (CTRL_BASE + (offset)));                    \
  77         }
  78
  79 /* PAD Control Fields */
  80 #define SLEWCTRL        (0x1 << 6)
  81 #define RXACTIVE        (0x1 << 5)
  82 #define PULLUP_EN       (0x1 << 4) /* Pull UP Selection */
  83 #define PULLUDEN        (0x0 << 3) /* Pull up enabled */
  84 #define PULLUDDIS       (0x1 << 3) /* Pull up disabled */
  85 #define MODE(val)       (val)
  86
  87 /*
  88  * PAD CONTROL OFFSETS
  89  * Field names corresponds to the pad signal name
  90  */
  91 struct pad_signals {
  92         int gpmc_ad0;
  93         int gpmc_ad1;
  94         int gpmc_ad2;
  95         int gpmc_ad3;
  96         int gpmc_ad4;
  97         int gpmc_ad5;
  98         int gpmc_ad6;
  99         int gpmc_ad7;
 100         int gpmc_ad8;
 101         int gpmc_ad9;
 102         int gpmc_ad10;
 103         int gpmc_ad11;
 104         int gpmc_ad12;
 105         int gpmc_ad13;
 106         int gpmc_ad14;
 107         int gpmc_ad15;
 108         int gpmc_a0;
 109         int gpmc_a1;
 110         int gpmc_a2;
 111         int gpmc_a3;
 112         int gpmc_a4;
 113         int gpmc_a5;
 114         int gpmc_a6;
 115         int gpmc_a7;
 116         int gpmc_a8;
 117         int gpmc_a9;
 118         int gpmc_a10;
 119         int gpmc_a11;
 120         int gpmc_wait0;
 121         int gpmc_wpn;
 122         int gpmc_be1n;
 123         int gpmc_csn0;
 124         int gpmc_csn1;
 125         int gpmc_csn2;
 126         int gpmc_csn3;
 127         int gpmc_clk;
 128         int gpmc_advn_ale;
 129         int gpmc_oen_ren;
 130         int gpmc_wen;
 131         int gpmc_be0n_cle;
 132         int lcd_data0;
 133         int lcd_data1;
 134         int lcd_data2;
 135         int lcd_data3;
 136         int lcd_data4;
 137         int lcd_data5;
 138         int lcd_data6;
 139         int lcd_data7;
 140         int lcd_data8;
 141         int lcd_data9;
 142         int lcd_data10;
 143         int lcd_data11;
 144         int lcd_data12;
 145         int lcd_data13;
 146         int lcd_data14;
 147         int lcd_data15;
 148         int lcd_vsync;
 149         int lcd_hsync;
 150         int lcd_pclk;
 151         int lcd_ac_bias_en;
 152         int mmc0_dat3;
 153         int mmc0_dat2;
 154         int mmc0_dat1;
 155         int mmc0_dat0;
 156         int mmc0_clk;
 157         int mmc0_cmd;
 158         int mii1_col;
 159         int mii1_crs;
 160         int mii1_rxerr;
 161         int mii1_txen;
 162         int mii1_rxdv;
 163         int mii1_txd3;
 164         int mii1_txd2;
 165         int mii1_txd1;
 166         int mii1_txd0;
 167         int mii1_txclk;
 168         int mii1_rxclk;
 169         int mii1_rxd3;
 170         int mii1_rxd2;
 171         int mii1_rxd1;
 172         int mii1_rxd0;
 173         int rmii1_refclk;
 174         int mdio_data;
 175         int mdio_clk;
 176         int spi0_sclk;
 177         int spi0_d0;
 178         int spi0_d1;
 179         int spi0_cs0;
 180         int spi0_cs1;
 181         int ecap0_in_pwm0_out;
 182         int uart0_ctsn;
 183         int uart0_rtsn;
 184         int uart0_rxd;
 185         int uart0_txd;
 186         int uart1_ctsn;
 187         int uart1_rtsn;
 188         int uart1_rxd;
 189         int uart1_txd;
 190         int i2c0_sda;
 191         int i2c0_scl;
 192         int mcasp0_aclkx;
 193         int mcasp0_fsx;
 194         int mcasp0_axr0;
 195         int mcasp0_ahclkr;
 196         int mcasp0_aclkr;
 197         int mcasp0_fsr;
 198         int mcasp0_axr1;
 199         int mcasp0_ahclkx;
 200         int xdma_event_intr0;
 201         int xdma_event_intr1;
 202         int nresetin_out;
 203         int porz;
 204         int nnmi;
 205         int osc0_in;
 206         int osc0_out;
 207         int rsvd1;
 208         int tms;
 209         int tdi;
 210         int tdo;
 211         int tck;
 212         int ntrst;
 213         int emu0;
 214         int emu1;
 215         int osc1_in;
 216         int osc1_out;
 217         int pmic_power_en;
 218         int rtc_porz;
 219         int rsvd2;
 220         int ext_wakeup;
 221         int enz_kaldo_1p8v;
 222         int usb0_dm;
 223         int usb0_dp;
 224         int usb0_ce;
 225         int usb0_id;
 226         int usb0_vbus;
 227         int usb0_drvvbus;
 228         int usb1_dm;
 229         int usb1_dp;
 230         int usb1_ce;
 231         int usb1_id;
 232         int usb1_vbus;
 233         int usb1_drvvbus;
 234         int ddr_resetn;
 235         int ddr_csn0;
 236         int ddr_cke;
 237         int ddr_ck;
 238         int ddr_nck;
 239         int ddr_casn;
 240         int ddr_rasn;
 241         int ddr_wen;
 242         int ddr_ba0;
 243         int ddr_ba1;
 244         int ddr_ba2;
 245         int ddr_a0;
 246         int ddr_a1;
 247         int ddr_a2;
 248         int ddr_a3;
 249         int ddr_a4;
 250         int ddr_a5;
 251         int ddr_a6;
 252         int ddr_a7;
 253         int ddr_a8;
 254         int ddr_a9;
 255         int ddr_a10;
 256         int ddr_a11;
 257         int ddr_a12;
 258         int ddr_a13;
 259         int ddr_a14;
 260         int ddr_a15;
 261         int ddr_odt;
 262         int ddr_d0;
 263         int ddr_d1;
 264         int ddr_d2;
 265         int ddr_d3;
 266         int ddr_d4;
 267         int ddr_d5;
 268         int ddr_d6;
 269         int ddr_d7;
 270         int ddr_d8;
 271         int ddr_d9;
 272         int ddr_d10;
 273         int ddr_d11;
 274         int ddr_d12;
 275         int ddr_d13;
 276         int ddr_d14;
 277         int ddr_d15;
 278         int ddr_dqm0;
 279         int ddr_dqm1;
 280         int ddr_dqs0;
 281         int ddr_dqsn0;
 282         int ddr_dqs1;
 283         int ddr_dqsn1;
 284         int ddr_vref;
 285         int ddr_vtp;
 286         int ddr_strben0;
 287         int ddr_strben1;
 288         int ain7;
 289         int ain6;
 290         int ain5;
 291         int ain4;
 292         int ain3;
 293         int ain2;
 294         int ain1;
 295         int ain0;
 296         int vrefp;
 297         int vrefn;
 298 };
 299
 300 struct pin_mux {
 301         short reg_offset;
 302         uint8_t val;
 303 };
 304
 305 #define PAD_CTRL_BASE   0x800
 306 #define OFFSET(x)       (unsigned int) (&((struct pad_signals *) \
 307                                 (PAD_CTRL_BASE))->x)
 308
 309 /*
 310  * Configure the pin mux for the module
 311  */
 312 static inline void tx48_set_pin_mux(const struct pin_mux *pin_mux,
 313                         int num_pins)
 314 {
 315         int i;
 316
 317         for (i = 0; i < num_pins; i++)
 318                 MUX_CFG(pin_mux[i].val, pin_mux[i].reg_offset);
 319 }
 320
 321 #define PRM_RSTST_GLOBAL_COLD_RST       (1 << 0)
 322 #define PRM_RSTST_GLOBAL_WARM_SW_RST    (1 << 1)
 323 #define PRM_RSTST_WDT1_RST              (1 << 4)
 324 #define PRM_RSTST_EXTERNAL_WARM_RST     (1 << 5)
 325 #define PRM_RSTST_ICEPICK_RST           (1 << 9)
 326
 327 static u32 prm_rstst __attribute__((section(".data")));
 328
 329 /*
 330  * Basic board specific setup
 331  */
 332 static const struct pin_mux stk5_pads[] = {
 333         /* heartbeat LED */
 334         { OFFSET(gpmc_a10), MODE(7) | PULLUDEN, },
 335         /* LCD RESET */
 336         { OFFSET(gpmc_a3), MODE(7) | PULLUDEN, },
 337         /* LCD POWER_ENABLE */
 338         { OFFSET(gpmc_a6), MODE(7) | PULLUDEN, },
 339         /* LCD Backlight (PWM) */
 340         { OFFSET(mcasp0_aclkx), MODE(7) | PULLUDEN, },
 341 };
 342
 343 static const struct pin_mux stk5_lcd_pads[] = {
 344         /* LCD data bus */
 345         { OFFSET(lcd_data0), MODE(0) | PULLUDEN, },
 346         { OFFSET(lcd_data1), MODE(0) | PULLUDEN, },
 347         { OFFSET(lcd_data2), MODE(0) | PULLUDEN, },
 348         { OFFSET(lcd_data3), MODE(0) | PULLUDEN, },
 349         { OFFSET(lcd_data4), MODE(0) | PULLUDEN, },
 350         { OFFSET(lcd_data5), MODE(0) | PULLUDEN, },
 351         { OFFSET(lcd_data6), MODE(0) | PULLUDEN, },
 352         { OFFSET(lcd_data7), MODE(0) | PULLUDEN, },
 353         { OFFSET(lcd_data8), MODE(0) | PULLUDEN, },
 354         { OFFSET(lcd_data9), MODE(0) | PULLUDEN, },
 355         { OFFSET(lcd_data10), MODE(0) | PULLUDEN, },
 356         { OFFSET(lcd_data11), MODE(0) | PULLUDEN, },
 357         { OFFSET(lcd_data12), MODE(0) | PULLUDEN, },
 358         { OFFSET(lcd_data13), MODE(0) | PULLUDEN, },
 359         { OFFSET(lcd_data14), MODE(0) | PULLUDEN, },
 360         { OFFSET(lcd_data15), MODE(0) | PULLUDEN, },
 361         /* LCD control signals */
 362         { OFFSET(lcd_hsync), MODE(0) | PULLUDEN, },
 363         { OFFSET(lcd_vsync), MODE(0) | PULLUDEN, },
 364         { OFFSET(lcd_pclk), MODE(0) | PULLUDEN, },
 365         { OFFSET(lcd_ac_bias_en), MODE(0) | PULLUDEN, },
 366 };
 367
 368 static const struct gpio stk5_gpios[] = {
 369         { AM33XX_GPIO_NR(1, 26), GPIOF_OUTPUT_INIT_LOW, "HEARTBEAT LED", },
 370 };
 371
 372 static const struct gpio stk5_lcd_gpios[] = {
 373         { AM33XX_GPIO_NR(1, 19), GPIOF_OUTPUT_INIT_LOW, "LCD RESET", },
 374         { AM33XX_GPIO_NR(1, 22), GPIOF_OUTPUT_INIT_LOW, "LCD POWER", },
 375         { AM33XX_GPIO_NR(3, 14), GPIOF_OUTPUT_INIT_HIGH, "LCD BACKLIGHT", },
 376 };
 377
 378 static const struct pin_mux stk5v5_pads[] = {
 379         /* CAN transceiver control */
 380         { OFFSET(gpmc_ad8), MODE(7) | PULLUDEN, },
 381 };
 382
 383 static const struct gpio stk5v5_gpios[] = {
 384         { AM33XX_GPIO_NR(0, 22), GPIOF_OUTPUT_INIT_HIGH, "CAN XCVR", },
 385 };
 386
 387 #ifdef CONFIG_LCD
 388 static u16 tx48_cmap[256];
 389 vidinfo_t panel_info = {
 390         /* set to max. size supported by SoC */
 391         .vl_col = 1366,
 392         .vl_row = 768,
 393
 394         .vl_bpix = LCD_COLOR24,    /* Bits per pixel, 0: 1bpp, 1: 2bpp, 2: 4bpp, 3: 8bpp ... */
 395         .cmap = tx48_cmap,
 396 };
 397
 398 #define FB_SYNC_OE_LOW_ACT      (1 << 31)
 399 #define FB_SYNC_CLK_LAT_FALL    (1 << 30)
 400
 401 static struct fb_videomode tx48_fb_modes[] = {
 402         {
 403                 /* Standard VGA timing */
 404                 .name           = "VGA",
 405                 .refresh        = 60,
 406                 .xres           = 640,
 407                 .yres           = 480,
 408                 .pixclock       = KHZ2PICOS(25175),
 409                 .left_margin    = 48,
 410                 .hsync_len      = 96,
 411                 .right_margin   = 16,
 412                 .upper_margin   = 31,
 413                 .vsync_len      = 2,
 414                 .lower_margin   = 12,
 415                 .sync           = FB_SYNC_CLK_LAT_FALL,
 416         },
 417         {
 418                 /* Emerging ETV570 640 x 480 display. Syncs low active,
 419                  * DE high active, 115.2 mm x 86.4 mm display area
 420                  * VGA compatible timing
 421                  */
 422                 .name           = "ETV570",
 423                 .refresh        = 60,
 424                 .xres           = 640,
 425                 .yres           = 480,
 426                 .pixclock       = KHZ2PICOS(25175),
 427                 .left_margin    = 114,
 428                 .hsync_len      = 30,
 429                 .right_margin   = 16,
 430                 .upper_margin   = 32,
 431                 .vsync_len      = 3,
 432                 .lower_margin   = 10,
 433                 .sync           = FB_SYNC_CLK_LAT_FALL,
 434         },
 435         {
 436                 /* Emerging ET0350G0DH6 320 x 240 display.
 437                  * 70.08 mm x 52.56 mm display area.
 438                  */
 439                 .name           = "ET0350",
 440                 .refresh        = 60,
 441                 .xres           = 320,
 442                 .yres           = 240,
 443                 .pixclock       = KHZ2PICOS(6500),
 444                 .left_margin    = 68 - 34,
 445                 .hsync_len      = 34,
 446                 .right_margin   = 20,
 447                 .upper_margin   = 18 - 3,
 448                 .vsync_len      = 3,
 449                 .lower_margin   = 4,
 450                 .sync           = FB_SYNC_CLK_LAT_FALL,
 451         },
 452         {
 453                 /* Emerging ET0430G0DH6 480 x 272 display.
 454                  * 95.04 mm x 53.856 mm display area.
 455                  */
 456                 .name           = "ET0430",
 457                 .refresh        = 60,
 458                 .xres           = 480,
 459                 .yres           = 272,
 460                 .pixclock       = KHZ2PICOS(9000),
 461                 .left_margin    = 2,
 462                 .hsync_len      = 41,
 463                 .right_margin   = 2,
 464                 .upper_margin   = 2,
 465                 .vsync_len      = 10,
 466                 .lower_margin   = 2,
 467         },
 468         {
 469                 /* Emerging ET0500G0DH6 800 x 480 display.
 470                  * 109.6 mm x 66.4 mm display area.
 471                  */
 472                 .name           = "ET0500",
 473                 .refresh        = 60,
 474                 .xres           = 800,
 475                 .yres           = 480,
 476                 .pixclock       = KHZ2PICOS(33260),
 477                 .left_margin    = 216 - 128,
 478                 .hsync_len      = 128,
 479                 .right_margin   = 1056 - 800 - 216,
 480                 .upper_margin   = 35 - 2,
 481                 .vsync_len      = 2,
 482                 .lower_margin   = 525 - 480 - 35,
 483                 .sync           = FB_SYNC_CLK_LAT_FALL,
 484         },
 485         {
 486                 /* Emerging ETQ570G0DH6 320 x 240 display.
 487                  * 115.2 mm x 86.4 mm display area.
 488                  */
 489                 .name           = "ETQ570",
 490                 .refresh        = 60,
 491                 .xres           = 320,
 492                 .yres           = 240,
 493                 .pixclock       = KHZ2PICOS(6400),
 494                 .left_margin    = 38,
 495                 .hsync_len      = 30,
 496                 .right_margin   = 30,
 497                 .upper_margin   = 16, /* 15 according to datasheet */
 498                 .vsync_len      = 3, /* TVP -> 1>x>5 */
 499                 .lower_margin   = 4, /* 4.5 according to datasheet */
 500                 .sync           = FB_SYNC_CLK_LAT_FALL,
 501         },
 502         {
 503                 /* Emerging ET0700G0DH6 800 x 480 display.
 504                  * 152.4 mm x 91.44 mm display area.
 505                  */
 506                 .name           = "ET0700",
 507                 .refresh        = 60,
 508                 .xres           = 800,
 509                 .yres           = 480,
 510                 .pixclock       = KHZ2PICOS(33260),
 511                 .left_margin    = 216 - 128,
 512                 .hsync_len      = 128,
 513                 .right_margin   = 1056 - 800 - 216,
 514                 .upper_margin   = 35 - 2,
 515                 .vsync_len      = 2,
 516                 .lower_margin   = 525 - 480 - 35,
 517                 .sync           = FB_SYNC_CLK_LAT_FALL,
 518         },
 519         {
 520                 /* unnamed entry for assigning parameters parsed from 'video_mode' string */
 521                 .refresh        = 60,
 522                 .left_margin    = 48,
 523                 .hsync_len      = 96,
 524                 .right_margin   = 16,
 525                 .upper_margin   = 31,
 526                 .vsync_len      = 2,
 527                 .lower_margin   = 12,
 528                 .sync           = FB_SYNC_CLK_LAT_FALL,
 529         },
 530 };
 531
 532 void *lcd_base;                 /* Start of framebuffer memory  */
 533 void *lcd_console_address;      /* Start of console buffer      */
 534
 535 int lcd_color_fg;
 536 int lcd_color_bg;
 537
 538 short console_col;
 539 short console_row;
 540
 541 static int lcd_enabled = 1;
 542
 543 void lcd_initcolregs(void)
 544 {
 545 }
 546
 547 void lcd_setcolreg(ushort regno, ushort red, ushort green, ushort blue)
 548 {
 549 }
 550
 551 void lcd_enable(void)
 552 {
 553         /* HACK ALERT:
 554          * global variable from common/lcd.c
 555          * Set to 0 here to prevent messages from going to LCD
 556          * rather than serial console
 557          */
 558         lcd_is_enabled = 0;
 559
 560         if (lcd_enabled) {
 561                 karo_load_splashimage(1);
 562
 563                 debug("Switching LCD on\n");
 564                 gpio_set_value(TX48_LCD_PWR_GPIO, 1);
 565                 udelay(100);
 566                 gpio_set_value(TX48_LCD_RST_GPIO, 1);
 567                 udelay(300000);
 568                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 0);
 569         }
 570 }
 571
 572 void lcd_disable(void)
 573 {
 574         if (lcd_enabled) {
 575                 printf("Disabling LCD\n");
 576                 da8xx_fb_disable();
 577                 lcd_enabled = 0;
 578         }
 579 }
 580
 581 static void tx48_lcd_panel_setup(struct da8xx_panel *p,
 582                                 struct fb_videomode *fb)
 583 {
 584         p->pxl_clk = PICOS2KHZ(fb->pixclock) * 1000;
 585
 586         p->width = fb->xres;
 587         p->hbp = fb->left_margin;
 588         p->hsw = fb->hsync_len;
 589         p->hfp = fb->right_margin;
 590
 591         p->height = fb->yres;
 592         p->vbp = fb->upper_margin;
 593         p->vsw = fb->vsync_len;
 594         p->vfp = fb->lower_margin;
 595
 596         p->invert_pxl_clk = !!(fb->sync & FB_SYNC_CLK_LAT_FALL);
 597 }
 598
 599 void lcd_panel_disable(void)
 600 {
 601         if (lcd_enabled) {
 602                 debug("Switching LCD off\n");
 603                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 1);
 604                 gpio_set_value(TX48_LCD_PWR_GPIO, 0);
 605                 gpio_set_value(TX48_LCD_RST_GPIO, 0);
 606         }
 607 }
 608
 609 void lcd_ctrl_init(void *lcdbase)
 610 {
 611         int color_depth = 24;
 612         char *vm, *v;
 613         unsigned long val;
 614         int refresh = 60;
 615         struct fb_videomode *p = &tx48_fb_modes[0];
 616         struct fb_videomode fb_mode;
 617         int xres_set = 0, yres_set = 0, bpp_set = 0, refresh_set = 0;
 618
 619         if (!lcd_enabled) {
 620                 debug("LCD disabled\n");
 621                 return;
 622         }
 623
 624         if (tstc() || (prm_rstst & PRM_RSTST_WDT1_RST)) {
 625                 debug("Disabling LCD\n");
 626                 lcd_enabled = 0;
 627                 setenv("splashimage", NULL);
 628                 return;
 629         }
 630
 631         karo_fdt_move_fdt();
 632
 633         vm = getenv("video_mode");
 634         if (vm == NULL) {
 635                 debug("Disabling LCD\n");
 636                 lcd_enabled = 0;
 637                 return;
 638         }
 639
 640         if ((v = strstr(vm, ":")))
 641                 vm = v + 1;
 642
 643         if (karo_fdt_get_fb_mode(working_fdt, vm, &fb_mode) == 0) {
 644                 p = &fb_mode;
 645                 debug("Using video mode from FDT\n");
 646                 vm += strlen(vm);
 647                 if (fb_mode.xres > panel_info.vl_col ||
 648                         fb_mode.yres > panel_info.vl_row) {
 649                         printf("video resolution from DT: %dx%d exceeds hardware limits: %dx%d\n",
 650                                 fb_mode.xres, fb_mode.yres,
 651                                 panel_info.vl_col, panel_info.vl_row);
 652                         lcd_enabled = 0;
 653                         return;
 654                 }
 655         }
 656         if (p->name != NULL)
 657                 debug("Trying compiled-in video modes\n");
 658         while (p->name != NULL) {
 659                 if (strcmp(p->name, vm) == 0) {
 660                         debug("Using video mode: '%s'\n", p->name);
 661                         vm += strlen(vm);
 662                         break;
 663                 }
 664                 p++;
 665         }
 666         if (*vm != '\0')
 667                 debug("Trying to decode video_mode: '%s'\n", vm);
 668         while (*vm != '\0') {
 669                 if (*vm >= '0' && *vm <= '9') {
 670                         char *end;
 671
 672                         val = simple_strtoul(vm, &end, 0);
 673                         if (end > vm) {
 674                                 if (!xres_set) {
 675                                         if (val > panel_info.vl_col)
 676                                                 val = panel_info.vl_col;
 677                                         p->xres = val;
 678                                         panel_info.vl_col = val;
 679                                         xres_set = 1;
 680                                 } else if (!yres_set) {
 681                                         if (val > panel_info.vl_row)
 682                                                 val = panel_info.vl_row;
 683                                         p->yres = val;
 684                                         panel_info.vl_row = val;
 685                                         yres_set = 1;
 686                                 } else if (!bpp_set) {
 687                                         switch (val) {
 688                                         case 24:
 689                                         case 16:
 690                                         case 8:
 691                                                 color_depth = val;
 692                                                 break;
 693
 694                                         default:
 695                                                 printf("Invalid color depth: '%.*s' in video_mode; using default: '%u'\n",
 696                                                         end - vm, vm, color_depth);
 697                                         }
 698                                         bpp_set = 1;
 699                                 } else if (!refresh_set) {
 700                                         refresh = val;
 701                                         refresh_set = 1;
 702                                 }
 703                         }
 704                         vm = end;
 705                 }
 706                 switch (*vm) {
 707                 case '@':
 708                         bpp_set = 1;
 709                         /* fallthru */
 710                 case '-':
 711                         yres_set = 1;
 712                         /* fallthru */
 713                 case 'x':
 714                         xres_set = 1;
 715                         /* fallthru */
 716                 case 'M':
 717                 case 'R':
 718                         vm++;
 719                         break;
 720
 721                 default:
 722                         if (*vm != '\0')
 723                                 vm++;
 724                 }
 725         }
 726         if (p->xres == 0 || p->yres == 0) {
 727                 printf("Invalid video mode: %s\n", getenv("video_mode"));
 728                 lcd_enabled = 0;
 729                 printf("Supported video modes are:");
 730                 for (p = &tx48_fb_modes[0]; p->name != NULL; p++) {
 731                         printf(" %s", p->name);
 732                 }
 733                 printf("\n");
 734                 return;
 735         }
 736         if (p->xres > panel_info.vl_col || p->yres > panel_info.vl_row) {
 737                 printf("video resolution: %dx%d exceeds hardware limits: %dx%d\n",
 738                         p->xres, p->yres, panel_info.vl_col, panel_info.vl_row);
 739                 lcd_enabled = 0;
 740                 return;
 741         }
 742         panel_info.vl_col = p->xres;
 743         panel_info.vl_row = p->yres;
 744
 745         switch (color_depth) {
 746         case 8:
 747                 panel_info.vl_bpix = LCD_COLOR8;
 748                 break;
 749         case 16:
 750                 panel_info.vl_bpix = LCD_COLOR16;
 751                 break;
 752         default:
 753                 panel_info.vl_bpix = LCD_COLOR24;
 754         }
 755
 756         p->pixclock = KHZ2PICOS(refresh *
 757                 (p->xres + p->left_margin + p->right_margin + p->hsync_len) *
 758                 (p->yres + p->upper_margin + p->lower_margin + p->vsync_len)
 759                 / 1000);
 760         debug("Pixel clock set to %lu.%03lu MHz\n",
 761                 PICOS2KHZ(p->pixclock) / 1000,
 762                 PICOS2KHZ(p->pixclock) % 1000);
 763
 764         if (p != &fb_mode) {
 765                 int ret;
 766                 char *modename = getenv("video_mode");
 767
 768                 printf("Creating new display-timing node from '%s'\n",
 769                         modename);
 770                 ret = karo_fdt_create_fb_mode(working_fdt, modename, p);
 771                 if (ret)
 772                         printf("Failed to create new display-timing node from '%s': %d\n",
 773                                 modename, ret);
 774         }
 775
 776         gpio_request_array(stk5_lcd_gpios, ARRAY_SIZE(stk5_lcd_gpios));
 777         tx48_set_pin_mux(stk5_lcd_pads, ARRAY_SIZE(stk5_lcd_pads));
 778
 779         if (karo_load_splashimage(0) == 0) {
 780                 struct da8xx_panel da8xx_panel = { };
 781
 782                 debug("Initializing FB driver\n");
 783                 tx48_lcd_panel_setup(&da8xx_panel, p);
 784                 da8xx_video_init(&da8xx_panel, color_depth);
 785
 786                 debug("Initializing LCD controller\n");
 787                 video_hw_init();
 788         } else {
 789                 debug("Skipping initialization of LCD controller\n");
 790         }
 791 }
 792 #else
 793 #define lcd_enabled 0
 794 #endif /* CONFIG_LCD */
 795
 796 static void stk5_board_init(void)
 797 {
 798         tx48_set_pin_mux(stk5_pads, ARRAY_SIZE(stk5_pads));
 799 }
 800
 801 static void stk5v3_board_init(void)
 802 {
 803         stk5_board_init();
 804 }
 805
 806 static void stk5v5_board_init(void)
 807 {
 808         stk5_board_init();
 809         tx48_set_pin_mux(stk5v5_pads, ARRAY_SIZE(stk5v5_pads));
 810         gpio_request_array(stk5v5_gpios, ARRAY_SIZE(stk5v5_gpios));
 811 }
 812
 813 /* called with default environment! */
 814 int board_init(void)
 815 {
 816         /* mach type passed to kernel */
 817 #ifdef CONFIG_OF_LIBFDT
 818         gd->bd->bi_arch_number = -1;
 819 #endif
 820         /* address of boot parameters */
 821         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
 822
 823         return 0;
 824 }
 825
 826 static void show_reset_cause(u32 prm_rstst)
 827 {
 828         const char *dlm = "";
 829
 830         printf("RESET cause: ");
 831         if (prm_rstst & PRM_RSTST_GLOBAL_COLD_RST) {
 832                 printf("%sPOR", dlm);
 833                 dlm = " | ";
 834         }
 835         if (prm_rstst & PRM_RSTST_GLOBAL_WARM_SW_RST) {
 836                 printf("%sSW", dlm);
 837                 dlm = " | ";
 838         }
 839         if (prm_rstst & PRM_RSTST_WDT1_RST) {
 840                 printf("%sWATCHDOG", dlm);
 841                 dlm = " | ";
 842         }
 843         if (prm_rstst & PRM_RSTST_EXTERNAL_WARM_RST) {
 844                 printf("%sWARM", dlm);
 845                 dlm = " | ";
 846         }
 847         if (prm_rstst & PRM_RSTST_ICEPICK_RST) {
 848                 printf("%sJTAG", dlm);
 849                 dlm = " | ";
 850         }
 851         if (*dlm == '\0')
 852                 printf("unknown");
 853
 854         printf(" RESET\n");
 855 }
 856
 857 /* called with default environment! */
 858 int checkboard(void)
 859 {
 860         prm_rstst = readl(PRM_RSTST);
 861         show_reset_cause(prm_rstst);
 862
 863 #ifdef CONFIG_OF_LIBFDT
 864         printf("Board: Ka-Ro TX48-7020 with FDT support\n");
 865 #else
 866         printf("Board: Ka-Ro TX48-7020\n");
 867 #endif
 868         timer_init();
 869         return 0;
 870 }
 871
 872 static void tx48_set_cpu_clock(void)
 873 {
 874         unsigned long cpu_clk = getenv_ulong("cpu_clk", 10, 0);
 875
 876         if (tstc() || (prm_rstst & PRM_RSTST_WDT1_RST))
 877                 return;
 878
 879         if (cpu_clk == 0 || cpu_clk == mpu_clk_rate() / 1000000)
 880                 return;
 881
 882         mpu_pll_config_val(cpu_clk);
 883
 884         printf("CPU clock set to %lu.%03lu MHz\n",
 885                 mpu_clk_rate() / 1000000,
 886                 mpu_clk_rate() / 1000 % 1000);
 887 }
 888
 889 static void tx48_init_mac(void)
 890 {
 891         uint8_t mac_addr[ETH_ALEN];
 892         uint32_t mac_hi, mac_lo;
 893
 894         /* try reading mac address from efuse */
 895         mac_lo = __raw_readl(MAC_ID0_LO);
 896         mac_hi = __raw_readl(MAC_ID0_HI);
 897
 898         mac_addr[0] = mac_hi & 0xFF;
 899         mac_addr[1] = (mac_hi & 0xFF00) >> 8;
 900         mac_addr[2] = (mac_hi & 0xFF0000) >> 16;
 901         mac_addr[3] = (mac_hi & 0xFF000000) >> 24;
 902         mac_addr[4] = mac_lo & 0xFF;
 903         mac_addr[5] = (mac_lo & 0xFF00) >> 8;
 904
 905         if (!is_valid_ether_addr(mac_addr)) {
 906                 printf("No valid MAC address programmed\n");
 907                 return;
 908         }
 909         printf("MAC addr from fuse: %pM\n", mac_addr);
 910         eth_setenv_enetaddr("ethaddr", mac_addr);
 911 }
 912
 913 /* called with environment from NAND or MMC */
 914 int board_late_init(void)
 915 {
 916         int ret = 0;
 917         const char *baseboard;
 918
 919         tx48_set_cpu_clock();
 920         karo_fdt_move_fdt();
 921
 922         baseboard = getenv("baseboard");
 923         if (!baseboard)
 924                 goto exit;
 925
 926         if (strncmp(baseboard, "stk5", 4) == 0) {
 927                 printf("Baseboard: %s\n", baseboard);
 928                 if ((strlen(baseboard) == 4) ||
 929                         strcmp(baseboard, "stk5-v3") == 0) {
 930                         stk5v3_board_init();
 931                 } else if (strcmp(baseboard, "stk5-v5") == 0) {
 932                         stk5v5_board_init();
 933                 } else {
 934                         printf("WARNING: Unsupported STK5 board rev.: %s\n",
 935                                 baseboard + 4);
 936                 }
 937         } else {
 938                 printf("WARNING: Unsupported baseboard: '%s'\n",
 939                         baseboard);
 940                 ret = -EINVAL;
 941         }
 942 exit:
 943         tx48_init_mac();
 944         return ret;
 945 }
 946
 947 #ifdef CONFIG_DRIVER_TI_CPSW
 948 static void tx48_phy_init(char *name, int addr)
 949 {
 950         debug("%s: Resetting ethernet PHY\n", __func__);
 951
 952         gpio_direction_output(TX48_ETH_PHY_RST_GPIO, 0);
 953
 954         udelay(100);
 955
 956         /* Release nRST */
 957         gpio_set_value(TX48_ETH_PHY_RST_GPIO, 1);
 958
 959         /* Wait for PHY internal POR signal to deassert */
 960         udelay(25000);
 961 }
 962
 963 static void cpsw_control(int enabled)
 964 {
 965         /* nothing for now */
 966         /* TODO : VTP was here before */
 967 }
 968
 969 static struct cpsw_slave_data cpsw_slaves[] = {
 970         {
 971                 .slave_reg_ofs  = 0x208,
 972                 .sliver_reg_ofs = 0xd80,
 973                 .phy_id         = 0,
 974                 .phy_if         = PHY_INTERFACE_MODE_RMII,
 975         },
 976 };
 977
 978 void s_init(void)
 979 {
 980         /* Nothing to be done here */
 981 }
 982
 983 static struct cpsw_platform_data cpsw_data = {
 984         .mdio_base              = CPSW_MDIO_BASE,
 985         .cpsw_base              = CPSW_BASE,
 986         .mdio_div               = 0xff,
 987         .channels               = 8,
 988         .cpdma_reg_ofs          = 0x800,
 989         .slaves                 = ARRAY_SIZE(cpsw_slaves),
 990         .slave_data             = cpsw_slaves,
 991         .ale_reg_ofs            = 0xd00,
 992         .ale_entries            = 1024,
 993         .host_port_reg_ofs      = 0x108,
 994         .hw_stats_reg_ofs       = 0x900,
 995         .mac_control            = (1 << 5) /* MIIEN */,
 996         .control                = cpsw_control,
 997         .phy_init               = tx48_phy_init,
 998         .gigabit_en             = 0,
 999         .host_port_num          = 0,
1000         .version                = CPSW_CTRL_VERSION_2,
1001 };
1002
1003 int board_eth_init(bd_t *bis)
1004 {
1005         __raw_writel(RMII_MODE_ENABLE, MAC_MII_SEL);
1006         __raw_writel(0x5D, GMII_SEL);
1007         return cpsw_register(&cpsw_data);
1008 }
1009 #endif /* CONFIG_DRIVER_TI_CPSW */
1010
1011 void tx48_disable_watchdog(void)
1012 {
1013         struct wd_timer *wdtimer = (struct wd_timer *)WDT_BASE;
1014
1015         while (readl(&wdtimer->wdtwwps) & (1 << 4))
1016                 ;
1017         writel(0xaaaa, &wdtimer->wdtwspr);
1018         while (readl(&wdtimer->wdtwwps) & (1 << 4))
1019                 ;
1020         writel(0x5555, &wdtimer->wdtwspr);
1021 }
1022
1023 enum {
1024         LED_STATE_INIT = -1,
1025         LED_STATE_OFF,
1026         LED_STATE_ON,
1027 };
1028
1029 void show_activity(int arg)
1030 {
1031         static int led_state = LED_STATE_INIT;
1032         static ulong last;
1033
1034         if (led_state == LED_STATE_INIT) {
1035                 last = get_timer(0);
1036                 gpio_set_value(TX48_LED_GPIO, 1);
1037                 led_state = LED_STATE_ON;
1038         } else {
1039                 if (get_timer(last) > CONFIG_SYS_HZ) {
1040                         last = get_timer(0);
1041                         if (led_state == LED_STATE_ON) {
1042                                 gpio_set_value(TX48_LED_GPIO, 0);
1043                         } else {
1044                                 gpio_set_value(TX48_LED_GPIO, 1);
1045                         }
1046                         led_state = 1 - led_state;
1047                 }
1048         }
1049 }
1050
1051 #ifdef CONFIG_OF_BOARD_SETUP
1052 #ifdef CONFIG_FDT_FIXUP_PARTITIONS
1053 #include <jffs2/jffs2.h>
1054 #include <mtd_node.h>
1055 struct node_info nodes[] = {
1056         { "ti,omap2-nand", MTD_DEV_TYPE_NAND, },
1057 };
1058
1059 #else
1060 #define fdt_fixup_mtdparts(b,n,c) do { } while (0)
1061 #endif /* CONFIG_FDT_FIXUP_PARTITIONS */
1062
1063 void ft_board_setup(void *blob, bd_t *bd)
1064 {
1065         const char *baseboard = getenv("baseboard");
1066         int stk5_v5 = baseboard != NULL && (strcmp(baseboard, "stk5-v5") == 0);
1067
1068         fdt_fixup_mtdparts(blob, nodes, ARRAY_SIZE(nodes));
1069         fdt_fixup_ethernet(blob);
1070
1071         karo_fdt_fixup_touchpanel(blob);
1072         karo_fdt_fixup_flexcan(blob, stk5_v5);
1073
1074         tx48_disable_watchdog();
1075 }
1076 #endif /* CONFIG_OF_BOARD_SETUP */