board/karo/tx48/tx48.c

   1 /*
   2  * tx48.c
   3  * Copyright (C) 2012 Lothar Waßmann <LW@KARO-electronics.de>
   4  *
   5  * based on evm.c
   6  * Copyright (C) 2011 Texas Instruments Incorporated - http://www.ti.com/
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation version 2.
  11  *
  12  * This program is distributed "as is" WITHOUT ANY WARRANTY of any
  13  * kind, whether express or implied; without even the implied warranty
  14  * of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  15  * GNU General Public License for more details.
  16  */
  17
  18 #include <common.h>
  19 #include <errno.h>
  20 #include <miiphy.h>
  21 #include <netdev.h>
  22 #include <serial.h>
  23 #include <libfdt.h>
  24 #include <lcd.h>
  25 #include <fdt_support.h>
  26 #include <nand.h>
  27 #include <net.h>
  28 #include <linux/mtd/nand.h>
  29 #include <asm/gpio.h>
  30 #include <asm/cache.h>
  31 #include <asm/omap_common.h>
  32 #include <asm/io.h>
  33 #include <asm/arch/cpu.h>
  34 #include <asm/arch/hardware.h>
  35 #include <asm/arch/mmc_host_def.h>
  36 #include <asm/arch/sys_proto.h>
  37 #include <asm/arch/nand.h>
  38 #include <asm/arch/clock.h>
  39 #include <asm/arch/common_def.h>
  40 #include <video_fb.h>
  41 #include <asm/arch/da8xx-fb.h>
  42
  43 #include "../common/karo.h"
  44
  45 DECLARE_GLOBAL_DATA_PTR;
  46
  47 #define TX48_LED_GPIO           AM33XX_GPIO_NR(1, 26)
  48 #define TX48_ETH_PHY_RST_GPIO   AM33XX_GPIO_NR(3, 8)
  49 #define TX48_LCD_RST_GPIO       AM33XX_GPIO_NR(1, 19)
  50 #define TX48_LCD_PWR_GPIO       AM33XX_GPIO_NR(1, 22)
  51 #define TX48_LCD_BACKLIGHT_GPIO AM33XX_GPIO_NR(3, 14)
  52
  53 #define GMII_SEL                (CTRL_BASE + 0x650)
  54
  55 /* UART Defines */
  56 #define UART_SYSCFG_OFFSET      0x54
  57 #define UART_SYSSTS_OFFSET      0x58
  58
  59 #define UART_RESET              (0x1 << 1)
  60 #define UART_CLK_RUNNING_MASK   0x1
  61 #define UART_SMART_IDLE_EN      (0x1 << 0x3)
  62
  63 /* Timer Defines */
  64 #define TSICR_REG               0x54
  65 #define TIOCP_CFG_REG           0x10
  66 #define TCLR_REG                0x38
  67
  68 /* RGMII mode define */
  69 #define RGMII_MODE_ENABLE       0xA
  70 #define RMII_MODE_ENABLE        0x5
  71 #define MII_MODE_ENABLE         0x0
  72
  73 #define NO_OF_MAC_ADDR          1
  74 #define ETH_ALEN                6
  75
  76 #define MUX_CFG(value, offset)  {                                       \
  77         __raw_writel(value, (CTRL_BASE + (offset)));                    \
  78         }
  79
  80 /* PAD Control Fields */
  81 #define SLEWCTRL        (0x1 << 6)
  82 #define RXACTIVE        (0x1 << 5)
  83 #define PULLUP_EN       (0x1 << 4) /* Pull UP Selection */
  84 #define PULLUDEN        (0x0 << 3) /* Pull up enabled */
  85 #define PULLUDDIS       (0x1 << 3) /* Pull up disabled */
  86 #define MODE(val)       (val)
  87
  88 /*
  89  * PAD CONTROL OFFSETS
  90  * Field names corresponds to the pad signal name
  91  */
  92 struct pad_signals {
  93         int gpmc_ad0;
  94         int gpmc_ad1;
  95         int gpmc_ad2;
  96         int gpmc_ad3;
  97         int gpmc_ad4;
  98         int gpmc_ad5;
  99         int gpmc_ad6;
 100         int gpmc_ad7;
 101         int gpmc_ad8;
 102         int gpmc_ad9;
 103         int gpmc_ad10;
 104         int gpmc_ad11;
 105         int gpmc_ad12;
 106         int gpmc_ad13;
 107         int gpmc_ad14;
 108         int gpmc_ad15;
 109         int gpmc_a0;
 110         int gpmc_a1;
 111         int gpmc_a2;
 112         int gpmc_a3;
 113         int gpmc_a4;
 114         int gpmc_a5;
 115         int gpmc_a6;
 116         int gpmc_a7;
 117         int gpmc_a8;
 118         int gpmc_a9;
 119         int gpmc_a10;
 120         int gpmc_a11;
 121         int gpmc_wait0;
 122         int gpmc_wpn;
 123         int gpmc_be1n;
 124         int gpmc_csn0;
 125         int gpmc_csn1;
 126         int gpmc_csn2;
 127         int gpmc_csn3;
 128         int gpmc_clk;
 129         int gpmc_advn_ale;
 130         int gpmc_oen_ren;
 131         int gpmc_wen;
 132         int gpmc_be0n_cle;
 133         int lcd_data0;
 134         int lcd_data1;
 135         int lcd_data2;
 136         int lcd_data3;
 137         int lcd_data4;
 138         int lcd_data5;
 139         int lcd_data6;
 140         int lcd_data7;
 141         int lcd_data8;
 142         int lcd_data9;
 143         int lcd_data10;
 144         int lcd_data11;
 145         int lcd_data12;
 146         int lcd_data13;
 147         int lcd_data14;
 148         int lcd_data15;
 149         int lcd_vsync;
 150         int lcd_hsync;
 151         int lcd_pclk;
 152         int lcd_ac_bias_en;
 153         int mmc0_dat3;
 154         int mmc0_dat2;
 155         int mmc0_dat1;
 156         int mmc0_dat0;
 157         int mmc0_clk;
 158         int mmc0_cmd;
 159         int mii1_col;
 160         int mii1_crs;
 161         int mii1_rxerr;
 162         int mii1_txen;
 163         int mii1_rxdv;
 164         int mii1_txd3;
 165         int mii1_txd2;
 166         int mii1_txd1;
 167         int mii1_txd0;
 168         int mii1_txclk;
 169         int mii1_rxclk;
 170         int mii1_rxd3;
 171         int mii1_rxd2;
 172         int mii1_rxd1;
 173         int mii1_rxd0;
 174         int rmii1_refclk;
 175         int mdio_data;
 176         int mdio_clk;
 177         int spi0_sclk;
 178         int spi0_d0;
 179         int spi0_d1;
 180         int spi0_cs0;
 181         int spi0_cs1;
 182         int ecap0_in_pwm0_out;
 183         int uart0_ctsn;
 184         int uart0_rtsn;
 185         int uart0_rxd;
 186         int uart0_txd;
 187         int uart1_ctsn;
 188         int uart1_rtsn;
 189         int uart1_rxd;
 190         int uart1_txd;
 191         int i2c0_sda;
 192         int i2c0_scl;
 193         int mcasp0_aclkx;
 194         int mcasp0_fsx;
 195         int mcasp0_axr0;
 196         int mcasp0_ahclkr;
 197         int mcasp0_aclkr;
 198         int mcasp0_fsr;
 199         int mcasp0_axr1;
 200         int mcasp0_ahclkx;
 201         int xdma_event_intr0;
 202         int xdma_event_intr1;
 203         int nresetin_out;
 204         int porz;
 205         int nnmi;
 206         int osc0_in;
 207         int osc0_out;
 208         int rsvd1;
 209         int tms;
 210         int tdi;
 211         int tdo;
 212         int tck;
 213         int ntrst;
 214         int emu0;
 215         int emu1;
 216         int osc1_in;
 217         int osc1_out;
 218         int pmic_power_en;
 219         int rtc_porz;
 220         int rsvd2;
 221         int ext_wakeup;
 222         int enz_kaldo_1p8v;
 223         int usb0_dm;
 224         int usb0_dp;
 225         int usb0_ce;
 226         int usb0_id;
 227         int usb0_vbus;
 228         int usb0_drvvbus;
 229         int usb1_dm;
 230         int usb1_dp;
 231         int usb1_ce;
 232         int usb1_id;
 233         int usb1_vbus;
 234         int usb1_drvvbus;
 235         int ddr_resetn;
 236         int ddr_csn0;
 237         int ddr_cke;
 238         int ddr_ck;
 239         int ddr_nck;
 240         int ddr_casn;
 241         int ddr_rasn;
 242         int ddr_wen;
 243         int ddr_ba0;
 244         int ddr_ba1;
 245         int ddr_ba2;
 246         int ddr_a0;
 247         int ddr_a1;
 248         int ddr_a2;
 249         int ddr_a3;
 250         int ddr_a4;
 251         int ddr_a5;
 252         int ddr_a6;
 253         int ddr_a7;
 254         int ddr_a8;
 255         int ddr_a9;
 256         int ddr_a10;
 257         int ddr_a11;
 258         int ddr_a12;
 259         int ddr_a13;
 260         int ddr_a14;
 261         int ddr_a15;
 262         int ddr_odt;
 263         int ddr_d0;
 264         int ddr_d1;
 265         int ddr_d2;
 266         int ddr_d3;
 267         int ddr_d4;
 268         int ddr_d5;
 269         int ddr_d6;
 270         int ddr_d7;
 271         int ddr_d8;
 272         int ddr_d9;
 273         int ddr_d10;
 274         int ddr_d11;
 275         int ddr_d12;
 276         int ddr_d13;
 277         int ddr_d14;
 278         int ddr_d15;
 279         int ddr_dqm0;
 280         int ddr_dqm1;
 281         int ddr_dqs0;
 282         int ddr_dqsn0;
 283         int ddr_dqs1;
 284         int ddr_dqsn1;
 285         int ddr_vref;
 286         int ddr_vtp;
 287         int ddr_strben0;
 288         int ddr_strben1;
 289         int ain7;
 290         int ain6;
 291         int ain5;
 292         int ain4;
 293         int ain3;
 294         int ain2;
 295         int ain1;
 296         int ain0;
 297         int vrefp;
 298         int vrefn;
 299 };
 300
 301 struct pin_mux {
 302         short reg_offset;
 303         uint8_t val;
 304 };
 305
 306 #define PAD_CTRL_BASE   0x800
 307 #define OFFSET(x)       (unsigned int) (&((struct pad_signals *) \
 308                                 (PAD_CTRL_BASE))->x)
 309 /*
 310  * Configure the pin mux for the module
 311  */
 312 static inline void tx48_set_pin_mux(const struct pin_mux *pin_mux,
 313                         int num_pins)
 314 {
 315         int i;
 316
 317         for (i = 0; i < num_pins; i++)
 318                 MUX_CFG(pin_mux[i].val, pin_mux[i].reg_offset);
 319 }
 320
 321 #define PRM_RSTST_GLOBAL_COLD_RST       (1 << 0)
 322 #define PRM_RSTST_GLOBAL_WARM_SW_RST    (1 << 1)
 323 #define PRM_RSTST_WDT1_RST              (1 << 4)
 324 #define PRM_RSTST_EXTERNAL_WARM_RST     (1 << 5)
 325 #define PRM_RSTST_ICEPICK_RST           (1 << 9)
 326
 327 struct prm_device {
 328         unsigned int prmrstctrl;        /* offset 0x00 */
 329         unsigned int prmrsttime;        /* offset 0x04 */
 330         unsigned int prmrstst;          /* offset 0x08 */
 331         /* ... */
 332 };
 333
 334 static u32 prm_rstst __attribute__((section(".data")));
 335
 336 /*
 337  * Basic board specific setup
 338  */
 339 static const struct pin_mux stk5_pads[] = {
 340         /* heartbeat LED */
 341         { OFFSET(gpmc_a10), MODE(7) | PULLUDEN, },
 342         /* LCD RESET */
 343         { OFFSET(gpmc_a3), MODE(7) | PULLUDEN, },
 344         /* LCD POWER_ENABLE */
 345         { OFFSET(gpmc_a6), MODE(7) | PULLUDEN, },
 346         /* LCD Backlight (PWM) */
 347         { OFFSET(mcasp0_aclkx), MODE(7) | PULLUDEN, },
 348 };
 349
 350 static const struct pin_mux stk5_lcd_pads[] = {
 351         /* LCD data bus */
 352         { OFFSET(lcd_data0), MODE(0) | PULLUDEN, },
 353         { OFFSET(lcd_data1), MODE(0) | PULLUDEN, },
 354         { OFFSET(lcd_data2), MODE(0) | PULLUDEN, },
 355         { OFFSET(lcd_data3), MODE(0) | PULLUDEN, },
 356         { OFFSET(lcd_data4), MODE(0) | PULLUDEN, },
 357         { OFFSET(lcd_data5), MODE(0) | PULLUDEN, },
 358         { OFFSET(lcd_data6), MODE(0) | PULLUDEN, },
 359         { OFFSET(lcd_data7), MODE(0) | PULLUDEN, },
 360         { OFFSET(lcd_data8), MODE(0) | PULLUDEN, },
 361         { OFFSET(lcd_data9), MODE(0) | PULLUDEN, },
 362         { OFFSET(lcd_data10), MODE(0) | PULLUDEN, },
 363         { OFFSET(lcd_data11), MODE(0) | PULLUDEN, },
 364         { OFFSET(lcd_data12), MODE(0) | PULLUDEN, },
 365         { OFFSET(lcd_data13), MODE(0) | PULLUDEN, },
 366         { OFFSET(lcd_data14), MODE(0) | PULLUDEN, },
 367         { OFFSET(lcd_data15), MODE(0) | PULLUDEN, },
 368         /* LCD control signals */
 369         { OFFSET(lcd_hsync), MODE(0) | PULLUDEN, },
 370         { OFFSET(lcd_vsync), MODE(0) | PULLUDEN, },
 371         { OFFSET(lcd_pclk), MODE(0) | PULLUDEN, },
 372         { OFFSET(lcd_ac_bias_en), MODE(0) | PULLUDEN, },
 373 };
 374
 375 static const struct gpio stk5_gpios[] = {
 376         { AM33XX_GPIO_NR(1, 26), GPIOF_OUTPUT_INIT_LOW, "HEARTBEAT LED", },
 377 };
 378
 379 static const struct gpio stk5_lcd_gpios[] = {
 380         { AM33XX_GPIO_NR(1, 19), GPIOF_OUTPUT_INIT_LOW, "LCD RESET", },
 381         { AM33XX_GPIO_NR(1, 22), GPIOF_OUTPUT_INIT_LOW, "LCD POWER", },
 382         { AM33XX_GPIO_NR(3, 14), GPIOF_OUTPUT_INIT_HIGH, "LCD BACKLIGHT", },
 383 };
 384
 385 static const struct pin_mux stk5v5_pads[] = {
 386         /* CAN transceiver control */
 387         { OFFSET(gpmc_ad8), MODE(7) | PULLUDEN, },
 388 };
 389
 390 static const struct gpio stk5v5_gpios[] = {
 391         { AM33XX_GPIO_NR(0, 22), GPIOF_OUTPUT_INIT_HIGH, "CAN XCVR", },
 392 };
 393
 394 #ifdef CONFIG_LCD
 395 vidinfo_t panel_info = {
 396         /* set to max. size supported by SoC */
 397         .vl_col = 1366,
 398         .vl_row = 768,
 399
 400         .vl_bpix = LCD_COLOR24,    /* Bits per pixel, 0: 1bpp, 1: 2bpp, 2: 4bpp, 3: 8bpp ... */
 401 };
 402
 403 static struct da8xx_panel tx48_lcd_panel = {
 404         .name = "640x480MR@60",
 405         .width = 640,
 406         .height = 480,
 407         .hfp = 12,
 408         .hbp = 144,
 409         .hsw = 30,
 410         .vfp = 10,
 411         .vbp = 35,
 412         .vsw = 3,
 413         .pxl_clk = 25000000,
 414         .invert_pxl_clk = 1,
 415 };
 416
 417 void *lcd_base;                 /* Start of framebuffer memory  */
 418 void *lcd_console_address;      /* Start of console buffer      */
 419
 420 int lcd_line_length;
 421 int lcd_color_fg;
 422 int lcd_color_bg;
 423
 424 short console_col;
 425 short console_row;
 426
 427 static int lcd_enabled = 1;
 428
 429 void lcd_initcolregs(void)
 430 {
 431 }
 432
 433 void lcd_setcolreg(ushort regno, ushort red, ushort green, ushort blue)
 434 {
 435 }
 436
 437 void lcd_enable(void)
 438 {
 439         /* HACK ALERT:
 440          * global variable from common/lcd.c
 441          * Set to 0 here to prevent messages from going to LCD
 442          * rather than serial console
 443          */
 444         lcd_is_enabled = 0;
 445
 446         if (lcd_enabled) {
 447                 karo_load_splashimage(1);
 448
 449                 gpio_set_value(TX48_LCD_PWR_GPIO, 1);
 450                 gpio_set_value(TX48_LCD_RST_GPIO, 1);
 451                 udelay(300000);
 452                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 0);
 453         }
 454 }
 455
 456 void lcd_disable(void)
 457 {
 458         da8xx_fb_disable();
 459 }
 460
 461 void lcd_panel_disable(void)
 462 {
 463         if (lcd_enabled) {
 464                 gpio_set_value(TX48_LCD_BACKLIGHT_GPIO, 1);
 465                 gpio_set_value(TX48_LCD_PWR_GPIO, 0);
 466                 gpio_set_value(TX48_LCD_RST_GPIO, 0);
 467         }
 468 }
 469
 470 void lcd_ctrl_init(void *lcdbase)
 471 {
 472         int color_depth = 24;
 473         char *vm;
 474         unsigned long val;
 475         struct da8xx_panel *p = &tx48_lcd_panel;
 476         int refresh = 60;
 477
 478         if (!lcd_enabled) {
 479                 printf("LCD disabled\n");
 480                 return;
 481         }
 482
 483         if (tstc() || (prm_rstst & PRM_RSTST_WDT1_RST)) {
 484                 lcd_enabled = 0;
 485                 return;
 486         }
 487
 488         vm = getenv("video_mode");
 489         if (vm == NULL) {
 490                 lcd_enabled = 0;
 491                 return;
 492         }
 493
 494         strncpy((char *)p->name, vm, sizeof(p->name));
 495
 496         val = simple_strtoul(vm, &vm, 0);
 497         if (val != 0) {
 498                 if (val > panel_info.vl_col)
 499                         val = panel_info.vl_col;
 500                 p->width = val;
 501                 panel_info.vl_col = val;
 502         }
 503         if (*vm == 'x') {
 504                 val = simple_strtoul(vm + 1, &vm, 0);
 505                 if (val > panel_info.vl_row)
 506                         val = panel_info.vl_row;
 507                 p->height = val;
 508                 panel_info.vl_row = val;
 509         }
 510         while (*vm != '\0') {
 511                 switch (*vm) {
 512                 case 'M':
 513                 case 'R':
 514                         vm++;
 515                         break;
 516
 517                 case '-':
 518                         color_depth = simple_strtoul(vm + 1, &vm, 10);
 519                         break;
 520
 521                 case '@':
 522                         refresh = simple_strtoul(vm + 1, &vm, 10);
 523                         break;
 524
 525                 default:
 526                         debug("Ignoring '%c'\n", *vm);
 527                         vm++;
 528                 }
 529         }
 530         switch (color_depth) {
 531         case 8:
 532                 panel_info.vl_bpix = 3;
 533                 break;
 534
 535         case 16:
 536                 panel_info.vl_bpix = 4;
 537                 break;
 538
 539         case 24:
 540                 panel_info.vl_bpix = 5;
 541                 break;
 542
 543         default:
 544                 printf("Invalid color_depth %u from video_mode '%s'; using default: %u\n",
 545                         color_depth, getenv("video_mode"), 24);
 546         }
 547         lcd_line_length = NBITS(panel_info.vl_bpix) / 8 * panel_info.vl_col;
 548         p->pxl_clk = refresh *
 549                 (p->width + p->hfp + p->hbp + p->hsw) *
 550                 (p->height + p->vfp + p->vbp + p->vsw);
 551         debug("Pixel clock set to %u.%03uMHz\n",
 552                 p->pxl_clk / 1000000, p->pxl_clk / 1000 % 1000);
 553
 554         gpio_request_array(stk5_lcd_gpios, ARRAY_SIZE(stk5_lcd_gpios));
 555         tx48_set_pin_mux(stk5_lcd_pads, ARRAY_SIZE(stk5_lcd_pads));
 556         debug("Initializing FB driver\n");
 557         da8xx_video_init(&tx48_lcd_panel, color_depth);
 558
 559         if (karo_load_splashimage(0) == 0) {
 560                 debug("Initializing LCD controller\n");
 561                 video_hw_init();
 562         } else {
 563                 debug("Skipping initialization of LCD controller\n");
 564         }
 565 }
 566 #else
 567 #define lcd_enabled 0
 568 #endif /* CONFIG_LCD */
 569
 570 static void stk5_board_init(void)
 571 {
 572         tx48_set_pin_mux(stk5_pads, ARRAY_SIZE(stk5_pads));
 573 }
 574
 575 static void stk5v3_board_init(void)
 576 {
 577         stk5_board_init();
 578 }
 579
 580 static void stk5v5_board_init(void)
 581 {
 582         stk5_board_init();
 583         tx48_set_pin_mux(stk5v5_pads, ARRAY_SIZE(stk5v5_pads));
 584         gpio_request_array(stk5v5_gpios, ARRAY_SIZE(stk5v5_gpios));
 585 }
 586
 587 /* called with default environment! */
 588 int board_init(void)
 589 {
 590         /* mach type passed to kernel */
 591 #ifdef CONFIG_OF_LIBFDT
 592         gd->bd->bi_arch_number = -1;
 593 #endif
 594         /* address of boot parameters */
 595         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
 596
 597         return 0;
 598 }
 599
 600 static void show_reset_cause(u32 prm_rstst)
 601 {
 602         const char *dlm = "";
 603
 604         printf("RESET cause: ");
 605         if (prm_rstst & PRM_RSTST_GLOBAL_COLD_RST) {
 606                 printf("%sPOR", dlm);
 607                 dlm = " | ";
 608         }
 609         if (prm_rstst & PRM_RSTST_GLOBAL_WARM_SW_RST) {
 610                 printf("%sSW", dlm);
 611                 dlm = " | ";
 612         }
 613         if (prm_rstst & PRM_RSTST_WDT1_RST) {
 614                 printf("%sWATCHDOG", dlm);
 615                 dlm = " | ";
 616         }
 617         if (prm_rstst & PRM_RSTST_EXTERNAL_WARM_RST) {
 618                 printf("%sWARM", dlm);
 619                 dlm = " | ";
 620         }
 621         if (prm_rstst & PRM_RSTST_ICEPICK_RST) {
 622                 printf("%sJTAG", dlm);
 623                 dlm = " | ";
 624         }
 625         if (*dlm == '\0')
 626                 printf("unknown");
 627
 628         printf(" RESET\n");
 629 }
 630
 631 /* called with default environment! */
 632 int checkboard(void)
 633 {
 634         struct prm_device *prmdev = (struct prm_device *)PRM_DEVICE;
 635
 636         prm_rstst = readl(&prmdev->prmrstst);
 637         show_reset_cause(prm_rstst);
 638
 639 #ifdef CONFIG_OF_LIBFDT
 640         printf("Board: Ka-Ro TX48-7020 with FDT support\n");
 641 #else
 642         printf("Board: Ka-Ro TX48-7020\n");
 643 #endif
 644         timer_init();
 645         return 0;
 646 }
 647
 648 /* called with environment from NAND or MMC */
 649 int board_late_init(void)
 650 {
 651         const char *baseboard;
 652
 653 #ifdef CONFIG_OF_BOARD_SETUP
 654         karo_fdt_move_fdt();
 655 #endif
 656         baseboard = getenv("baseboard");
 657         if (!baseboard)
 658                 return 0;
 659
 660         if (strncmp(baseboard, "stk5", 4) == 0) {
 661                 printf("Baseboard: %s\n", baseboard);
 662                 if ((strlen(baseboard) == 4) ||
 663                         strcmp(baseboard, "stk5-v3") == 0) {
 664                         stk5v3_board_init();
 665                 } else if (strcmp(baseboard, "stk5-v5") == 0) {
 666                         stk5v5_board_init();
 667                 } else {
 668                         printf("WARNING: Unsupported STK5 board rev.: %s\n",
 669                                 baseboard + 4);
 670                 }
 671         } else {
 672                 printf("WARNING: Unsupported baseboard: '%s'\n",
 673                         baseboard);
 674                 return -EINVAL;
 675         }
 676
 677         return 0;
 678 }
 679
 680 #ifdef CONFIG_DRIVER_TI_CPSW
 681 static void tx48_phy_init(char *name, int addr)
 682 {
 683         debug("%s: Resetting ethernet PHY\n", __func__);
 684
 685         gpio_direction_output(TX48_ETH_PHY_RST_GPIO, 0);
 686
 687         udelay(100);
 688
 689         /* Release nRST */
 690         gpio_set_value(TX48_ETH_PHY_RST_GPIO, 1);
 691
 692         /* Wait for PHY internal POR signal to deassert */
 693         udelay(25000);
 694 }
 695
 696 static void cpsw_control(int enabled)
 697 {
 698         /* nothing for now */
 699         /* TODO : VTP was here before */
 700 }
 701
 702 static struct cpsw_slave_data cpsw_slaves[] = {
 703         {
 704                 .slave_reg_ofs  = 0x208,
 705                 .sliver_reg_ofs = 0xd80,
 706                 .phy_id         = 0,
 707         },
 708 };
 709
 710 static struct cpsw_platform_data cpsw_data = {
 711         .mdio_base              = CPSW_MDIO_BASE,
 712         .cpsw_base              = CPSW_BASE,
 713         .mdio_div               = 0xff,
 714         .channels               = 8,
 715         .cpdma_reg_ofs          = 0x800,
 716         .slaves                 = ARRAY_SIZE(cpsw_slaves),
 717         .slave_data             = cpsw_slaves,
 718         .ale_reg_ofs            = 0xd00,
 719         .ale_entries            = 1024,
 720         .host_port_reg_ofs      = 0x108,
 721         .hw_stats_reg_ofs       = 0x900,
 722         .mac_control            = (1 << 5) /* MIIEN */,
 723         .control                = cpsw_control,
 724         .phy_init               = tx48_phy_init,
 725         .gigabit_en             = 0,
 726         .host_port_num          = 0,
 727         .version                = CPSW_CTRL_VERSION_2,
 728 };
 729
 730 int board_eth_init(bd_t *bis)
 731 {
 732         uint8_t mac_addr[ETH_ALEN];
 733         uint32_t mac_hi, mac_lo;
 734
 735         /* try reading mac address from efuse */
 736         mac_lo = __raw_readl(MAC_ID0_LO);
 737         mac_hi = __raw_readl(MAC_ID0_HI);
 738
 739         mac_addr[0] = mac_hi & 0xFF;
 740         mac_addr[1] = (mac_hi & 0xFF00) >> 8;
 741         mac_addr[2] = (mac_hi & 0xFF0000) >> 16;
 742         mac_addr[3] = (mac_hi & 0xFF000000) >> 24;
 743         mac_addr[4] = mac_lo & 0xFF;
 744         mac_addr[5] = (mac_lo & 0xFF00) >> 8;
 745
 746         if (is_valid_ether_addr(mac_addr)) {
 747                 debug("MAC addr set to: %02x:%02x:%02x:%02x:%02x:%02x\n",
 748                         mac_addr[0], mac_addr[1], mac_addr[2],
 749                         mac_addr[3], mac_addr[4], mac_addr[5]);
 750                 eth_setenv_enetaddr("ethaddr", mac_addr);
 751         } else {
 752                 printf("ERROR: Did not find a valid mac address in e-fuse\n");
 753         }
 754
 755         __raw_writel(RMII_MODE_ENABLE, MAC_MII_SEL);
 756         __raw_writel(0x5D, GMII_SEL);
 757         return cpsw_register(&cpsw_data);
 758 }
 759 #endif /* CONFIG_DRIVER_TI_CPSW */
 760
 761 #if defined(CONFIG_NAND_AM33XX) && defined(CONFIG_CMD_SWITCH_ECC)
 762 /******************************************************************************
 763  * Command to switch between NAND HW and SW ecc
 764  *****************************************************************************/
 765 static int do_switch_ecc(cmd_tbl_t * cmdtp, int flag, int argc, char * const argv[])
 766 {
 767         int type = 0;
 768
 769         if (argc < 2)
 770                 goto usage;
 771
 772         if (strncmp(argv[1], "hw", 2) == 0) {
 773                 if (argc == 3)
 774                         type = simple_strtoul(argv[2], NULL, 10);
 775                 am33xx_nand_switch_ecc(NAND_ECC_HW, type);
 776         }
 777         else if (strncmp(argv[1], "sw", 2) == 0)
 778                 am33xx_nand_switch_ecc(NAND_ECC_SOFT, 0);
 779         else
 780                 goto usage;
 781
 782         return 0;
 783
 784 usage:
 785         printf("Usage: nandecc %s\n", cmdtp->usage);
 786         return 1;
 787 }
 788
 789 U_BOOT_CMD(
 790         nandecc, 3, 1,  do_switch_ecc,
 791         "Switch NAND ECC calculation algorithm b/w hardware and software",
 792         "[sw|hw <hw_type>] \n"
 793         "   [sw|hw]- Switch b/w hardware(hw) & software(sw) ecc algorithm\n"
 794         "   hw_type- 0 for Hamming code\n"
 795         "            1 for bch4\n"
 796         "            2 for bch8\n"
 797         "            3 for bch16\n"
 798 );
 799 #endif /* CONFIG_NAND_AM33XX && CONFIG_CMD_SWITCH_ECC */
 800
 801 enum {
 802         LED_STATE_INIT = -1,
 803         LED_STATE_OFF,
 804         LED_STATE_ON,
 805 };
 806
 807 void show_activity(int arg)
 808 {
 809         static int led_state = LED_STATE_INIT;
 810         static ulong last;
 811
 812         if (led_state == LED_STATE_INIT) {
 813                 last = get_timer(0);
 814                 gpio_set_value(TX48_LED_GPIO, 1);
 815                 led_state = LED_STATE_ON;
 816         } else {
 817                 if (get_timer(last) > CONFIG_SYS_HZ) {
 818                         last = get_timer(0);
 819                         if (led_state == LED_STATE_ON) {
 820                                 gpio_set_value(TX48_LED_GPIO, 0);
 821                         } else {
 822                                 gpio_set_value(TX48_LED_GPIO, 1);
 823                         }
 824                         led_state = 1 - led_state;
 825                 }
 826         }
 827 }
 828
 829 #ifdef CONFIG_OF_BOARD_SETUP
 830 #ifdef CONFIG_FDT_FIXUP_PARTITIONS
 831 #include <jffs2/jffs2.h>
 832 #include <mtd_node.h>
 833 struct node_info nodes[] = {
 834         { "ti,omap2-nand", MTD_DEV_TYPE_NAND, },
 835 };
 836
 837 #else
 838 #define fdt_fixup_mtdparts(b,n,c) do { } while (0)
 839 #endif /* CONFIG_FDT_FIXUP_PARTITIONS */
 840
 841 static void tx48_fixup_flexcan(void *blob)
 842 {
 843         const char *baseboard = getenv("baseboard");
 844
 845         if (baseboard && strcmp(baseboard, "stk5-v5") == 0)
 846                 return;
 847
 848         karo_fdt_del_prop(blob, "ti,dcan", 0x481cc000, "can-xcvr-enable");
 849         karo_fdt_del_prop(blob, "ti,dcan", 0x481d0000, "can-xcvr-enable");
 850 }
 851
 852 void ft_board_setup(void *blob, bd_t *bd)
 853 {
 854         fdt_fixup_mtdparts(blob, nodes, ARRAY_SIZE(nodes));
 855         fdt_fixup_ethernet(blob);
 856
 857         karo_fdt_fixup_touchpanel(blob);
 858         tx48_fixup_flexcan(blob);
 859 }
 860 #endif /* CONFIG_OF_BOARD_SETUP */