LG Optimus Black (P970) codename sniper support
[karo-tx-uboot.git] / board / lge / sniper / sniper.h
1 /*
2  * LG Optimus Black (P970) codename sniper board
3  *
4  * Copyright (C) 2015 Paul Kocialkowski <contact@paulk.fr>
5  *
6  * SPDX-License-Identifier:     GPL-2.0+
7  */
8
9 #ifndef _SNIPER_H_
10 #define _SNIPER_H_
11
12 #include <asm/arch/mux.h>
13
14 #define MUX_SNIPER() \
15         /* SDRC */ \
16         MUX_VAL(CP(SDRC_D0),            (IEN  | PTD | DIS | M0)) /* SDRC_D0 */\
17         MUX_VAL(CP(SDRC_D1),            (IEN  | PTD | DIS | M0)) /* SDRC_D1 */\
18         MUX_VAL(CP(SDRC_D2),            (IEN  | PTD | DIS | M0)) /* SDRC_D2 */\
19         MUX_VAL(CP(SDRC_D3),            (IEN  | PTD | DIS | M0)) /* SDRC_D3 */\
20         MUX_VAL(CP(SDRC_D4),            (IEN  | PTD | DIS | M0)) /* SDRC_D4 */\
21         MUX_VAL(CP(SDRC_D5),            (IEN  | PTD | DIS | M0)) /* SDRC_D5 */\
22         MUX_VAL(CP(SDRC_D6),            (IEN  | PTD | DIS | M0)) /* SDRC_D6 */\
23         MUX_VAL(CP(SDRC_D7),            (IEN  | PTD | DIS | M0)) /* SDRC_D7 */\
24         MUX_VAL(CP(SDRC_D8),            (IEN  | PTD | DIS | M0)) /* SDRC_D8 */\
25         MUX_VAL(CP(SDRC_D9),            (IEN  | PTD | DIS | M0)) /* SDRC_D9 */\
26         MUX_VAL(CP(SDRC_D10),           (IEN  | PTD | DIS | M0)) /* SDRC_D10 */\
27         MUX_VAL(CP(SDRC_D11),           (IEN  | PTD | DIS | M0)) /* SDRC_D11 */\
28         MUX_VAL(CP(SDRC_D12),           (IEN  | PTD | DIS | M0)) /* SDRC_D12 */\
29         MUX_VAL(CP(SDRC_D13),           (IEN  | PTD | DIS | M0)) /* SDRC_D13 */\
30         MUX_VAL(CP(SDRC_D14),           (IEN  | PTD | DIS | M0)) /* SDRC_D14 */\
31         MUX_VAL(CP(SDRC_D15),           (IEN  | PTD | DIS | M0)) /* SDRC_D15 */\
32         MUX_VAL(CP(SDRC_D16),           (IEN  | PTD | DIS | M0)) /* SDRC_D16 */\
33         MUX_VAL(CP(SDRC_D17),           (IEN  | PTD | DIS | M0)) /* SDRC_D17 */\
34         MUX_VAL(CP(SDRC_D18),           (IEN  | PTD | DIS | M0)) /* SDRC_D18 */\
35         MUX_VAL(CP(SDRC_D19),           (IEN  | PTD | DIS | M0)) /* SDRC_D19 */\
36         MUX_VAL(CP(SDRC_D20),           (IEN  | PTD | DIS | M0)) /* SDRC_D20 */\
37         MUX_VAL(CP(SDRC_D21),           (IEN  | PTD | DIS | M0)) /* SDRC_D21 */\
38         MUX_VAL(CP(SDRC_D22),           (IEN  | PTD | DIS | M0)) /* SDRC_D22 */\
39         MUX_VAL(CP(SDRC_D23),           (IEN  | PTD | DIS | M0)) /* SDRC_D23 */\
40         MUX_VAL(CP(SDRC_D24),           (IEN  | PTD | DIS | M0)) /* SDRC_D24 */\
41         MUX_VAL(CP(SDRC_D25),           (IEN  | PTD | DIS | M0)) /* SDRC_D25 */\
42         MUX_VAL(CP(SDRC_D26),           (IEN  | PTD | DIS | M0)) /* SDRC_D26 */\
43         MUX_VAL(CP(SDRC_D27),           (IEN  | PTD | DIS | M0)) /* SDRC_D27 */\
44         MUX_VAL(CP(SDRC_D28),           (IEN  | PTD | DIS | M0)) /* SDRC_D28 */\
45         MUX_VAL(CP(SDRC_D29),           (IEN  | PTD | DIS | M0)) /* SDRC_D29 */\
46         MUX_VAL(CP(SDRC_D30),           (IEN  | PTD | DIS | M0)) /* SDRC_D30 */\
47         MUX_VAL(CP(SDRC_D31),           (IEN  | PTD | DIS | M0)) /* SDRC_D31 */\
48         MUX_VAL(CP(SDRC_CLK),           (IEN  | PTD | DIS | M0)) /* SDRC_CLK */\
49         MUX_VAL(CP(SDRC_DQS0),          (IEN  | PTD | DIS | M0)) /* SDRC_DQS0 */\
50         MUX_VAL(CP(SDRC_DQS1),          (IEN  | PTD | DIS | M0)) /* SDRC_DQS1 */\
51         MUX_VAL(CP(SDRC_DQS2),          (IEN  | PTD | DIS | M0)) /* SDRC_DQS2 */\
52         MUX_VAL(CP(SDRC_DQS3),          (IEN  | PTD | DIS | M0)) /* SDRC_DQS3 */ \
53         /* GPMC */ \
54         MUX_VAL(CP(GPMC_A1),            (IDIS | PTU | DIS | M4)) /* GPIO_34: LCD_RESET_N */ \
55         MUX_VAL(CP(GPMC_A2),            (IEN  | PTU | DIS | M4)) /* GPIO_35: TOUCH_INT_N */ \
56         MUX_VAL(CP(GPMC_A3),            (IDIS | PTU | DIS | M4)) /* GPIO_36: VT_CAM_PWDN */ \
57         MUX_VAL(CP(GPMC_A4),            (IDIS | PTU | DIS | M4)) /* GPIO_37: CAM_SUBPM_EN */\
58         MUX_VAL(CP(GPMC_A5),            (IEN  | PTD | DIS | M4)) /* GPIO_38: MODEM_PWR_CHK */\
59         MUX_VAL(CP(GPMC_A6),            (IDIS | PTD | DIS | M4)) /* GPIO_39: MODEM_WAKE */\
60         MUX_VAL(CP(GPMC_A7),            (IEN  | PTU | DIS | M4)) /* GPIO_40: MUIC_INT_N */\
61         MUX_VAL(CP(GPMC_A8),            (IEN  | PTD | DIS | M4)) /* GPIO_41: GYRO_INT_N */\
62         MUX_VAL(CP(GPMC_A9),            (IEN  | PTD | EN  | M4)) /* GPIO_42: MOTION_INT_N */\
63         MUX_VAL(CP(GPMC_A10),           (IEN  | PTD | DIS | M4)) /* GPIO_43: BT_HOST_WAKEUP */\
64         MUX_VAL(CP(GPMC_D0),            (IEN  | PTD | DIS | M0)) /* GPMC_D0 */ \
65         MUX_VAL(CP(GPMC_D1),            (IEN  | PTD | DIS | M0)) /* GPMC_D1 */ \
66         MUX_VAL(CP(GPMC_D2),            (IEN  | PTD | DIS | M0)) /* GPMC_D2 */ \
67         MUX_VAL(CP(GPMC_D3),            (IEN  | PTD | DIS | M0)) /* GPMC_D3 */ \
68         MUX_VAL(CP(GPMC_D4),            (IEN  | PTD | DIS | M0)) /* GPMC_D4 */ \
69         MUX_VAL(CP(GPMC_D5),            (IEN  | PTD | DIS | M0)) /* GPMC_D5 */ \
70         MUX_VAL(CP(GPMC_D6),            (IEN  | PTD | DIS | M0)) /* GPMC_D6 */ \
71         MUX_VAL(CP(GPMC_D7),            (IEN  | PTD | DIS | M0)) /* GPMC_D7 */ \
72         MUX_VAL(CP(GPMC_D8),            (IEN  | PTD | DIS | M0)) /* GPMC_D8 */ \
73         MUX_VAL(CP(GPMC_D9),            (IEN  | PTD | DIS | M0)) /* GPMC_D9 */ \
74         MUX_VAL(CP(GPMC_D10),           (IEN  | PTD | DIS | M0)) /* GPMC_D10 */ \
75         MUX_VAL(CP(GPMC_D11),           (IEN  | PTD | DIS | M0)) /* GPMC_D11 */ \
76         MUX_VAL(CP(GPMC_D12),           (IEN  | PTD | DIS | M0)) /* GPMC_D12 */ \
77         MUX_VAL(CP(GPMC_D13),           (IEN  | PTD | DIS | M0)) /* GPMC_D13 */ \
78         MUX_VAL(CP(GPMC_D14),           (IEN  | PTD | DIS | M0)) /* GPMC_D14 */ \
79         MUX_VAL(CP(GPMC_NCS0),          (IDIS | PTD | DIS | M7)) \
80         MUX_VAL(CP(GPMC_NCS1),          (IDIS | PTD | DIS | M4)) /* GPIO_52: BT_WAKE_UP */ \
81         MUX_VAL(CP(GPMC_NCS2),          (IEN  | PTD | DIS | M4)) /* GPIO_53: LCD_TE */ \
82         MUX_VAL(CP(GPMC_NCS3),          (IDIS | PTD | DIS | M4)) /* GPIO_54: LCD_CS */ \
83         MUX_VAL(CP(GPMC_NCS4),          (IDIS | PTD | DIS | M4)) /* GPIO_55: BT_MAKER_ID */ \
84         MUX_VAL(CP(GPMC_NCS5),          (IDIS | PTD | DIS | M3)) /* GPIO_56: VIBE_PWM */ \
85         MUX_VAL(CP(GPMC_NCS6),          (IDIS | PTD | DIS | M4)) /* GPIO_57: VIBE_EN */ \
86         MUX_VAL(CP(GPMC_NCS7),          (IEN  | PTD | DIS | M4)) /* GPIO_58: COM_INT */ \
87         MUX_VAL(CP(GPMC_CLK),           (IDIS | PTD | DIS | M7)) /* SAFE_MODE */ \
88         MUX_VAL(CP(GPMC_NADV_ALE),      (IDIS | PTD | DIS | M7)) \
89         MUX_VAL(CP(GPMC_NOE),           (IDIS | PTD | DIS | M7)) \
90         MUX_VAL(CP(GPMC_NWE),           (IDIS | PTD | DIS | M7)) \
91         MUX_VAL(CP(GPMC_NBE0_CLE),      (IDIS | PTD | DIS | M4)) /* GPIO_60: PROXI_LDO_EN */ \
92         MUX_VAL(CP(GPMC_NBE1),          (IDIS | PTD | DIS | M4)) /* GPIO_61: VT_RESET_N */ \
93         MUX_VAL(CP(GPMC_NWP),           (IDIS | PTD | DIS | M4)) /* GPIO_62: LCD_CP_EN */ \
94         MUX_VAL(CP(GPMC_WAIT0),         (IEN  | PTU | EN  | M4)) \
95         MUX_VAL(CP(GPMC_WAIT1),         (IEN  | PTD | DIS | M4)) /* GPIO_63: ONENAND_INT */ \
96         MUX_VAL(CP(GPMC_WAIT2),         (IDIS | PTD | DIS | M2)) /* GPIO_64: UART4_TX_IPC */ \
97         MUX_VAL(CP(GPMC_WAIT3),         (IEN  | PTD | DIS | M2)) /* GPIO_65: UART4_RX_IPC */ \
98         /* DSS */ \
99         MUX_VAL(CP(DSS_PCLK),           (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
100         MUX_VAL(CP(DSS_HSYNC),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
101         MUX_VAL(CP(DSS_VSYNC),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
102         MUX_VAL(CP(DSS_ACBIAS),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
103         MUX_VAL(CP(DSS_DATA0),          (IDIS | PTD | DIS | M1)) /* DSI_DX0 */ \
104         MUX_VAL(CP(DSS_DATA1),          (IDIS | PTD | DIS | M1)) /* DSI_DY0 */ \
105         MUX_VAL(CP(DSS_DATA2),          (IDIS | PTD | DIS | M1)) /* DSI_DX1 */ \
106         MUX_VAL(CP(DSS_DATA3),          (IDIS | PTD | DIS | M1)) /* DSI_DY1 */ \
107         MUX_VAL(CP(DSS_DATA4),          (IDIS | PTD | DIS | M1)) /* DSI_DX2 */ \
108         MUX_VAL(CP(DSS_DATA5),          (IDIS | PTD | DIS | M1)) /* DSI_DY2 */ \
109         MUX_VAL(CP(DSS_DATA6),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
110         MUX_VAL(CP(DSS_DATA7),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
111         MUX_VAL(CP(DSS_DATA8),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
112         MUX_VAL(CP(DSS_DATA9),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
113         MUX_VAL(CP(DSS_DATA10),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
114         MUX_VAL(CP(DSS_DATA11),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
115         MUX_VAL(CP(DSS_DATA12),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
116         MUX_VAL(CP(DSS_DATA13),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
117         MUX_VAL(CP(DSS_DATA14),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
118         MUX_VAL(CP(DSS_DATA15),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
119         MUX_VAL(CP(DSS_DATA16),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
120         MUX_VAL(CP(DSS_DATA17),         (IDIS | PTD | DIS | M4)) /* GPIO_87: MIC_SEL */ \
121         MUX_VAL(CP(DSS_DATA18),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
122         MUX_VAL(CP(DSS_DATA19),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
123         MUX_VAL(CP(DSS_DATA20),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
124         MUX_VAL(CP(DSS_DATA21),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
125         MUX_VAL(CP(DSS_DATA22),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
126         MUX_VAL(CP(DSS_DATA23),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
127         /* CAM */ \
128         MUX_VAL(CP(CAM_HS),             (IEN  | PTD | EN  | M0)) /* CAM_HS */ \
129         MUX_VAL(CP(CAM_VS),             (IEN  | PTD | EN  | M0)) /* CAM_VS */ \
130         MUX_VAL(CP(CAM_XCLKA),          (IDIS | PTD | DIS | M0)) /* CAM_XCLKA */ \
131         MUX_VAL(CP(CAM_PCLK),           (IEN  | PTD | EN  | M0)) /* CAM_PCLK */ \
132         MUX_VAL(CP(CAM_FLD),            (IDIS | PTU | DIS | M4)) /* GPIO_98: 5M_RESET_N */ \
133         MUX_VAL(CP(CAM_D0),             (IEN  | PTD | DIS | M2)) /* CSI2_DX2 */ \
134         MUX_VAL(CP(CAM_D1),             (IEN  | PTD | DIS | M2)) /* CSI2_DY2 */ \
135         MUX_VAL(CP(CAM_D2),             (IDIS | PTD | EN  | M4)) /* GPIO_101: IFX_USB_VBUS_EN */ \
136         MUX_VAL(CP(CAM_D3),             (IDIS | PTD | DIS | M7)) /* SAFE_MODE */ \
137         MUX_VAL(CP(CAM_D4),             (IEN  | PTD | DIS | M0)) /* CAM_D4 */ \
138         MUX_VAL(CP(CAM_D5),             (IEN  | PTD | DIS | M0)) /* CAM_D5 */ \
139         MUX_VAL(CP(CAM_D6),             (IEN  | PTD | DIS | M0)) /* CAM_D6 */ \
140         MUX_VAL(CP(CAM_D7),             (IEN  | PTD | DIS | M0)) /* CAM_D7 */ \
141         MUX_VAL(CP(CAM_D8),             (IEN  | PTD | DIS | M0)) /* CAM_D8 */ \
142         MUX_VAL(CP(CAM_D9),             (IEN  | PTD | DIS | M0)) /* CAM_D9 */ \
143         MUX_VAL(CP(CAM_D10),            (IEN  | PTD | DIS | M0)) /* CAM_D10 */ \
144         MUX_VAL(CP(CAM_D11),            (IEN  | PTD | DIS | M0)) /* CAM_D11 */ \
145         MUX_VAL(CP(CAM_XCLKB),          (IEN  | PTD | DIS | M0)) /* CAM_XCLKB */ \
146         MUX_VAL(CP(CAM_WEN),            (IDIS | PTD | DIS | M4)) /* GPIO_167: 5M_CAM_VCN_EN */ \
147         MUX_VAL(CP(CAM_STROBE),         (IEN  | PTD | DIS | M7)) /* SAFE_MODE */ \
148         /* CSI2 */ \
149         MUX_VAL(CP(CSI2_DX0),           (IEN  | PTD | DIS | M0)) /* CSI2_DX0 */ \
150         MUX_VAL(CP(CSI2_DY0),           (IEN  | PTD | DIS | M0)) /* CSI2_DY0 */ \
151         MUX_VAL(CP(CSI2_DX1),           (IEN  | PTD | DIS | M0)) /* CSI2_DX1 */ \
152         MUX_VAL(CP(CSI2_DY1),           (IEN  | PTD | DIS | M0)) /* CSI2_DY1 */ \
153         /* MCBSP2 */ \
154         MUX_VAL(CP(MCBSP2_FSX),         (IEN  | PTD | DIS | M0)) /* MCBSP2_FSX */ \
155         MUX_VAL(CP(MCBSP2_CLKX),        (IEN  | PTD | DIS | M0)) /* MCBSP2_CLKX */ \
156         MUX_VAL(CP(MCBSP2_DR),          (IEN  | PTD | DIS | M0)) /* MCBSP2_DR */ \
157         MUX_VAL(CP(MCBSP2_DX),          (IDIS | PTD | DIS | M0)) /* MCBSP2_DX */ \
158         /* MMC1 */ \
159         MUX_VAL(CP(MMC1_CLK),           (IDIS | PTD | DIS | M0)) /* MMC1_CLK */ \
160         MUX_VAL(CP(MMC1_CMD),           (IEN  | PTU | DIS | M0)) /* MMC1_CMD */ \
161         MUX_VAL(CP(MMC1_DAT0),          (IEN  | PTU | DIS | M0)) /* MMC1_DAT0 */ \
162         MUX_VAL(CP(MMC1_DAT1),          (IEN  | PTU | DIS | M0)) /* MMC1_DAT1 */ \
163         MUX_VAL(CP(MMC1_DAT2),          (IEN  | PTU | DIS | M0)) /* MMC1_DAT2 */ \
164         MUX_VAL(CP(MMC1_DAT3),          (IEN  | PTU | DIS | M0)) /* MMC1_DAT3 */ \
165         MUX_VAL(CP(MMC1_DAT4),          (IEN  | PTD | DIS | M7)) /* SAFE_MODE */ \
166         MUX_VAL(CP(MMC1_DAT5),          (IEN  | PTD | DIS | M7)) /* SAFE_MODE */ \
167         MUX_VAL(CP(MMC1_DAT6),          (IEN  | PTD | DIS | M7)) /* SAFE_MODE */ \
168         MUX_VAL(CP(MMC1_DAT7),          (IEN  | PTD | DIS | M7)) /* SAFE_MODE */ \
169         /* MMC2 */ \
170         MUX_VAL(CP(MMC2_CLK),           (IEN  | PTD | DIS | M0)) /* MMC2_CLK */ \
171         MUX_VAL(CP(MMC2_CMD),           (IEN  | PTD | DIS | M0)) /* MMC2_CMD */ \
172         MUX_VAL(CP(MMC2_DAT0),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT0 */ \
173         MUX_VAL(CP(MMC2_DAT1),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT1 */ \
174         MUX_VAL(CP(MMC2_DAT2),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT2 */ \
175         MUX_VAL(CP(MMC2_DAT3),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT3 */ \
176         MUX_VAL(CP(MMC2_DAT4),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT4 */ \
177         MUX_VAL(CP(MMC2_DAT5),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT5 */ \
178         MUX_VAL(CP(MMC2_DAT6),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT6 */ \
179         MUX_VAL(CP(MMC2_DAT7),          (IEN  | PTD | DIS | M0)) /* MMC2_DAT7 */ \
180         /* MCBSP3 */ \
181         MUX_VAL(CP(MCBSP3_DX),          (IDIS | PTD | DIS | M0)) /* MCBSP3_DX */ \
182         MUX_VAL(CP(MCBSP3_DR),          (IEN  | PTD | DIS | M0)) /* MCBSP3_DR */ \
183         MUX_VAL(CP(MCBSP3_CLKX),        (IEN  | PTD | DIS | M0)) /* MCBSP3_CLKX */ \
184         MUX_VAL(CP(MCBSP3_FSX),         (IEN  | PTD | DIS | M0)) /* MCBSP3_FSX */ \
185         /* UART2 */ \
186         MUX_VAL(CP(UART2_CTS),          (IEN  | PTU | DIS | M0)) /* UART2_CTS */ \
187         MUX_VAL(CP(UART2_RTS),          (IDIS | PTU | DIS | M0)) /* UART2_RTS */ \
188         MUX_VAL(CP(UART2_TX),           (IDIS | PTD | DIS | M0)) /* UART2_TX */ \
189         MUX_VAL(CP(UART2_RX),           (IEN  | PTD | DIS | M0)) /* UART2_RX */ \
190         /* UART1 */ \
191         MUX_VAL(CP(UART1_TX),           (IDIS | PTU | DIS | M0)) /* UART1_TX */ \
192         MUX_VAL(CP(UART1_RTS),          (IDIS | PTU | DIS | M0)) /* UART1_RTS */ \
193         MUX_VAL(CP(UART1_CTS),          (IEN  | PTU | DIS | M0)) /* UART1_CTS */ \
194         MUX_VAL(CP(UART1_RX),           (IEN  | PTU | DIS | M0)) /* UART1_RX */ \
195         /* MCBSP4 */ \
196         MUX_VAL(CP(MCBSP4_CLKX),        (IDIS | PTD | DIS | M4)) /* GPIO_152: GPS_PWR_ON */ \
197         MUX_VAL(CP(MCBSP4_DR),          (IDIS | PTD | DIS | M4)) /* GPIO_153: GPS_RESET_N */ \
198         MUX_VAL(CP(MCBSP4_DX),          (IDIS | PTD | DIS | M4)) /* GPIO_154: FLASH_LED_TORCH */ \
199         MUX_VAL(CP(MCBSP4_FSX),         (IDIS | PTD | DIS | M4)) /* GPIO_155: FLASH_LED_EN */ \
200         /* MCBSP1 */ \
201         MUX_VAL(CP(MCBSP1_CLKR),        (IEN  | PTD | DIS | M0)) /* MCBSP1_CLKR */ \
202         MUX_VAL(CP(MCBSP1_FSR),         (IEN  | PTD | DIS | M0)) /* MCBSP1_FSR */ \
203         MUX_VAL(CP(MCBSP1_DX),          (IDIS | PTD | DIS | M0)) /* MCBSP1_DX */ \
204         MUX_VAL(CP(MCBSP1_DR),          (IEN  | PTD | DIS | M0)) /* MCBSP1_DR */ \
205         MUX_VAL(CP(MCBSP_CLKS),         (IDIS | PTD | DIS | M7)) /* SAFE_MODE */ \
206         MUX_VAL(CP(MCBSP1_FSX),         (IDIS | PTD | DIS | M4)) /* GPIO_161: OMAP_UART_SW */ \
207         MUX_VAL(CP(MCBSP1_CLKX),        (IDIS | PTD | DIS | M4)) /* GPIO_162: IFX_UART_SW */ \
208         /* UART3 */ \
209         MUX_VAL(CP(UART3_CTS_RCTX),     (IEN  | PTD | EN  | M4)) /* GPIO_163: HOOK_DIG */ \
210         MUX_VAL(CP(UART3_RTS_SD),       (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
211         MUX_VAL(CP(UART3_RX_IRRX),      (IEN  | PTD | DIS | M0)) /* UART3_RX_IRRX */ \
212         MUX_VAL(CP(UART3_TX_IRTX),      (IDIS | PTD | DIS | M0)) /* UART3_TX_IRTX */ \
213         /* HSUSB0 */ \
214         MUX_VAL(CP(HSUSB0_CLK),         (IEN  | PTD | EN  | M0)) /* HSUSB0_CLK */\
215         MUX_VAL(CP(HSUSB0_STP),         (IDIS | PTD | DIS | M0)) /* HSUSB0_STP */\
216         MUX_VAL(CP(HSUSB0_DIR),         (IEN  | PTD | EN  | M0)) /* HSUSB0_DIR */\
217         MUX_VAL(CP(HSUSB0_NXT),         (IEN  | PTD | EN  | M0)) /* HSUSB0_NXT */\
218         MUX_VAL(CP(HSUSB0_DATA0),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA0 */\
219         MUX_VAL(CP(HSUSB0_DATA1),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA1 */\
220         MUX_VAL(CP(HSUSB0_DATA2),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA2 */\
221         MUX_VAL(CP(HSUSB0_DATA3),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA3 */\
222         MUX_VAL(CP(HSUSB0_DATA4),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA4 */\
223         MUX_VAL(CP(HSUSB0_DATA5),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA5 */\
224         MUX_VAL(CP(HSUSB0_DATA6),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA6 */\
225         MUX_VAL(CP(HSUSB0_DATA7),       (IEN  | PTD | EN  | M0)) /* HSUSB0_DATA7 */ \
226         /* I2C1 */ \
227         MUX_VAL(CP(I2C1_SCL),           (IEN  | PTU | EN  | M0)) /* I2C1_SCL */ \
228         MUX_VAL(CP(I2C1_SDA),           (IEN  | PTU | EN  | M0)) /* I2C1_SDA */ \
229         /* I2C2 */ \
230         MUX_VAL(CP(I2C2_SCL),           (IEN  | PTU | DIS | M0)) /* I2C2_SCL */ \
231         MUX_VAL(CP(I2C2_SDA),           (IEN  | PTU | DIS | M0)) /* I2C2_SDA */ \
232         /* I2C3 */ \
233         MUX_VAL(CP(I2C3_SCL),           (IEN  | PTU | DIS | M0)) /* I2C3_SCL */ \
234         MUX_VAL(CP(I2C3_SDA),           (IEN  | PTU | DIS | M0)) /* I2C3_SDA */ \
235         /* I2C4 */ \
236         MUX_VAL(CP(I2C4_SCL),           (IEN  | PTU | EN  | M0)) /* I2C4_SCL */ \
237         MUX_VAL(CP(I2C4_SDA),           (IEN  | PTU | EN  | M0)) /* I2C4_SDA */ \
238         /* HDQ */ \
239         MUX_VAL(CP(HDQ_SIO),            (IEN  | PTD | EN  | M4)) /* GPIO_170: EAR_SENSE */ \
240         /* MCSPI1 */ \
241         MUX_VAL(CP(MCSPI1_CLK),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
242         MUX_VAL(CP(MCSPI1_SIMO),        (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
243         MUX_VAL(CP(MCSPI1_SOMI),        (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
244         MUX_VAL(CP(MCSPI1_CS0),         (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
245         MUX_VAL(CP(MCSPI1_CS1),         (IEN  | PTU | DIS | M4)) /* GPIO_175: GAUGE_INT  */ \
246         MUX_VAL(CP(MCSPI1_CS2),         (IEN  | PTU | DIS | M4)) /* GPIO_176: MODEM_SEND */ \
247         MUX_VAL(CP(MCSPI1_CS3),         (IDIS | PTU | DIS | M4)) /* GPIO_177: MODEM_CHK */ \
248         MUX_VAL(CP(MCSPI2_CLK),         (IEN  | PTD | EN  | M0)) /* MCSPI2_CLK */ \
249         MUX_VAL(CP(MCSPI2_SIMO),        (IDIS | PTD | DIS | M0)) /* MCSPI2_SIMO */ \
250         MUX_VAL(CP(MCSPI2_SOMI),        (IEN  | PTD | DIS | M0)) /* MCSPI2_SOMI */ \
251         MUX_VAL(CP(MCSPI2_CS0),         (IDIS | PTU | DIS | M4)) /* GPIO_181: WLAN_WAKEUP */ \
252         MUX_VAL(CP(MCSPI2_CS1),         (IDIS | PTD | DIS | M4)) /* GPIO_182: USIF1_SW */ \
253         /* SYS */ \
254         MUX_VAL(CP(SYS_32K),            (IEN  | PTD | DIS | M0)) /* SYS_32K */ \
255         MUX_VAL(CP(SYS_CLKREQ),         (IEN  | PTD | DIS | M0)) /* SYS_CLKREQ */ \
256         MUX_VAL(CP(SYS_NIRQ),           (IEN  | PTU | EN  | M0)) /* SYS_NIRQ */ \
257         MUX_VAL(CP(SYS_BOOT0),          (IEN  | PTU | EN  | M7)) /* SAFE_MODE */ \
258         MUX_VAL(CP(SYS_BOOT1),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
259         MUX_VAL(CP(SYS_BOOT2),          (IEN  | PTU | EN  | M7)) /* SAFE_MODE */ \
260         MUX_VAL(CP(SYS_BOOT3),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
261         MUX_VAL(CP(SYS_BOOT4),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
262         MUX_VAL(CP(SYS_BOOT5),          (IEN  | PTD | EN  | M7)) /* SAFE_MODE */ \
263         MUX_VAL(CP(SYS_BOOT6),          (IEN  | PTU | EN  | M7)) /* SAFE_MODE */ \
264         MUX_VAL(CP(SYS_OFF_MODE),       (IDIS | PTD | DIS | M0)) /* SYS_OFF_MODE */ \
265         MUX_VAL(CP(SYS_CLKOUT1),        (IEN  | PTU | DIS | M4)) /* GPIO_10: MICROSD_DET_N */ \
266         MUX_VAL(CP(SYS_CLKOUT2),        (IDIS | PTD | EN  | M7)) /* SAFE_MODE */ \
267         /* JTAG */ \
268         MUX_VAL(CP(JTAG_NTRST),         (IEN  | PTD | DIS | M0)) /* JTAG_NTRST */ \
269         MUX_VAL(CP(JTAG_TCK),           (IEN  | PTD | DIS | M0)) /* JTAG_TCK */ \
270         MUX_VAL(CP(JTAG_TMS),           (IEN  | PTU | EN  | M0)) /* JTAG_TMS */ \
271         MUX_VAL(CP(JTAG_TDI),           (IEN  | PTU | EN  | M0)) /* JTAG_TDI */ \
272         MUX_VAL(CP(JTAG_EMU0),          (IEN  | PTU | DIS | M0)) /* JTAG_EMU0 */ \
273         MUX_VAL(CP(JTAG_EMU1),          (IEN  | PTU | DIS | M0)) /* JTAG_EMU1 */ \
274         /* ETK */ \
275         MUX_VAL(CP(ETK_CLK_ES2),        (IEN  | PTD | DIS | M2)) /* SDMMC3_CLK */ \
276         MUX_VAL(CP(ETK_CTL_ES2),        (IEN  | PTU | EN  | M2)) /* SDMMC3_CMD */ \
277         MUX_VAL(CP(ETK_D0_ES2),         (IEN  | PTD | EN  | M4)) /* GPIO_14: PROX_OUT */ \
278         MUX_VAL(CP(ETK_D1_ES2),         (IEN  | PTU | DIS | M4)) /* GPIO_15: CHG_STATUS_N_OMAP */ \
279         MUX_VAL(CP(ETK_D2_ES2),         (IEN  | PTD | DIS | M4)) /* GPIO_16: BT_EN */ \
280         MUX_VAL(CP(ETK_D3_ES2),         (IEN  | PTU | DIS | M2)) /* SDMMC3_DAT3 */ \
281         MUX_VAL(CP(ETK_D4_ES2),         (IEN  | PTU | DIS | M2)) /* SDMMC3_DAT0 */ \
282         MUX_VAL(CP(ETK_D5_ES2),         (IEN  | PTU | DIS | M2)) /* SDMMC3_DAT1 */ \
283         MUX_VAL(CP(ETK_D6_ES2),         (IEN  | PTU | DIS | M2)) /* SDMMC3_DAT2 */ \
284         MUX_VAL(CP(ETK_D7_ES2),         (IEN  | PTD | EN  | M4)) /* GPIO_21: IPC_SRDY */ \
285         MUX_VAL(CP(ETK_D8_ES2),         (IDIS | PTD | DIS | M4)) /* GPIO_22: IPC_MRDY */ \
286         MUX_VAL(CP(ETK_D9_ES2),         (IDIS | PTD | DIS | M4)) /* GPIO_23: WLAN_EN */ \
287         MUX_VAL(CP(ETK_D10_ES2),        (IEN  | PTD | EN  | M4)) /* GPIO_24: WLAN_HOST_WAKEUP */ \
288         MUX_VAL(CP(ETK_D11_ES2),        (IDIS | PTD | DIS | M4)) /* GPIO_25: CHG_EN_SET_N_OMAP */ \
289         MUX_VAL(CP(ETK_D12_ES2),        (IDIS | PTD | DIS | M4)) /* GPIO_26: IFX_RESET_1.8V */ \
290         MUX_VAL(CP(ETK_D13_ES2),        (IDIS | PTD | DIS | M4)) /* GPIO_27: IFX_PWRON_1.8V */ \
291         MUX_VAL(CP(ETK_D14_ES2),        (IEN  | PTU | EN  | M4)) /* GPIO_28: CRADLE_DETECT_N */ \
292         MUX_VAL(CP(ETK_D15_ES2),        (IEN  | PTU | EN  | M4)) /* GPIO_29: CRADLE_DETECT_S */ \
293         /* D2D */ \
294         MUX_VAL(CP(D2D_MCAD0),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD0 */ \
295         MUX_VAL(CP(D2D_MCAD1),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD1 */ \
296         MUX_VAL(CP(D2D_MCAD2),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD2 */ \
297         MUX_VAL(CP(D2D_MCAD3),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD3 */ \
298         MUX_VAL(CP(D2D_MCAD4),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD4 */ \
299         MUX_VAL(CP(D2D_MCAD5),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD5 */ \
300         MUX_VAL(CP(D2D_MCAD6),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD6 */ \
301         MUX_VAL(CP(D2D_MCAD7),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD7 */ \
302         MUX_VAL(CP(D2D_MCAD8),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD8 */ \
303         MUX_VAL(CP(D2D_MCAD9),          (IEN  | PTD | EN  | M0)) /* D2D_MCAD9 */ \
304         MUX_VAL(CP(D2D_MCAD10),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD10 */ \
305         MUX_VAL(CP(D2D_MCAD11),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD11 */ \
306         MUX_VAL(CP(D2D_MCAD12),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD12 */ \
307         MUX_VAL(CP(D2D_MCAD13),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD13 */ \
308         MUX_VAL(CP(D2D_MCAD14),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD14 */ \
309         MUX_VAL(CP(D2D_MCAD15),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD15 */ \
310         MUX_VAL(CP(D2D_MCAD16),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD16 */ \
311         MUX_VAL(CP(D2D_MCAD17),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD17 */ \
312         MUX_VAL(CP(D2D_MCAD18),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD18 */ \
313         MUX_VAL(CP(D2D_MCAD19),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD19 */ \
314         MUX_VAL(CP(D2D_MCAD20),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD20 */ \
315         MUX_VAL(CP(D2D_MCAD21),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD21 */ \
316         MUX_VAL(CP(D2D_MCAD22),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD22 */ \
317         MUX_VAL(CP(D2D_MCAD23),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD23 */ \
318         MUX_VAL(CP(D2D_MCAD24),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD24 */ \
319         MUX_VAL(CP(D2D_MCAD25),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD25 */ \
320         MUX_VAL(CP(D2D_MCAD26),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD26 */ \
321         MUX_VAL(CP(D2D_MCAD27),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD27 */ \
322         MUX_VAL(CP(D2D_MCAD28),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD28 */ \
323         MUX_VAL(CP(D2D_MCAD29),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD29 */ \
324         MUX_VAL(CP(D2D_MCAD30),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD30 */ \
325         MUX_VAL(CP(D2D_MCAD31),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD31 */ \
326         MUX_VAL(CP(D2D_MCAD32),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD32 */ \
327         MUX_VAL(CP(D2D_MCAD33),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD33 */ \
328         MUX_VAL(CP(D2D_MCAD34),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD34 */ \
329         MUX_VAL(CP(D2D_MCAD35),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD35 */ \
330         MUX_VAL(CP(D2D_MCAD36),         (IEN  | PTD | EN  | M0)) /* D2D_MCAD36 */ \
331         MUX_VAL(CP(D2D_CLK26MI),        (IDIS | PTD | DIS | M0)) /* D2D_CLK26MI */ \
332         MUX_VAL(CP(D2D_NRESPWRON),      (IEN  | PTU | EN  | M0)) /* D2D_NRESPWRON */ \
333         MUX_VAL(CP(D2D_NRESWARM),       (IDIS | PTU | DIS | M0)) /* D2D_NRESWARM */ \
334         MUX_VAL(CP(D2D_ARM9NIRQ),       (IDIS | PTD | DIS | M0)) /* D2D_ARM9NIRQ */ \
335         MUX_VAL(CP(D2D_UMA2P6FIQ),      (IDIS | PTD | DIS | M0)) /* D2D_UMA2P6FIQ */ \
336         MUX_VAL(CP(D2D_SPINT),          (IEN  | PTD | DIS | M0)) /* D2D_SPINT */ \
337         MUX_VAL(CP(D2D_FRINT),          (IEN  | PTD | DIS | M0)) /* D2D_FRINT */ \
338         MUX_VAL(CP(D2D_DMAREQ0),        (IDIS | PTD | DIS | M0)) /* D2D_DMAREQ0 */ \
339         MUX_VAL(CP(D2D_DMAREQ1),        (IDIS | PTD | DIS | M0)) /* D2D_DMAREQ1 */ \
340         MUX_VAL(CP(D2D_DMAREQ2),        (IDIS | PTD | DIS | M0)) /* D2D_DMAREQ2 */ \
341         MUX_VAL(CP(D2D_DMAREQ3),        (IDIS | PTD | DIS | M0)) /* D2D_DMAREQ3 */ \
342         MUX_VAL(CP(D2D_N3GTRST),        (IEN  | PTD | DIS | M0)) /* D2D_N3GTRST */ \
343         MUX_VAL(CP(D2D_N3GTDI),         (IEN  | PTU | EN  | M0)) /* D2D_N3GTDI */ \
344         MUX_VAL(CP(D2D_N3GTDO),         (IDIS | PTD | DIS | M0)) /* D2D_N3GTDO */ \
345         MUX_VAL(CP(D2D_N3GTMS),         (IEN  | PTU | EN  | M0)) /* D2D_N3GTMS */ \
346         MUX_VAL(CP(D2D_N3GTCK),         (IEN  | PTD | DIS | M0)) /* D2D_N3GTCK */ \
347         MUX_VAL(CP(D2D_N3GRTCK),        (IEN  | PTD | DIS | M0)) /* D2D_N3GRTCK */ \
348         MUX_VAL(CP(D2D_MSTDBY),         (IEN  | PTU | EN  | M0)) /* D2D_MSTDBY */ \
349         MUX_VAL(CP(D2D_SWAKEUP),        (IEN  | PTD | EN  | M0)) /* D2D_SWAKEUP */ \
350         MUX_VAL(CP(D2D_IDLEREQ),        (IEN  | PTD | DIS | M0)) /* D2D_IDLEREQ */ \
351         MUX_VAL(CP(D2D_IDLEACK),        (IEN  | PTU | EN  | M0)) /* D2D_IDLEACK */ \
352         MUX_VAL(CP(D2D_MWRITE),         (IEN  | PTD | DIS | M0)) /* D2D_MWRITE */ \
353         MUX_VAL(CP(D2D_SWRITE),         (IEN  | PTD | DIS | M0)) /* D2D_SWRITE */ \
354         MUX_VAL(CP(D2D_MREAD),          (IEN  | PTD | DIS | M0)) /* D2D_MREAD */ \
355         MUX_VAL(CP(D2D_SREAD),          (IEN  | PTD | DIS | M0)) /* D2D_SREAD */ \
356         MUX_VAL(CP(D2D_MBUSFLAG),       (IEN  | PTD | DIS | M0)) /* D2D_MBUSFLAG */ \
357         MUX_VAL(CP(D2D_SBUSFLAG),       (IEN  | PTD | DIS | M0)) /* D2D_SBUSFLAG */ \
358         MUX_VAL(CP(SDRC_CKE0),          (IDIS | PTU | DIS | M0)) /* SDRC_CKE0 */ \
359         MUX_VAL(CP(SDRC_CKE1),          (IDIS | PTU | DIS | M0)) /* SDRC_CKE1 */ \
360         MUX_VAL(CP(GPIO127),            (IEN  | PTD | DIS | M7)) /* SAFE_MODE */ \
361         MUX_VAL(CP(GPIO126),            (IDIS | PTD | DIS | M4)) /* GPIO_126: OMAP_SEND */ \
362         MUX_VAL(CP(GPIO128),            (IDIS | PTD | DIS | M4)) /* GPIO_128: KEY_LED_RESET */ \
363         MUX_VAL(CP(GPIO129),            (IEN  | PTD | DIS | M4)) /* GPIO_129: MODEM_AP_WAKE */
364
365 #endif