board/tqc/tqm85xx/tqm85xx.c

   1 /*
   2  * (C) Copyright 2008 Wolfgang Grandegger <wg@denx.de>
   3  *
   4  * (C) Copyright 2006
   5  * Thomas Waehner, TQ-Systems GmbH, thomas.waehner@tqs.de.
   6  *
   7  * (C) Copyright 2005
   8  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   9  *
  10  * Copyright 2004 Freescale Semiconductor.
  11  * (C) Copyright 2002,2003, Motorola Inc.
  12  * Xianghua Xiao, (X.Xiao@motorola.com)
  13  *
  14  * (C) Copyright 2002 Scott McNutt <smcnutt@artesyncp.com>
  15  *
  16  * See file CREDITS for list of people who contributed to this
  17  * project.
  18  *
  19  * This program is free software; you can redistribute it and/or
  20  * modify it under the terms of the GNU General Public License as
  21  * published by the Free Software Foundation; either version 2 of
  22  * the License, or (at your option) any later version.
  23  *
  24  * This program is distributed in the hope that it will be useful,
  25  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  26  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  27  * GNU General Public License for more details.
  28  *
  29  * You should have received a copy of the GNU General Public License
  30  * along with this program; if not, write to the Free Software
  31  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  32  * MA 02111-1307 USA
  33  */
  34
  35 #include <common.h>
  36 #include <pci.h>
  37 #include <asm/processor.h>
  38 #include <asm/immap_85xx.h>
  39 #include <asm/fsl_pci.h>
  40 #include <asm/io.h>
  41 #include <ioports.h>
  42 #include <flash.h>
  43 #include <libfdt.h>
  44 #include <fdt_support.h>
  45 #include <netdev.h>
  46
  47 DECLARE_GLOBAL_DATA_PTR;
  48
  49 extern flash_info_t flash_info[];       /* FLASH chips info */
  50
  51 void local_bus_init (void);
  52 ulong flash_get_size (ulong base, int banknum);
  53
  54 #ifdef CONFIG_PS2MULT
  55 void ps2mult_early_init (void);
  56 #endif
  57
  58 #ifdef CONFIG_CPM2
  59 /*
  60  * I/O Port configuration table
  61  *
  62  * if conf is 1, then that port pin will be configured at boot time
  63  * according to the five values podr/pdir/ppar/psor/pdat for that entry
  64  */
  65
  66 const iop_conf_t iop_conf_tab[4][32] = {
  67
  68         /* Port A: conf, ppar, psor, pdir, podr, pdat */
  69         {
  70          {1, 1, 1, 0, 0, 0},    /* PA31: FCC1 MII COL */
  71          {1, 1, 1, 0, 0, 0},    /* PA30: FCC1 MII CRS */
  72          {1, 1, 1, 1, 0, 0},    /* PA29: FCC1 MII TX_ER */
  73          {1, 1, 1, 1, 0, 0},    /* PA28: FCC1 MII TX_EN */
  74          {1, 1, 1, 0, 0, 0},    /* PA27: FCC1 MII RX_DV */
  75          {1, 1, 1, 0, 0, 0},    /* PA26: FCC1 MII RX_ER */
  76          {0, 1, 0, 1, 0, 0},    /* PA25: FCC1 ATMTXD[0] */
  77          {0, 1, 0, 1, 0, 0},    /* PA24: FCC1 ATMTXD[1] */
  78          {0, 1, 0, 1, 0, 0},    /* PA23: FCC1 ATMTXD[2] */
  79          {0, 1, 0, 1, 0, 0},    /* PA22: FCC1 ATMTXD[3] */
  80          {1, 1, 0, 1, 0, 0},    /* PA21: FCC1 MII TxD[3] */
  81          {1, 1, 0, 1, 0, 0},    /* PA20: FCC1 MII TxD[2] */
  82          {1, 1, 0, 1, 0, 0},    /* PA19: FCC1 MII TxD[1] */
  83          {1, 1, 0, 1, 0, 0},    /* PA18: FCC1 MII TxD[0] */
  84          {1, 1, 0, 0, 0, 0},    /* PA17: FCC1 MII RxD[0] */
  85          {1, 1, 0, 0, 0, 0},    /* PA16: FCC1 MII RxD[1] */
  86          {1, 1, 0, 0, 0, 0},    /* PA15: FCC1 MII RxD[2] */
  87          {1, 1, 0, 0, 0, 0},    /* PA14: FCC1 MII RxD[3] */
  88          {0, 1, 0, 0, 0, 0},    /* PA13: FCC1 ATMRXD[3] */
  89          {0, 1, 0, 0, 0, 0},    /* PA12: FCC1 ATMRXD[2] */
  90          {0, 1, 0, 0, 0, 0},    /* PA11: FCC1 ATMRXD[1] */
  91          {0, 1, 0, 0, 0, 0},    /* PA10: FCC1 ATMRXD[0] */
  92          {0, 1, 1, 1, 0, 0},    /* PA9 : FCC1 L1TXD */
  93          {0, 1, 1, 0, 0, 0},    /* PA8 : FCC1 L1RXD */
  94          {0, 0, 0, 1, 0, 0},    /* PA7 : PA7 */
  95          {0, 1, 1, 1, 0, 0},    /* PA6 : TDM A1 L1RSYNC */
  96          {0, 0, 0, 1, 0, 0},    /* PA5 : PA5 */
  97          {0, 0, 0, 1, 0, 0},    /* PA4 : PA4 */
  98          {0, 0, 0, 1, 0, 0},    /* PA3 : PA3 */
  99          {0, 0, 0, 1, 0, 0},    /* PA2 : PA2 */
 100          {0, 0, 0, 0, 0, 0},    /* PA1 : FREERUN */
 101          {0, 0, 0, 1, 0, 0}     /* PA0 : PA0 */
 102          },
 103
 104         /* Port B: conf, ppar, psor, pdir, podr, pdat */
 105         {
 106          {1, 1, 0, 1, 0, 0},    /* PB31: FCC2 MII TX_ER */
 107          {1, 1, 0, 0, 0, 0},    /* PB30: FCC2 MII RX_DV */
 108          {1, 1, 1, 1, 0, 0},    /* PB29: FCC2 MII TX_EN */
 109          {1, 1, 0, 0, 0, 0},    /* PB28: FCC2 MII RX_ER */
 110          {1, 1, 0, 0, 0, 0},    /* PB27: FCC2 MII COL */
 111          {1, 1, 0, 0, 0, 0},    /* PB26: FCC2 MII CRS */
 112          {1, 1, 0, 1, 0, 0},    /* PB25: FCC2 MII TxD[3] */
 113          {1, 1, 0, 1, 0, 0},    /* PB24: FCC2 MII TxD[2] */
 114          {1, 1, 0, 1, 0, 0},    /* PB23: FCC2 MII TxD[1] */
 115          {1, 1, 0, 1, 0, 0},    /* PB22: FCC2 MII TxD[0] */
 116          {1, 1, 0, 0, 0, 0},    /* PB21: FCC2 MII RxD[0] */
 117          {1, 1, 0, 0, 0, 0},    /* PB20: FCC2 MII RxD[1] */
 118          {1, 1, 0, 0, 0, 0},    /* PB19: FCC2 MII RxD[2] */
 119          {1, 1, 0, 0, 0, 0},    /* PB18: FCC2 MII RxD[3] */
 120          {1, 1, 0, 0, 0, 0},    /* PB17: FCC3:RX_DIV */
 121          {1, 1, 0, 0, 0, 0},    /* PB16: FCC3:RX_ERR */
 122          {1, 1, 0, 1, 0, 0},    /* PB15: FCC3:TX_ERR */
 123          {1, 1, 0, 1, 0, 0},    /* PB14: FCC3:TX_EN */
 124          {1, 1, 0, 0, 0, 0},    /* PB13: FCC3:COL */
 125          {1, 1, 0, 0, 0, 0},    /* PB12: FCC3:CRS */
 126          {1, 1, 0, 0, 0, 0},    /* PB11: FCC3:RXD */
 127          {1, 1, 0, 0, 0, 0},    /* PB10: FCC3:RXD */
 128          {1, 1, 0, 0, 0, 0},    /* PB9 : FCC3:RXD */
 129          {1, 1, 0, 0, 0, 0},    /* PB8 : FCC3:RXD */
 130          {1, 1, 0, 1, 0, 0},    /* PB7 : FCC3:TXD */
 131          {1, 1, 0, 1, 0, 0},    /* PB6 : FCC3:TXD */
 132          {1, 1, 0, 1, 0, 0},    /* PB5 : FCC3:TXD */
 133          {1, 1, 0, 1, 0, 0},    /* PB4 : FCC3:TXD */
 134          {0, 0, 0, 0, 0, 0},    /* PB3 : pin doesn't exist */
 135          {0, 0, 0, 0, 0, 0},    /* PB2 : pin doesn't exist */
 136          {0, 0, 0, 0, 0, 0},    /* PB1 : pin doesn't exist */
 137          {0, 0, 0, 0, 0, 0}     /* PB0 : pin doesn't exist */
 138          },
 139
 140         /* Port C: conf, ppar, psor, pdir, podr, pdat */
 141         {
 142          {0, 0, 0, 1, 0, 0},    /* PC31: PC31 */
 143          {0, 0, 0, 1, 0, 0},    /* PC30: PC30 */
 144          {0, 1, 1, 0, 0, 0},    /* PC29: SCC1 EN *CLSN */
 145          {0, 0, 0, 1, 0, 0},    /* PC28: PC28 */
 146          {0, 0, 0, 1, 0, 0},    /* PC27: UART Clock in */
 147          {0, 0, 0, 1, 0, 0},    /* PC26: PC26 */
 148          {0, 0, 0, 1, 0, 0},    /* PC25: PC25 */
 149          {0, 0, 0, 1, 0, 0},    /* PC24: PC24 */
 150          {0, 1, 0, 1, 0, 0},    /* PC23: ATMTFCLK */
 151          {0, 1, 0, 0, 0, 0},    /* PC22: ATMRFCLK */
 152          {1, 1, 0, 0, 0, 0},    /* PC21: SCC1 EN RXCLK */
 153          {1, 1, 0, 0, 0, 0},    /* PC20: SCC1 EN TXCLK */
 154          {1, 1, 0, 0, 0, 0},    /* PC19: FCC2 MII RX_CLK CLK13 */
 155          {1, 1, 0, 0, 0, 0},    /* PC18: FCC Tx Clock (CLK14) */
 156          {1, 1, 0, 0, 0, 0},    /* PC17: PC17 */
 157          {1, 1, 0, 0, 0, 0},    /* PC16: FCC Tx Clock (CLK16) */
 158          {0, 1, 0, 0, 0, 0},    /* PC15: PC15 */
 159          {0, 1, 0, 0, 0, 0},    /* PC14: SCC1 EN *CD */
 160          {0, 1, 0, 0, 0, 0},    /* PC13: PC13 */
 161          {0, 1, 0, 1, 0, 0},    /* PC12: PC12 */
 162          {0, 0, 0, 1, 0, 0},    /* PC11: LXT971 transmit control */
 163          {0, 0, 0, 1, 0, 0},    /* PC10: FETHMDC */
 164          {0, 0, 0, 0, 0, 0},    /* PC9 : FETHMDIO */
 165          {0, 0, 0, 1, 0, 0},    /* PC8 : PC8 */
 166          {0, 0, 0, 1, 0, 0},    /* PC7 : PC7 */
 167          {0, 0, 0, 1, 0, 0},    /* PC6 : PC6 */
 168          {0, 0, 0, 1, 0, 0},    /* PC5 : PC5 */
 169          {0, 0, 0, 1, 0, 0},    /* PC4 : PC4 */
 170          {0, 0, 0, 1, 0, 0},    /* PC3 : PC3 */
 171          {0, 0, 0, 1, 0, 1},    /* PC2 : ENET FDE */
 172          {0, 0, 0, 1, 0, 0},    /* PC1 : ENET DSQE */
 173          {0, 0, 0, 1, 0, 0},    /* PC0 : ENET LBK */
 174          },
 175
 176         /* Port D: conf, ppar, psor, pdir, podr, pdat */
 177         {
 178 #ifdef CONFIG_TQM8560
 179          {1, 1, 0, 0, 0, 0},    /* PD31: SCC1 EN RxD */
 180          {1, 1, 1, 1, 0, 0},    /* PD30: SCC1 EN TxD */
 181          {1, 1, 0, 1, 0, 0},    /* PD29: SCC1 EN TENA */
 182 #else /* !CONFIG_TQM8560 */
 183          {0, 0, 0, 0, 0, 0},    /* PD31: PD31 */
 184          {0, 0, 0, 0, 0, 0},    /* PD30: PD30 */
 185          {0, 0, 0, 0, 0, 0},    /* PD29: PD29 */
 186 #endif /* CONFIG_TQM8560 */
 187          {1, 1, 0, 0, 0, 0},    /* PD28: PD28 */
 188          {1, 1, 0, 1, 0, 0},    /* PD27: PD27 */
 189          {1, 1, 0, 1, 0, 0},    /* PD26: PD26 */
 190          {0, 0, 0, 1, 0, 0},    /* PD25: PD25 */
 191          {0, 0, 0, 1, 0, 0},    /* PD24: PD24 */
 192          {0, 0, 0, 1, 0, 0},    /* PD23: PD23 */
 193          {0, 0, 0, 1, 0, 0},    /* PD22: PD22 */
 194          {0, 0, 0, 1, 0, 0},    /* PD21: PD21 */
 195          {0, 0, 0, 1, 0, 0},    /* PD20: PD20 */
 196          {0, 0, 0, 1, 0, 0},    /* PD19: PD19 */
 197          {0, 0, 0, 1, 0, 0},    /* PD18: PD18 */
 198          {0, 1, 0, 0, 0, 0},    /* PD17: FCC1 ATMRXPRTY */
 199          {0, 1, 0, 1, 0, 0},    /* PD16: FCC1 ATMTXPRTY */
 200          {0, 1, 1, 0, 1, 0},    /* PD15: I2C SDA */
 201          {0, 0, 0, 1, 0, 0},    /* PD14: LED */
 202          {0, 0, 0, 0, 0, 0},    /* PD13: PD13 */
 203          {0, 0, 0, 0, 0, 0},    /* PD12: PD12 */
 204          {0, 0, 0, 0, 0, 0},    /* PD11: PD11 */
 205          {0, 0, 0, 0, 0, 0},    /* PD10: PD10 */
 206          {0, 1, 0, 1, 0, 0},    /* PD9 : SMC1 TXD */
 207          {0, 1, 0, 0, 0, 0},    /* PD8 : SMC1 RXD */
 208          {0, 0, 0, 1, 0, 1},    /* PD7 : PD7 */
 209          {0, 0, 0, 1, 0, 1},    /* PD6 : PD6 */
 210          {0, 0, 0, 1, 0, 1},    /* PD5 : PD5 */
 211          {0, 0, 0, 1, 0, 1},    /* PD4 : PD4 */
 212          {0, 0, 0, 0, 0, 0},    /* PD3 : pin doesn't exist */
 213          {0, 0, 0, 0, 0, 0},    /* PD2 : pin doesn't exist */
 214          {0, 0, 0, 0, 0, 0},    /* PD1 : pin doesn't exist */
 215          {0, 0, 0, 0, 0, 0}     /* PD0 : pin doesn't exist */
 216          }
 217 };
 218 #endif /*  CONFIG_CPM2 */
 219
 220 #define CASL_STRING1    "casl=xx"
 221 #define CASL_STRING2    "casl="
 222
 223 static const int casl_table[] = { 20, 25, 30 };
 224 #define N_CASL (sizeof(casl_table) / sizeof(casl_table[0]))
 225
 226 int cas_latency (void)
 227 {
 228         char *s = getenv ("serial#");
 229         int casl;
 230         int val;
 231         int i;
 232
 233         casl = CONFIG_DDR_DEFAULT_CL;
 234
 235         if (s != NULL) {
 236                 if (strncmp(s + strlen (s) - strlen (CASL_STRING1),
 237                             CASL_STRING2, strlen (CASL_STRING2)) == 0) {
 238                         val = simple_strtoul (s + strlen (s) - 2, NULL, 10);
 239
 240                         for (i = 0; i < N_CASL; ++i) {
 241                                 if (val == casl_table[i]) {
 242                                         return val;
 243                                 }
 244                         }
 245                 }
 246         }
 247
 248         return casl;
 249 }
 250
 251 int checkboard (void)
 252 {
 253         char *s = getenv ("serial#");
 254
 255         printf ("Board: %s", CONFIG_BOARDNAME);
 256         if (s != NULL) {
 257                 puts (", serial# ");
 258                 puts (s);
 259         }
 260         putc ('\n');
 261
 262         /*
 263          * Initialize local bus.
 264          */
 265         local_bus_init ();
 266
 267         return 0;
 268 }
 269
 270 int misc_init_r (void)
 271 {
 272         /*
 273          * Adjust flash start and offset to detected values
 274          */
 275         gd->bd->bi_flashstart = 0 - gd->bd->bi_flashsize;
 276         gd->bd->bi_flashoffset = 0;
 277
 278         /*
 279          * Recalculate CS configuration if second FLASH bank is available
 280          */
 281         if (flash_info[0].size > 0) {
 282                 set_lbc_or(1, ((-flash_info[0].size) & 0xffff8000) |
 283                            (CONFIG_SYS_OR1_PRELIM & 0x00007fff));
 284                 set_lbc_br(1, gd->bd->bi_flashstart |
 285                            (CONFIG_SYS_BR1_PRELIM & 0x00007fff));
 286                 /*
 287                  * Re-check to get correct base address for bank 1
 288                  */
 289                 flash_get_size (gd->bd->bi_flashstart, 0);
 290         } else {
 291                 set_lbc_or(1, 0);
 292                 set_lbc_br(1, 0);
 293         }
 294
 295         /*
 296          *  If bank 1 is equipped, bank 0 is mapped after bank 1
 297          */
 298         set_lbc_or(0, ((-flash_info[1].size) & 0xffff8000) |
 299                    (CONFIG_SYS_OR0_PRELIM & 0x00007fff));
 300         set_lbc_br(0, gd->bd->bi_flashstart |
 301                    (CONFIG_SYS_BR0_PRELIM & 0x00007fff));
 302
 303         /*
 304          * Re-check to get correct base address for bank 0
 305          */
 306         flash_get_size (gd->bd->bi_flashstart + flash_info[0].size, 1);
 307
 308         /*
 309          * Re-do flash protection upon new addresses
 310          */
 311         flash_protect (FLAG_PROTECT_CLEAR,
 312                        gd->bd->bi_flashstart, 0xffffffff,
 313                        &flash_info[CONFIG_SYS_MAX_FLASH_BANKS - 1]);
 314
 315         /* Monitor protection ON by default */
 316         flash_protect (FLAG_PROTECT_SET,
 317                        CONFIG_SYS_MONITOR_BASE, 0xffffffff,
 318                        &flash_info[CONFIG_SYS_MAX_FLASH_BANKS - 1]);
 319
 320         /* Environment protection ON by default */
 321         flash_protect (FLAG_PROTECT_SET,
 322                        CONFIG_ENV_ADDR,
 323                        CONFIG_ENV_ADDR + CONFIG_ENV_SECT_SIZE - 1,
 324                        &flash_info[CONFIG_SYS_MAX_FLASH_BANKS - 1]);
 325
 326 #ifdef CONFIG_ENV_ADDR_REDUND
 327         /* Redundant environment protection ON by default */
 328         flash_protect (FLAG_PROTECT_SET,
 329                        CONFIG_ENV_ADDR_REDUND,
 330                        CONFIG_ENV_ADDR_REDUND + CONFIG_ENV_SECT_SIZE - 1,
 331                        &flash_info[CONFIG_SYS_MAX_FLASH_BANKS - 1]);
 332 #endif
 333
 334         return 0;
 335 }
 336
 337 #ifdef CONFIG_CAN_DRIVER
 338 /*
 339  * Initialize UPMC RAM
 340  */
 341 static void upmc_write (u_char addr, uint val)
 342 {
 343         volatile fsl_lbc_t *lbc = LBC_BASE_ADDR;
 344
 345         out_be32 (&lbc->mdr, val);
 346
 347         clrsetbits_be32(&lbc->mcmr, MxMR_MAD_MSK,
 348                         MxMR_OP_WARR | (addr & MxMR_MAD_MSK));
 349
 350         /* dummy access to perform write */
 351         out_8 ((void __iomem *)CONFIG_SYS_CAN_BASE, 0);
 352
 353         /* normal operation */
 354         clrbits_be32(&lbc->mcmr, MxMR_OP_WARR);
 355 }
 356 #endif /* CONFIG_CAN_DRIVER */
 357
 358 uint get_lbc_clock (void)
 359 {
 360         volatile fsl_lbc_t *lbc = LBC_BASE_ADDR;
 361         sys_info_t sys_info;
 362         ulong clkdiv = lbc->lcrr & LCRR_CLKDIV;
 363
 364         get_sys_info (&sys_info);
 365
 366         if (clkdiv == 2 || clkdiv == 4 || clkdiv == 8) {
 367 #ifdef CONFIG_MPC8548
 368                 /*
 369                  * Yes, the entire PQ38 family use the same
 370                  * bit-representation for twice the clock divider value.
 371                  */
 372                 clkdiv *= 2;
 373 #endif
 374                 return sys_info.freqSystemBus / clkdiv;
 375         }
 376
 377         puts("Invalid clock divider value in CONFIG_SYS_LBC_LCRR\n");
 378
 379         return 0;
 380 }
 381
 382 /*
 383  * Initialize Local Bus
 384  */
 385 void local_bus_init (void)
 386 {
 387         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 388         volatile fsl_lbc_t *lbc = LBC_BASE_ADDR;
 389         uint lbc_mhz = get_lbc_clock ()  / 1000000;
 390
 391 #ifdef CONFIG_MPC8548
 392         uint svr = get_svr ();
 393         uint lcrr;
 394
 395         /*
 396          * MPC revision < 2.0
 397          * According to MPC8548E_Device_Errata Rev. L, Erratum LBIU1:
 398          * Modify engineering use only register at address 0xE_0F20.
 399          * "1. Read register at offset 0xE_0F20
 400          * 2. And value with 0x0000_FFFF
 401          * 3. OR result with 0x0000_0004
 402          * 4. Write result back to offset 0xE_0F20."
 403          *
 404          * According to MPC8548E_Device_Errata Rev. L, Erratum LBIU2:
 405          * Modify engineering use only register at address 0xE_0F20.
 406          * "1. Read register at offset 0xE_0F20
 407          * 2. And value with 0xFFFF_FFDF
 408          * 3. Write result back to offset 0xE_0F20."
 409          *
 410          * Since it is the same register, we do the modification in one step.
 411          */
 412         if (SVR_MAJ (svr) < 2) {
 413                 uint dummy = gur->lbiuiplldcr1;
 414                 dummy &= 0x0000FFDF;
 415                 dummy |= 0x00000004;
 416                 gur->lbiuiplldcr1 = dummy;
 417         }
 418
 419         lcrr = CONFIG_SYS_LBC_LCRR;
 420
 421         /*
 422          * Local Bus Clock > 83.3 MHz. According to timing
 423          * specifications set LCRR[EADC] to 2 delay cycles.
 424          */
 425         if (lbc_mhz > 83) {
 426                 lcrr &= ~LCRR_EADC;
 427                 lcrr |= LCRR_EADC_2;
 428         }
 429
 430         /*
 431          * According to MPC8548ERMAD Rev. 1.3, 13.3.1.16, 13-30
 432          * disable PLL bypass for Local Bus Clock > 83 MHz.
 433          */
 434         if (lbc_mhz >= 66)
 435                 lcrr &= (~LCRR_DBYP);   /* DLL Enabled */
 436
 437         else
 438                 lcrr |= LCRR_DBYP;      /* DLL Bypass */
 439
 440         lbc->lcrr = lcrr;
 441         asm ("sync;isync;msync");
 442
 443         /*
 444          * According to MPC8548ERMAD Rev.1.3 read back LCRR
 445          * and terminate with isync
 446          */
 447         lcrr = lbc->lcrr;
 448         asm ("isync;");
 449
 450         /* let DLL stabilize */
 451         udelay (500);
 452
 453 #else /* !CONFIG_MPC8548 */
 454
 455         /*
 456          * Errata LBC11.
 457          * Fix Local Bus clock glitch when DLL is enabled.
 458          *
 459          * If localbus freq is < 66MHz, DLL bypass mode must be used.
 460          * If localbus freq is > 133MHz, DLL can be safely enabled.
 461          * Between 66 and 133, the DLL is enabled with an override workaround.
 462          */
 463
 464         if (lbc_mhz < 66) {
 465                 lbc->lcrr = CONFIG_SYS_LBC_LCRR | LCRR_DBYP;    /* DLL Bypass */
 466                 lbc->ltedr = LTEDR_BMD | LTEDR_PARD | LTEDR_WPD | LTEDR_WARA |
 467                              LTEDR_RAWA | LTEDR_CSD;    /* Disable all error checking */
 468
 469         } else if (lbc_mhz >= 133) {
 470                 lbc->lcrr = CONFIG_SYS_LBC_LCRR & (~LCRR_DBYP); /* DLL Enabled */
 471
 472         } else {
 473                 /*
 474                  * On REV1 boards, need to change CLKDIV before enable DLL.
 475                  * Default CLKDIV is 8, change it to 4 temporarily.
 476                  */
 477                 uint pvr = get_pvr ();
 478                 uint temp_lbcdll = 0;
 479
 480                 if (pvr == PVR_85xx_REV1) {
 481                         /* FIXME: Justify the high bit here. */
 482                         lbc->lcrr = 0x10000004;
 483                 }
 484
 485                 lbc->lcrr = CONFIG_SYS_LBC_LCRR & (~LCRR_DBYP); /* DLL Enabled */
 486                 udelay (200);
 487
 488                 /*
 489                  * Sample LBC DLL ctrl reg, upshift it to set the
 490                  * override bits.
 491                  */
 492                 temp_lbcdll = gur->lbcdllcr;
 493                 gur->lbcdllcr = (((temp_lbcdll & 0xff) << 16) | 0x80000000);
 494                 asm ("sync;isync;msync");
 495         }
 496 #endif /* !CONFIG_MPC8548 */
 497
 498 #ifdef  CONFIG_CAN_DRIVER
 499         /*
 500          * According to timing specifications EAD must be
 501          * set if Local Bus Clock is > 83 MHz.
 502          */
 503         if (lbc_mhz > 83)
 504                 set_lbc_or(2, CONFIG_SYS_OR2_CAN | OR_UPM_EAD);
 505         else
 506                 set_lbc_or(2, CONFIG_SYS_OR2_CAN);
 507         set_lbc_br(2, CONFIG_SYS_BR2_CAN);
 508
 509         /* LGPL4 is UPWAIT */
 510         out_be32(&lbc->mcmr, MxMR_DSx_3_CYCL | MxMR_GPL_x4DIS | MxMR_WLFx_3X);
 511
 512         /* Initialize UPMC for CAN: single read */
 513         upmc_write (0x00, 0xFFFFED00);
 514         upmc_write (0x01, 0xCCFFCC00);
 515         upmc_write (0x02, 0x00FFCF00);
 516         upmc_write (0x03, 0x00FFCF00);
 517         upmc_write (0x04, 0x00FFDC00);
 518         upmc_write (0x05, 0x00FFCF00);
 519         upmc_write (0x06, 0x00FFED00);
 520         upmc_write (0x07, 0x3FFFCC07);
 521
 522         /* Initialize UPMC for CAN: single write */
 523         upmc_write (0x18, 0xFFFFED00);
 524         upmc_write (0x19, 0xCCFFEC00);
 525         upmc_write (0x1A, 0x00FFED80);
 526         upmc_write (0x1B, 0x00FFED80);
 527         upmc_write (0x1C, 0x00FFFC00);
 528         upmc_write (0x1D, 0x0FFFEC00);
 529         upmc_write (0x1E, 0x0FFFEF00);
 530         upmc_write (0x1F, 0x3FFFEC05);
 531 #endif /* CONFIG_CAN_DRIVER */
 532 }
 533
 534 /*
 535  * Initialize PCI Devices, report devices found.
 536  */
 537 static int first_free_busno;
 538
 539 #ifdef CONFIG_PCI1
 540 static struct pci_controller pci1_hose;
 541 #endif /* CONFIG_PCI1 */
 542
 543 #ifdef CONFIG_PCIE1
 544 static struct pci_controller pcie1_hose;
 545 #endif /* CONFIG_PCIE1 */
 546
 547 static inline void init_pci1(void)
 548 {
 549         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 550 #ifdef CONFIG_PCI1
 551         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *)CONFIG_SYS_PCI1_ADDR;
 552         struct pci_controller *hose = &pci1_hose;
 553         struct pci_region *r = hose->regions;
 554
 555         /* PORDEVSR[15] */
 556         uint pci_32 = gur->pordevsr & MPC85xx_PORDEVSR_PCI1_PCI32;
 557         /* PORDEVSR[14] */
 558         uint pci_arb = gur->pordevsr & MPC85xx_PORDEVSR_PCI1_ARB;
 559         /* PORPLLSR[16] */
 560         uint pci_clk_sel = gur->porpllsr & MPC85xx_PORDEVSR_PCI1_SPD;
 561
 562         int pci_agent = fsl_setup_hose(hose, CONFIG_SYS_PCI1_ADDR);
 563
 564         uint pci_speed = CONFIG_SYS_CLK_FREQ;   /* PCI PSPEED in [4:5] */
 565
 566         if (!(gur->devdisr & MPC85xx_DEVDISR_PCI1)) {
 567                 printf ("PCI1:  %d bit, %s MHz, %s, %s, %s\n",
 568                         (pci_32) ? 32 : 64,
 569                         (pci_speed == 33333333) ? "33" :
 570                         (pci_speed == 66666666) ? "66" : "unknown",
 571                         pci_clk_sel ? "sync" : "async",
 572                         pci_agent ? "agent" : "host",
 573                         pci_arb ? "arbiter" : "external-arbiter");
 574
 575                 /* outbound memory */
 576                 pci_set_region (r++,
 577                                 CONFIG_SYS_PCI1_MEM_BASE,
 578                                 CONFIG_SYS_PCI1_MEM_PHYS,
 579                                 CONFIG_SYS_PCI1_MEM_SIZE,
 580                                 PCI_REGION_MEM);
 581
 582                 /* outbound io */
 583                 pci_set_region (r++,
 584                                 CONFIG_SYS_PCI1_IO_BASE,
 585                                 CONFIG_SYS_PCI1_IO_PHYS,
 586                                 CONFIG_SYS_PCI1_IO_SIZE,
 587                                 PCI_REGION_IO);
 588
 589                 hose->region_count = r - hose->regions;
 590
 591                 hose->first_busno = first_free_busno;
 592
 593                 fsl_pci_init(hose, (u32)&pci->cfg_addr, (u32)&pci->cfg_data);
 594
 595                 printf ("       PCI on bus %02x..%02x\n",
 596                         hose->first_busno, hose->last_busno);
 597
 598                 first_free_busno = hose->last_busno + 1;
 599 #ifdef CONFIG_PCIX_CHECK
 600                 if (!(gur->pordevsr & MPC85xx_PORDEVSR_PCI1)) {
 601                         ushort reg16 =
 602                                 PCI_X_CMD_MAX_SPLIT | PCI_X_CMD_MAX_READ |
 603                                 PCI_X_CMD_ERO | PCI_X_CMD_DPERR_E;
 604                         uint dev = PCI_BDF(hose->first_busno, 0, 0);
 605
 606                         /* PCI-X init */
 607                         if (CONFIG_SYS_CLK_FREQ < 66000000)
 608                                 puts ("PCI-X will only work at 66 MHz\n");
 609
 610                         pci_hose_write_config_word (hose, dev, PCIX_COMMAND,
 611                                                     reg16);
 612                 }
 613 #endif
 614         } else {
 615                 puts ("PCI1:  disabled\n");
 616         }
 617 #else /* !CONFIG_PCI1 */
 618         gur->devdisr |= MPC85xx_DEVDISR_PCI1; /* disable */
 619 #endif /* CONFIG_PCI1 */
 620 }
 621
 622 static inline void init_pcie1(void)
 623 {
 624         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 625 #ifdef CONFIG_PCIE1
 626         uint io_sel = (gur->pordevsr & MPC85xx_PORDEVSR_IO_SEL) >> 19;
 627         volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *)CONFIG_SYS_PCIE1_ADDR;
 628         struct pci_controller *hose = &pcie1_hose;
 629         int pcie_ep;
 630         struct pci_region *r = hose->regions;
 631
 632         int pcie_configured = is_fsl_pci_cfg(LAW_TRGT_IF_PCIE_1, io_sel);
 633
 634         pcie_ep = fsl_setup_hose(hose, CONFIG_SYS_PCIE1_ADDR);
 635
 636         if (pcie_configured && !(gur->devdisr & MPC85xx_DEVDISR_PCIE)){
 637                 printf ("PCIe:  %s, base address %x",
 638                         pcie_ep ? "Endpoint" : "Root complex", (uint)pci);
 639
 640                 if (pci->pme_msg_det) {
 641                         pci->pme_msg_det = 0xffffffff;
 642                         debug (", with errors. Clearing. Now 0x%08x",
 643                                pci->pme_msg_det);
 644                 }
 645                 puts ("\n");
 646
 647                 /* outbound memory */
 648                 pci_set_region (r++,
 649                                 CONFIG_SYS_PCIE1_MEM_BASE,
 650                                 CONFIG_SYS_PCIE1_MEM_PHYS,
 651                                 CONFIG_SYS_PCIE1_MEM_SIZE,
 652                                 PCI_REGION_MEM);
 653
 654                 /* outbound io */
 655                 pci_set_region (r++,
 656                                 CONFIG_SYS_PCIE1_IO_BASE,
 657                                 CONFIG_SYS_PCIE1_IO_PHYS,
 658                                 CONFIG_SYS_PCIE1_IO_SIZE,
 659                                 PCI_REGION_IO);
 660
 661                 hose->region_count = r - hose->regions;
 662
 663                 hose->first_busno = first_free_busno;
 664
 665                 fsl_pci_init(hose, (u32)&pci->cfg_addr, (u32)&pci->cfg_data);
 666                 printf ("       PCIe on bus %02x..%02x\n",
 667                         hose->first_busno, hose->last_busno);
 668
 669                 first_free_busno = hose->last_busno + 1;
 670
 671         } else {
 672                 printf ("PCIe:  disabled\n");
 673         }
 674 #else /* !CONFIG_PCIE1 */
 675         gur->devdisr |= MPC85xx_DEVDISR_PCIE; /* disable */
 676 #endif /* CONFIG_PCIE1 */
 677 }
 678
 679 void pci_init_board (void)
 680 {
 681         init_pci1();
 682         init_pcie1();
 683 }
 684
 685 #ifdef CONFIG_OF_BOARD_SETUP
 686 void ft_board_setup (void *blob, bd_t *bd)
 687 {
 688         ft_cpu_setup (blob, bd);
 689
 690         FT_FSL_PCI_SETUP;
 691 }
 692 #endif /* CONFIG_OF_BOARD_SETUP */
 693
 694 #ifdef CONFIG_BOARD_EARLY_INIT_R
 695 int board_early_init_r (void)
 696 {
 697 #ifdef CONFIG_PS2MULT
 698         ps2mult_early_init ();
 699 #endif /* CONFIG_PS2MULT */
 700         return (0);
 701 }
 702 #endif /* CONFIG_BOARD_EARLY_INIT_R */
 703
 704 int board_eth_init(bd_t *bis)
 705 {
 706         cpu_eth_init(bis);      /* Intialize TSECs first */
 707         return pci_eth_init(bis);
 708 }