cpu/arm920t/at91rm9200/ether.c

   1 /*
   2  * (C) Copyright 2003
   3  * Author : Hamid Ikdoumi (Atmel)
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <at91rm9200_net.h>
  25 #include <net.h>
  26 #include <miiphy.h>
  27
  28 /* ----- Ethernet Buffer definitions ----- */
  29
  30 typedef struct {
  31         unsigned long addr, size;
  32 } rbf_t;
  33
  34 #define RBF_ADDR      0xfffffffc
  35 #define RBF_OWNER     (1<<0)
  36 #define RBF_WRAP      (1<<1)
  37 #define RBF_BROADCAST (1<<31)
  38 #define RBF_MULTICAST (1<<30)
  39 #define RBF_UNICAST   (1<<29)
  40 #define RBF_EXTERNAL  (1<<28)
  41 #define RBF_UNKOWN    (1<<27)
  42 #define RBF_SIZE      0x07ff
  43 #define RBF_LOCAL4    (1<<26)
  44 #define RBF_LOCAL3    (1<<25)
  45 #define RBF_LOCAL2    (1<<24)
  46 #define RBF_LOCAL1    (1<<23)
  47
  48 #define RBF_FRAMEMAX 64
  49 #define RBF_FRAMELEN 0x600
  50
  51 #ifdef CONFIG_DRIVER_ETHER
  52
  53 #if defined(CONFIG_CMD_NET)
  54
  55 /* alignment as per Errata #11 (64 bytes) is insufficient! */
  56 rbf_t rbfdt[RBF_FRAMEMAX] __attribute__((aligned(512)));
  57 rbf_t *rbfp;
  58
  59 unsigned char rbf_framebuf[RBF_FRAMEMAX][RBF_FRAMELEN]
  60         __attribute__((aligned(4)));
  61
  62 /* structure to interface the PHY */
  63 AT91S_PhyOps PhyOps;
  64
  65 AT91PS_EMAC p_mac;
  66
  67 /*********** EMAC Phy layer Management functions *************************/
  68 /*
  69  * Name:
  70  *      at91rm9200_EmacEnableMDIO
  71  * Description:
  72  *      Enables the MDIO bit in MAC control register
  73  * Arguments:
  74  *      p_mac - pointer to struct AT91S_EMAC
  75  * Return value:
  76  *      none
  77  */
  78 void at91rm9200_EmacEnableMDIO (AT91PS_EMAC p_mac)
  79 {
  80         /* Mac CTRL reg set for MDIO enable */
  81         p_mac->EMAC_CTL |= AT91C_EMAC_MPE;      /* Management port enable */
  82 }
  83
  84 /*
  85  * Name:
  86  *      at91rm9200_EmacDisableMDIO
  87  * Description:
  88  *      Disables the MDIO bit in MAC control register
  89  * Arguments:
  90  *      p_mac - pointer to struct AT91S_EMAC
  91  * Return value:
  92  *      none
  93  */
  94 void at91rm9200_EmacDisableMDIO (AT91PS_EMAC p_mac)
  95 {
  96         /* Mac CTRL reg set for MDIO disable */
  97         p_mac->EMAC_CTL &= ~AT91C_EMAC_MPE;     /* Management port disable */
  98 }
  99
 100
 101 /*
 102  * Name:
 103  *      at91rm9200_EmacReadPhy
 104  * Description:
 105  *      Reads data from the PHY register
 106  * Arguments:
 107  *      dev - pointer to struct net_device
 108  *      RegisterAddress - unsigned char
 109  *      pInput - pointer to value read from register
 110  * Return value:
 111  *      TRUE - if data read successfully
 112  */
 113 UCHAR at91rm9200_EmacReadPhy (AT91PS_EMAC p_mac,
 114                                      unsigned char RegisterAddress,
 115                                      unsigned short *pInput)
 116 {
 117         p_mac->EMAC_MAN = (AT91C_EMAC_HIGH & ~AT91C_EMAC_LOW) |
 118                           (AT91C_EMAC_RW_R) |
 119                           (RegisterAddress << 18) |
 120                           (AT91C_EMAC_CODE_802_3);
 121
 122         udelay (10000);
 123
 124         *pInput = (unsigned short) p_mac->EMAC_MAN;
 125
 126         return TRUE;
 127 }
 128
 129
 130 /*
 131  * Name:
 132  *      at91rm9200_EmacWritePhy
 133  * Description:
 134  *      Writes data to the PHY register
 135  * Arguments:
 136  *      dev - pointer to struct net_device
 137  *      RegisterAddress - unsigned char
 138  *      pOutput - pointer to value to be written in the register
 139  * Return value:
 140  *      TRUE - if data read successfully
 141  */
 142 UCHAR at91rm9200_EmacWritePhy (AT91PS_EMAC p_mac,
 143                                       unsigned char RegisterAddress,
 144                                       unsigned short *pOutput)
 145 {
 146         p_mac->EMAC_MAN = (AT91C_EMAC_HIGH & ~AT91C_EMAC_LOW) |
 147                         AT91C_EMAC_CODE_802_3 | AT91C_EMAC_RW_W |
 148                         (RegisterAddress << 18) | *pOutput;
 149
 150         udelay (10000);
 151
 152         return TRUE;
 153 }
 154
 155 int eth_init (bd_t * bd)
 156 {
 157         int ret;
 158         int i;
 159         uchar enetaddr[6];
 160
 161         p_mac = AT91C_BASE_EMAC;
 162
 163         /* PIO Disable Register */
 164         *AT91C_PIOA_PDR = AT91C_PA16_EMDIO | AT91C_PA15_EMDC | AT91C_PA14_ERXER |
 165                           AT91C_PA13_ERX1 | AT91C_PA12_ERX0 | AT91C_PA11_ECRS_ECRSDV |
 166                           AT91C_PA10_ETX1 | AT91C_PA9_ETX0 | AT91C_PA8_ETXEN |
 167                           AT91C_PA7_ETXCK_EREFCK;
 168
 169 #ifdef CONFIG_AT91C_USE_RMII
 170         *AT91C_PIOB_PDR = AT91C_PB19_ERXCK;
 171         *AT91C_PIOB_BSR = AT91C_PB19_ERXCK;
 172 #else
 173         *AT91C_PIOB_PDR = AT91C_PB19_ERXCK | AT91C_PB18_ECOL | AT91C_PB17_ERXDV |
 174                           AT91C_PB16_ERX3 | AT91C_PB15_ERX2 | AT91C_PB14_ETXER |
 175                           AT91C_PB13_ETX3 | AT91C_PB12_ETX2;
 176
 177         /* Select B Register */
 178         *AT91C_PIOB_BSR = AT91C_PB19_ERXCK | AT91C_PB18_ECOL |
 179                           AT91C_PB17_ERXDV | AT91C_PB16_ERX3 | AT91C_PB15_ERX2 |
 180                           AT91C_PB14_ETXER | AT91C_PB13_ETX3 | AT91C_PB12_ETX2;
 181 #endif
 182
 183         *AT91C_PMC_PCER = 1 << AT91C_ID_EMAC;   /* Peripheral Clock Enable Register */
 184
 185         p_mac->EMAC_CFG |= AT91C_EMAC_CSR;      /* Clear statistics */
 186
 187         /* Init Ehternet buffers */
 188         for (i = 0; i < RBF_FRAMEMAX; i++) {
 189                 rbfdt[i].addr = (unsigned long)rbf_framebuf[i];
 190                 rbfdt[i].size = 0;
 191         }
 192         rbfdt[RBF_FRAMEMAX - 1].addr |= RBF_WRAP;
 193         rbfp = &rbfdt[0];
 194
 195         eth_getenv_enetaddr("ethaddr", enetaddr);
 196         p_mac->EMAC_SA2L = (enetaddr[3] << 24) | (enetaddr[2] << 16)
 197                          | (enetaddr[1] <<  8) | (enetaddr[0]);
 198         p_mac->EMAC_SA2H = (enetaddr[5] <<  8) | (enetaddr[4]);
 199
 200         p_mac->EMAC_RBQP = (long) (&rbfdt[0]);
 201         p_mac->EMAC_RSR &= ~(AT91C_EMAC_RSR_OVR | AT91C_EMAC_REC | AT91C_EMAC_BNA);
 202
 203         p_mac->EMAC_CFG = (p_mac->EMAC_CFG | AT91C_EMAC_CAF | AT91C_EMAC_NBC)
 204                         & ~AT91C_EMAC_CLK;
 205
 206 #ifdef CONFIG_AT91C_USE_RMII
 207         p_mac->EMAC_CFG |= AT91C_EMAC_RMII;
 208 #endif
 209
 210 #if (AT91C_MASTER_CLOCK > 40000000)
 211         /* MDIO clock must not exceed 2.5 MHz, so enable MCK divider */
 212         p_mac->EMAC_CFG |= AT91C_EMAC_CLK_HCLK_64;
 213 #endif
 214
 215         p_mac->EMAC_CTL |= AT91C_EMAC_TE | AT91C_EMAC_RE;
 216
 217         at91rm9200_GetPhyInterface (& PhyOps);
 218
 219         if (!PhyOps.IsPhyConnected (p_mac))
 220                 printf ("PHY not connected!!\n\r");
 221
 222         /* MII management start from here */
 223         if (!(p_mac->EMAC_SR & AT91C_EMAC_LINK)) {
 224                 if (!(ret = PhyOps.Init (p_mac))) {
 225                         printf ("MAC: error during MII initialization\n");
 226                         return 0;
 227                 }
 228         } else {
 229                 printf ("No link\n\r");
 230                 return 0;
 231         }
 232
 233         return 0;
 234 }
 235
 236 int eth_send (volatile void *packet, int length)
 237 {
 238         while (!(p_mac->EMAC_TSR & AT91C_EMAC_BNQ));
 239         p_mac->EMAC_TAR = (long) packet;
 240         p_mac->EMAC_TCR = length;
 241         while (p_mac->EMAC_TCR & 0x7ff);
 242         p_mac->EMAC_TSR |= AT91C_EMAC_COMP;
 243         return 0;
 244 }
 245
 246 int eth_rx (void)
 247 {
 248         int size;
 249
 250         if (!(rbfp->addr & RBF_OWNER))
 251                 return 0;
 252
 253         size = rbfp->size & RBF_SIZE;
 254         NetReceive ((volatile uchar *) (rbfp->addr & RBF_ADDR), size);
 255
 256         rbfp->addr &= ~RBF_OWNER;
 257         if (rbfp->addr & RBF_WRAP)
 258                 rbfp = &rbfdt[0];
 259         else
 260                 rbfp++;
 261
 262         p_mac->EMAC_RSR |= AT91C_EMAC_REC;
 263
 264         return size;
 265 }
 266
 267 void eth_halt (void)
 268 {
 269 };
 270
 271 #if defined(CONFIG_MII) || defined(CONFIG_CMD_MII)
 272 int  at91rm9200_miiphy_read(char *devname, unsigned char addr,
 273                 unsigned char reg, unsigned short * value)
 274 {
 275         at91rm9200_EmacEnableMDIO (p_mac);
 276         at91rm9200_EmacReadPhy (p_mac, reg, value);
 277         at91rm9200_EmacDisableMDIO (p_mac);
 278         return 0;
 279 }
 280
 281 int  at91rm9200_miiphy_write(char *devname, unsigned char addr,
 282                 unsigned char reg, unsigned short value)
 283 {
 284         at91rm9200_EmacEnableMDIO (p_mac);
 285         at91rm9200_EmacWritePhy (p_mac, reg, &value);
 286         at91rm9200_EmacDisableMDIO (p_mac);
 287         return 0;
 288 }
 289
 290 #endif
 291
 292 int at91rm9200_miiphy_initialize(bd_t *bis)
 293 {
 294 #if defined(CONFIG_MII) || defined(CONFIG_CMD_MII)
 295         miiphy_register("at91rm9200phy", at91rm9200_miiphy_read, at91rm9200_miiphy_write);
 296 #endif
 297         return 0;
 298 }
 299
 300 #endif
 301
 302 #endif  /* CONFIG_DRIVER_ETHER */