drivers/gpio/mxs_gpio.c

   1 /*
   2  * Freescale i.MX28 GPIO control code
   3  *
   4  * Copyright (C) 2011 Marek Vasut <marek.vasut@gmail.com>
   5  * on behalf of DENX Software Engineering GmbH
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #include <common.h>
  11 #include <netdev.h>
  12 #include <asm/errno.h>
  13 #include <asm/io.h>
  14 #include <asm/gpio.h>
  15 #include <asm/arch/iomux.h>
  16 #include <asm/arch/imx-regs.h>
  17
  18 #if     defined(CONFIG_SOC_MX23)
  19 #define PINCTRL_BANKS           3
  20 #define PINCTRL_DOUT(n)         (0x0500 + ((n) * 0x10))
  21 #define PINCTRL_DIN(n)          (0x0600 + ((n) * 0x10))
  22 #define PINCTRL_DOE(n)          (0x0700 + ((n) * 0x10))
  23 #define PINCTRL_PIN2IRQ(n)      (0x0800 + ((n) * 0x10))
  24 #define PINCTRL_IRQEN(n)        (0x0900 + ((n) * 0x10))
  25 #define PINCTRL_IRQSTAT(n)      (0x0c00 + ((n) * 0x10))
  26 #elif   defined(CONFIG_SOC_MX28)
  27 #define PINCTRL_BANKS           5
  28 #define PINCTRL_DOUT(n)         (0x0700 + ((n) * 0x10))
  29 #define PINCTRL_DIN(n)          (0x0900 + ((n) * 0x10))
  30 #define PINCTRL_DOE(n)          (0x0b00 + ((n) * 0x10))
  31 #define PINCTRL_PIN2IRQ(n)      (0x1000 + ((n) * 0x10))
  32 #define PINCTRL_IRQEN(n)        (0x1100 + ((n) * 0x10))
  33 #define PINCTRL_IRQSTAT(n)      (0x1400 + ((n) * 0x10))
  34 #else
  35 #error "Please select CONFIG_SOC_MX23 or CONFIG_SOC_MX28"
  36 #endif
  37
  38 void mxs_gpio_init(void)
  39 {
  40         int i;
  41
  42         for (i = 0; i < PINCTRL_BANKS; i++) {
  43                 writel(0, MXS_PINCTRL_BASE + PINCTRL_PIN2IRQ(i));
  44                 writel(0, MXS_PINCTRL_BASE + PINCTRL_IRQEN(i));
  45                 /* Use SCT address here to clear the IRQSTAT bits */
  46                 writel(0xffffffff, MXS_PINCTRL_BASE + PINCTRL_IRQSTAT(i) + 8);
  47         }
  48 }
  49
  50 int gpio_get_value(unsigned gpio)
  51 {
  52         uint32_t bank = PAD_BANK(gpio);
  53         uint32_t offset = PINCTRL_DIN(bank);
  54         struct mxs_register_32 *reg = (void *)(MXS_PINCTRL_BASE + offset);
  55
  56         return (readl(&reg->reg) >> PAD_PIN(gpio)) & 1;
  57 }
  58
  59 int gpio_set_value(unsigned gpio, int value)
  60 {
  61         uint32_t bank = PAD_BANK(gpio);
  62         uint32_t offset = PINCTRL_DOUT(bank);
  63         struct mxs_register_32 *reg = (void *)(MXS_PINCTRL_BASE + offset);
  64
  65         if (value)
  66                 writel(1 << PAD_PIN(gpio), &reg->reg_set);
  67         else
  68                 writel(1 << PAD_PIN(gpio), &reg->reg_clr);
  69
  70         return 0;
  71 }
  72
  73 int gpio_direction_input(unsigned gpio)
  74 {
  75         uint32_t bank = PAD_BANK(gpio);
  76         uint32_t offset = PINCTRL_DOE(bank);
  77         struct mxs_register_32 *reg = (void *)(MXS_PINCTRL_BASE + offset);
  78
  79         writel(1 << PAD_PIN(gpio), &reg->reg_clr);
  80
  81         return 0;
  82 }
  83
  84 int gpio_direction_output(unsigned gpio, int value)
  85 {
  86         uint32_t bank = PAD_BANK(gpio);
  87         uint32_t offset = PINCTRL_DOE(bank);
  88         struct mxs_register_32 *reg = (void *)(MXS_PINCTRL_BASE + offset);
  89
  90         gpio_set_value(gpio, value);
  91
  92         writel(1 << PAD_PIN(gpio), &reg->reg_set);
  93
  94         return 0;
  95 }
  96
  97 int gpio_request(unsigned gpio, const char *label)
  98 {
  99         if (PAD_BANK(gpio) >= PINCTRL_BANKS)
 100                 return -1;
 101
 102         return 0;
 103 }
 104
 105 int gpio_free(unsigned gpio)
 106 {
 107         return 0;
 108 }