include/configs/CU824.h

   1 /*
   2  * (C) Copyright 2001
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  *
  26  * Configuration settings for the CU824 board.
  27  *
  28  */
  29
  30 /* ------------------------------------------------------------------------- */
  31
  32 /*
  33  * board/config.h - configuration options, board specific
  34  */
  35
  36 #ifndef __CONFIG_H
  37 #define __CONFIG_H
  38
  39 /*
  40  * High Level Configuration Options
  41  * (easy to change)
  42  */
  43
  44 #define CONFIG_MPC824X          1
  45 #define CONFIG_MPC8240          1
  46 #define CONFIG_CU824            1
  47
  48
  49 #define CONFIG_CONS_INDEX       1
  50 #define CONFIG_BAUDRATE         9600
  51 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
  52
  53 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passsed to Linux in MHz       */
  54
  55 #define CONFIG_PREBOOT  "echo;echo Type \"run flash_nfs\" to mount root filesystem over NFS;echo"
  56
  57 #define CONFIG_BOOTCOMMAND      "bootm FE020000"        /* autoboot command     */
  58 #define CONFIG_BOOTDELAY        5
  59
  60 #define CONFIG_BOOTP_MASK       (CONFIG_BOOTP_DEFAULT | CONFIG_BOOTP_BOOTFILESIZE)
  61
  62 #define CONFIG_COMMANDS       ( CONFIG_CMD_DFL  | \
  63                                 CFG_CMD_BEDBUG  | \
  64                                 CFG_CMD_DHCP    | \
  65                                 CFG_CMD_PCI     | \
  66                                 0 /* CFG_CMD_DATE */    )
  67
  68 /* This must be included AFTER the definition of CONFIG_COMMANDS (if any)
  69  */
  70 #include <cmd_confdefs.h>
  71
  72
  73 /*
  74  * Miscellaneous configurable options
  75  */
  76 #define CFG_LONGHELP                    /* undef to save memory         */
  77 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt       */
  78 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
  79
  80 #if 1
  81 #define CFG_HUSH_PARSER         1       /* use "hush" command parser    */
  82 #endif
  83 #ifdef  CFG_HUSH_PARSER
  84 #define CFG_PROMPT_HUSH_PS2     "> "
  85 #endif
  86
  87 /* Print Buffer Size
  88  */
  89 #define CFG_PBSIZE      (CFG_CBSIZE + sizeof(CFG_PROMPT) + 16)
  90
  91 #define CFG_MAXARGS     16              /* max number of command args   */
  92 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
  93 #define CFG_LOAD_ADDR   0x00100000      /* Default load address         */
  94
  95 /*-----------------------------------------------------------------------
  96  * Start addresses for the final memory configuration
  97  * (Set up by the startup code)
  98  * Please note that CFG_SDRAM_BASE _must_ start at 0
  99  */
 100 #define CFG_SDRAM_BASE      0x00000000
 101 #define CFG_FLASH_BASE      0xFF000000
 102
 103 #define CFG_RESET_ADDRESS   0xFFF00100
 104
 105 #define CFG_EUMB_ADDR       0xFCE00000
 106
 107 #define CFG_MONITOR_BASE    TEXT_BASE
 108
 109 #define CFG_MONITOR_LEN     (256 << 10) /* Reserve 256 kB for Monitor   */
 110 #define CFG_MALLOC_LEN      (128 << 10) /* Reserve 128 kB for malloc()  */
 111
 112 #define CFG_MEMTEST_START   0x00004000  /* memtest works on             */
 113 #define CFG_MEMTEST_END     0x02000000  /* 0 ... 32 MB in DRAM          */
 114
 115         /* Maximum amount of RAM.
 116          */
 117 #define CFG_MAX_RAM_SIZE    0x10000000
 118
 119
 120 #if CFG_MONITOR_BASE >= CFG_FLASH_BASE
 121 #undef CFG_RAMBOOT
 122 #else
 123 #define CFG_RAMBOOT
 124 #endif
 125
 126
 127 /*-----------------------------------------------------------------------
 128  * Definitions for initial stack pointer and data area
 129  */
 130
 131         /* Size in bytes reserved for initial data
 132          */
 133 #define CFG_GBL_DATA_SIZE    128
 134
 135 #define CFG_INIT_RAM_ADDR     0x40000000
 136 #define CFG_INIT_RAM_END      0x1000
 137 #define CFG_GBL_DATA_OFFSET  (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 138
 139 /*
 140  * NS16550 Configuration
 141  */
 142 #define CFG_NS16550
 143 #define CFG_NS16550_SERIAL
 144
 145 #define CFG_NS16550_REG_SIZE    4
 146
 147 #define CFG_NS16550_CLK         (14745600 / 2)
 148
 149 #define CFG_NS16550_COM1        0xFE800080
 150 #define CFG_NS16550_COM2        0xFE8000C0
 151
 152 /*
 153  * Low Level Configuration Settings
 154  * (address mappings, register initial values, etc.)
 155  * You should know what you are doing if you make changes here.
 156  * For the detail description refer to the MPC8240 user's manual.
 157  */
 158
 159 #define CONFIG_SYS_CLK_FREQ  33000000
 160 #define CFG_HZ               1000
 161
 162         /* Bit-field values for MCCR1.
 163          */
 164 #define CFG_ROMNAL          0
 165 #define CFG_ROMFAL          7
 166
 167         /* Bit-field values for MCCR2.
 168          */
 169 #define CFG_REFINT          430     /* Refresh interval                 */
 170
 171         /* Burst To Precharge. Bits of this value go to MCCR3 and MCCR4.
 172          */
 173 #define CFG_BSTOPRE         192
 174
 175         /* Bit-field values for MCCR3.
 176          */
 177 #define CFG_REFREC          2       /* Refresh to activate interval     */
 178 #define CFG_RDLAT           3       /* Data latancy from read command   */
 179
 180         /* Bit-field values for MCCR4.
 181          */
 182 #define CFG_PRETOACT        2       /* Precharge to activate interval   */
 183 #define CFG_ACTTOPRE        5       /* Activate to Precharge interval   */
 184 #define CFG_SDMODE_CAS_LAT  2       /* SDMODE CAS latancy               */
 185 #define CFG_SDMODE_WRAP     0       /* SDMODE wrap type                 */
 186 #define CFG_SDMODE_BURSTLEN 2       /* SDMODE Burst length              */
 187 #define CFG_ACTORW          2
 188 #define CFG_REGISTERD_TYPE_BUFFER 1
 189
 190 /* Memory bank settings.
 191  * Only bits 20-29 are actually used from these vales to set the
 192  * start/end addresses. The upper two bits will always be 0, and the lower
 193  * 20 bits will be 0x00000 for a start address, or 0xfffff for an end
 194  * address. Refer to the MPC8240 book.
 195  */
 196
 197 #define CFG_BANK0_START     0x00000000
 198 #define CFG_BANK0_END       (CFG_MAX_RAM_SIZE - 1)
 199 #define CFG_BANK0_ENABLE    1
 200 #define CFG_BANK1_START     0x3ff00000
 201 #define CFG_BANK1_END       0x3fffffff
 202 #define CFG_BANK1_ENABLE    0
 203 #define CFG_BANK2_START     0x3ff00000
 204 #define CFG_BANK2_END       0x3fffffff
 205 #define CFG_BANK2_ENABLE    0
 206 #define CFG_BANK3_START     0x3ff00000
 207 #define CFG_BANK3_END       0x3fffffff
 208 #define CFG_BANK3_ENABLE    0
 209 #define CFG_BANK4_START     0x3ff00000
 210 #define CFG_BANK4_END       0x3fffffff
 211 #define CFG_BANK4_ENABLE    0
 212 #define CFG_BANK5_START     0x3ff00000
 213 #define CFG_BANK5_END       0x3fffffff
 214 #define CFG_BANK5_ENABLE    0
 215 #define CFG_BANK6_START     0x3ff00000
 216 #define CFG_BANK6_END       0x3fffffff
 217 #define CFG_BANK6_ENABLE    0
 218 #define CFG_BANK7_START     0x3ff00000
 219 #define CFG_BANK7_END       0x3fffffff
 220 #define CFG_BANK7_ENABLE    0
 221
 222 #define CFG_ODCR            0xff
 223
 224 #define CFG_IBAT0L  (CFG_SDRAM_BASE | BATL_PP_10 | BATL_MEMCOHERENCE)
 225 #define CFG_IBAT0U  (CFG_SDRAM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
 226
 227 #define CFG_IBAT1L  (CFG_INIT_RAM_ADDR | BATL_PP_10 | BATL_MEMCOHERENCE)
 228 #define CFG_IBAT1U  (CFG_INIT_RAM_ADDR | BATU_BL_128K | BATU_VS | BATU_VP)
 229
 230 #define CFG_IBAT2L  (0x80000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
 231 #define CFG_IBAT2U  (0x80000000 | BATU_BL_256M | BATU_VS | BATU_VP)
 232
 233 #define CFG_IBAT3L  (0xFC000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
 234 #define CFG_IBAT3U  (0xFC000000 | BATU_BL_64M | BATU_VS | BATU_VP)
 235
 236 #define CFG_DBAT0L  CFG_IBAT0L
 237 #define CFG_DBAT0U  CFG_IBAT0U
 238 #define CFG_DBAT1L  CFG_IBAT1L
 239 #define CFG_DBAT1U  CFG_IBAT1U
 240 #define CFG_DBAT2L  CFG_IBAT2L
 241 #define CFG_DBAT2U  CFG_IBAT2U
 242 #define CFG_DBAT3L  CFG_IBAT3L
 243 #define CFG_DBAT3U  CFG_IBAT3U
 244
 245 /*
 246  * For booting Linux, the board info and command line data
 247  * have to be in the first 8 MB of memory, since this is
 248  * the maximum mapped by the Linux kernel during initialization.
 249  */
 250 #define CFG_BOOTMAPSZ       (8 << 20)   /* Initial Memory map for Linux */
 251
 252 /*-----------------------------------------------------------------------
 253  * FLASH organization
 254  */
 255 #define CFG_MAX_FLASH_BANKS     2       /* Max number of flash banks            */
 256 #define CFG_MAX_FLASH_SECT      39      /* Max number of sectors in one bank    */
 257
 258 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
 259 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
 260
 261         /* Warining: environment is not EMBEDDED in the U-Boot code.
 262          * It's stored in flash separately.
 263          */
 264 #define CFG_ENV_IS_IN_FLASH         1
 265 #if 0
 266 #define CFG_ENV_ADDR            0xFF008000
 267 #define CFG_ENV_SIZE            0x8000  /* Size of the Environment Sector       */
 268 #else
 269 #define CFG_ENV_ADDR            0xFFFC0000
 270 #define CFG_ENV_SIZE            0x4000  /* Size of the Environment              */
 271 #define CFG_ENV_OFFSET          0       /* starting right at the beginning      */
 272 #define CFG_ENV_SECT_SIZE       0x40000 /* Size of the Environment Sector       */
 273 #endif
 274
 275 /*-----------------------------------------------------------------------
 276  * Cache Configuration
 277  */
 278 #define CFG_CACHELINE_SIZE      32
 279 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 280 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value        */
 281 #endif
 282
 283 /*
 284  * Internal Definitions
 285  *
 286  * Boot Flags
 287  */
 288 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH     */
 289 #define BOOTFLAG_WARM           0x02    /* Software reboot                      */
 290
 291 /*-----------------------------------------------------------------------
 292  * PCI stuff
 293  *-----------------------------------------------------------------------
 294  */
 295 #define CONFIG_PCI                      /* include pci support                  */
 296 #undef CONFIG_PCI_PNP
 297
 298 #define CONFIG_NET_MULTI                /* Multi ethernet cards support         */
 299
 300 #define CONFIG_TULIP
 301 #define CONFIG_TULIP_USE_IO
 302
 303 #define CFG_ETH_DEV_FN       0x7800
 304 #define CFG_ETH_IOBASE       0x00104000
 305
 306 #define CONFIG_EEPRO100
 307 #define PCI_ENET0_IOADDR        0x00104000
 308 #define PCI_ENET0_MEMADDR       0x80000000
 309 #endif  /* __CONFIG_H */