include/configs/XPEDITE1K.h

   1 /*
   2  * (C) Copyright 2002 Scott McNutt <smcnutt@artesyncp.com>
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 /*
  24  * config for XPedite1000 from XES Inc.
  25  * Ported from EBONY config by Travis B. Sawyer <tsawyer@sandburst.com>
  26  * (C) Copyright 2003 Sandburst Corporation
  27  * board/config_EBONY.h - configuration for AMCC 440GP Ref (Ebony)
  28  */
  29
  30 #ifndef __CONFIG_H
  31 #define __CONFIG_H
  32
  33 /* High Level Configuration Options */
  34 #define CONFIG_XPEDITE1K        1               /* Board is XPedite 1000 */
  35 #define CONFIG_4xx              1               /* ... PPC4xx family */
  36 #define CONFIG_440              1
  37 #define CONFIG_440GX            1               /* 440 GX */
  38 #define CONFIG_BOARD_EARLY_INIT_F 1             /* Call board_pre_init  */
  39 #define CONFIG_SYS_CLK_FREQ     33333333        /* external freq to pll */
  40
  41 /* POST support */
  42 #define CONFIG_POST             (CONFIG_SYS_POST_RTC    | \
  43                                  CONFIG_SYS_POST_I2C)
  44
  45 /*
  46  * Base addresses -- Note these are effective addresses where the
  47  * actual resources get mapped (not physical addresses)
  48  */
  49 #define CONFIG_SYS_SDRAM_BASE           0x00000000              /* _must_ be 0 */
  50 #define CONFIG_SYS_FLASH_BASE           0xff000000              /* start of FLASH */
  51
  52 #define CONFIG_SYS_MONITOR_BASE         TEXT_BASE               /* start of monitor */
  53 #define CONFIG_SYS_PCI_MEMBASE          0x80000000              /* mapped pci memory */
  54 #define CONFIG_SYS_PERIPHERAL_BASE      0xe0000000              /* internal peripherals */
  55 #define CONFIG_SYS_ISRAM_BASE           0xc0000000              /* internal SRAM */
  56 #define CONFIG_SYS_PCI_BASE             0xd0000000              /* internal PCI regs */
  57
  58 #define CONFIG_SYS_NVRAM_BASE_ADDR      (CONFIG_SYS_PERIPHERAL_BASE + 0x08000000)
  59 #define CONFIG_SYS_GPIO_BASE            (CONFIG_SYS_PERIPHERAL_BASE + 0x00000700)
  60
  61 #define USR_LED0        0x00000080
  62 #define USR_LED1        0x00000100
  63 #define USR_LED2        0x00000200
  64 #define USR_LED3        0x00000400
  65
  66 #ifndef __ASSEMBLY__
  67 extern unsigned long in32(unsigned int);
  68 extern void out32(unsigned int, unsigned long);
  69
  70 #define LED0_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED0))
  71 #define LED1_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED1))
  72 #define LED2_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED2))
  73 #define LED3_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED3))
  74
  75 #define LED0_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED0))
  76 #define LED1_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED1))
  77 #define LED2_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED2))
  78 #define LED3_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED3))
  79 #endif
  80
  81 /* Initial RAM & stack pointer (placed in internal SRAM) */
  82 #define CONFIG_SYS_TEMP_STACK_OCM       1
  83 #define CONFIG_SYS_OCM_DATA_ADDR        CONFIG_SYS_ISRAM_BASE
  84 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_ISRAM_BASE   /* Initial RAM address */
  85 #define CONFIG_SYS_INIT_RAM_END         0x2000  /* End of used area in RAM */
  86 #define CONFIG_SYS_GBL_DATA_SIZE        128     /* num bytes initial data */
  87
  88 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
  89 #define CONFIG_SYS_POST_WORD_ADDR       (CONFIG_SYS_GBL_DATA_OFFSET - 0x4)
  90 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_POST_WORD_ADDR
  91
  92 #define CONFIG_SYS_MONITOR_LEN  (256 * 1024)    /* Reserve 256 kB for Mon */
  93 #define CONFIG_SYS_MALLOC_LEN   (128 * 1024)    /* Reserve 128 kB for malloc */
  94
  95 /* Serial Port */
  96 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
  97 #define CONFIG_BAUDRATE         9600
  98 #define CONFIG_SYS_BAUDRATE_TABLE \
  99         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400}
 100
 101 /* RTC: STMicro M41T00 */
 102 #define CONFIG_RTC_M41T11               1
 103 #define CONFIG_SYS_I2C_RTC_ADDR         0x68
 104 #define CONFIG_SYS_M41T11_BASE_YEAR     2000
 105
 106 /*
 107  * FLASH related
 108  */
 109 #define CONFIG_SYS_MAX_FLASH_BANKS      1                   /* number of banks      */
 110 #define CONFIG_SYS_FLASH_BANKS_LIST     {CONFIG_SYS_FLASH_BASE}
 111 #define CONFIG_SYS_MAX_FLASH_SECT       128                 /* sectors per device   */
 112 #define CONFIG_FLASH_CFI_DRIVER
 113 #define CONFIG_SYS_FLASH_CFI
 114 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE
 115
 116 #undef  CONFIG_SYS_FLASH_CHECKSUM
 117 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms) */
 118 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms) */
 119
 120 /* DDR SDRAM */
 121 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for setup */
 122 #define SPD_EEPROM_ADDRESS      {0x54}  /* SPD i2c spd addresses */
 123 #define CONFIG_VERY_BIG_RAM     1
 124
 125 /* I2C */
 126 #define CONFIG_HARD_I2C                 1       /* I2C with hardware support */
 127 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address */
 128 #define CONFIG_SYS_I2C_SLAVE            0x7f
 129 #define CONFIG_SYS_I2C_NOPROBES {0x55,0x56,0x57,0x58,0x59,0x5a,0x5b,0x5c,0x69}
 130
 131 /* Environment */
 132 #define CONFIG_ENV_IS_IN_EEPROM         1
 133 #define CONFIG_ENV_SIZE                 0x100   /* Size of Environment vars */
 134 #define CONFIG_ENV_OFFSET               0x100
 135 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50
 136 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          1
 137 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       3
 138 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10
 139
 140 #define CONFIG_BOOTARGS         "root=/dev/hda1 "
 141 #define CONFIG_BOOTCOMMAND      "bootm ffc00000"        /* autoboot command */
 142 #define CONFIG_BOOTDELAY        5                       /* disable autoboot */
 143 #define CONFIG_BAUDRATE         9600
 144
 145 #define CONFIG_LOADS_ECHO       1               /* echo on for serial download */
 146 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change */
 147
 148 #define CONFIG_PPC4xx_EMAC
 149 #define CONFIG_MII              1       /* MII PHY management */
 150 #define CONFIG_PHY_ADDR         0       /* PHY address phy0 not populated */
 151 #define CONFIG_PHY1_ADDR        1       /* PHY address phy1 not populated */
 152 #define CONFIG_PHY2_ADDR        4       /* PHY address phy2 */
 153 #define CONFIG_PHY3_ADDR        8       /* PHY address phy3 */
 154 #define CONFIG_NET_MULTI        1
 155 #define CONFIG_PHY_GIGE         1       /* Include GbE speed/duplex detection */
 156 #define CONFIG_PHY_RESET        1       /* reset phy upon startup */
 157 #define CONFIG_SYS_RX_ETH_BUFFER 32     /* Number of ethernet rx buffers & descriptors */
 158
 159 #define CONFIG_HAS_ETH1         1       /* add support for "eth1addr" */
 160 #define CONFIG_HAS_ETH2         1       /* add support for "eth2addr" */
 161 #define CONFIG_HAS_ETH3         1       /* add support for "eth3addr" */
 162
 163 /* BOOTP options */
 164 #define CONFIG_BOOTP_BOOTFILESIZE
 165 #define CONFIG_BOOTP_BOOTPATH
 166 #define CONFIG_BOOTP_GATEWAY
 167 #define CONFIG_BOOTP_HOSTNAME
 168
 169 /*
 170  * Command line configuration
 171  */
 172 #include <config_cmd_default.h>
 173
 174 #define CONFIG_CMD_PCI
 175 #define CONFIG_CMD_IRQ
 176 #define CONFIG_CMD_I2C
 177 #define CONFIG_CMD_DATE
 178 #define CONFIG_CMD_BEDBUG
 179 #define CONFIG_CMD_EEPROM
 180 #define CONFIG_CMD_PING
 181 #define CONFIG_CMD_ELF
 182 #define CONFIG_CMD_MII
 183 #define CONFIG_CMD_DIAG
 184 #define CONFIG_CMD_FAT
 185
 186 #undef CONFIG_WATCHDOG                  /* watchdog disabled */
 187
 188 /*
 189  * Miscellaneous configurable options
 190  */
 191 #define CONFIG_SYS_LONGHELP                     /* undef to save memory */
 192 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt */
 193 #if defined(CONFIG_CMD_KGDB)
 194 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size */
 195 #else
 196 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size */
 197 #endif
 198 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 199 #define CONFIG_SYS_MAXARGS      16              /* max number of command args */
 200 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size */
 201
 202 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on */
 203 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM */
 204
 205 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
 206 #define CONFIG_SYS_EXTBDINFO            1       /* To use extended board_into (bd_t) */
 207
 208 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
 209
 210 /*
 211  * PCI
 212  */
 213 /* General PCI */
 214 #define CONFIG_PCI                              /* include pci support */
 215 #define CONFIG_PCI_PNP                          /* do pci plug-and-play */
 216 #define CONFIG_PCI_SCAN_SHOW                    /* show pci devices on startup */
 217 #define CONFIG_SYS_PCI_TARGBASE 0x80000000      /* PCIaddr mapped to CONFIG_SYS_PCI_MEMBASE */
 218
 219 /* Board-specific PCI */
 220 #define CONFIG_SYS_PCI_TARGET_INIT              /* let board init pci target */
 221 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1014   /* IBM */
 222 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0xcafe   /* Whatever */
 223 #define CONFIG_SYS_PCI_FORCE_PCI_CONV           /* Force PCI Conventional Mode */
 224
 225 /*
 226  * For booting Linux, the board info and command line data
 227  * have to be in the first 8 MB of memory, since this is
 228  * the maximum mapped by the Linux kernel during initialization.
 229  */
 230 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 231
 232 /*
 233  * Internal Definitions
 234  */
 235 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
 236 #define BOOTFLAG_WARM   0x02            /* Software reboot */
 237
 238 #if defined(CONFIG_CMD_KGDB)
 239 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 240 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
 241 #endif
 242 #endif  /* __CONFIG_H */