include/configs/at91rm9200dk.h

   1 /*
   2  * Rick Bronson <rick@efn.org>
   3  *
   4  * Configuation settings for the AT91RM9200DK board.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #ifndef __CONFIG_H
  26 #define __CONFIG_H
  27
  28 /*
  29  * If we are developing, we might want to start armboot from ram
  30  * so we MUST NOT initialize critical regs like mem-timing ...
  31  */
  32 #define CONFIG_INIT_CRITICAL            /* undef for developing */
  33
  34 /* ARM asynchronous clock */
  35 #define AT91C_MAIN_CLOCK  179712000  /* from 18.432 MHz crystal (18432000 / 4 * 39) */
  36 #define AT91C_MASTER_CLOCK  59904000  /* peripheral clock (AT91C_MASTER_CLOCK / 3) */
  37 /* #define AT91C_MASTER_CLOCK  44928000 */  /* peripheral clock (AT91C_MASTER_CLOCK / 4) */
  38
  39 #define AT91_SLOW_CLOCK         32768   /* slow clock */
  40
  41 #define CONFIG_AT91RM9200DK      1      /* on an AT91RM9200DK Board      */
  42 #undef CONFIG_USE_IRQ                   /* we don't need IRQ/FIQ stuff */
  43 #define CONFIG_CMDLINE_TAG       1      /* enable passing of ATAGs      */
  44 #define CONFIG_SETUP_MEMORY_TAGS 1
  45 #define CONFIG_INITRD_TAG        1
  46
  47 /*
  48  * Size of malloc() pool
  49  */
  50 #define CFG_MALLOC_LEN  (CFG_ENV_SIZE + 128*1024)
  51 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
  52
  53 #define CONFIG_BAUDRATE 115200
  54
  55 #define CFG_AT91C_BRGR_DIVISOR  33      /* hardcode so no __divsi3 : AT91C_MASTER_CLOCK / baudrate / 16 */
  56
  57 /*
  58  * Hardware drivers
  59  */
  60
  61 #undef  CONFIG_HWFLOW                   /* don't include RTS/CTS flow control support   */
  62
  63 #undef  CONFIG_MODEM_SUPPORT            /* disable modem initialization stuff */
  64
  65 #define CONFIG_BOOTDELAY      3
  66 /* #define CONFIG_ENV_OVERWRITE  1 */
  67
  68 #define CONFIG_COMMANDS         \
  69                        ((CONFIG_CMD_DFL | \
  70                         CFG_CMD_DHCP ) & \
  71                       ~(CFG_CMD_BDI | \
  72                         CFG_CMD_IMI | \
  73                         CFG_CMD_AUTOSCRIPT | \
  74                         CFG_CMD_FPGA | \
  75                         CFG_CMD_MISC | \
  76                         CFG_CMD_LOADS ))
  77
  78 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  79 #include <cmd_confdefs.h>
  80
  81 #define CFG_MAX_NAND_DEVICE     1       /* Max number of NAND devices           */
  82 #define SECTORSIZE 512
  83
  84 #define ADDR_COLUMN 1
  85 #define ADDR_PAGE 2
  86 #define ADDR_COLUMN_PAGE 3
  87
  88 #define NAND_ChipID_UNKNOWN     0x00
  89 #define NAND_MAX_FLOORS 1
  90 #define NAND_MAX_CHIPS 1
  91
  92 #define AT91_SMART_MEDIA_ALE (1 << 22)  /* our ALE is AD22 */
  93 #define AT91_SMART_MEDIA_CLE (1 << 21)  /* our CLE is AD21 */
  94
  95 #define NAND_DISABLE_CE(nand) do { *AT91C_PIOC_SODR = AT91C_PIO_PC0;} while(0)
  96 #define NAND_ENABLE_CE(nand) do { *AT91C_PIOC_CODR = AT91C_PIO_PC0;} while(0)
  97
  98 #define NAND_WAIT_READY(nand) while (!(*AT91C_PIOC_PDSR & AT91C_PIO_PC2))
  99
 100 #define WRITE_NAND_COMMAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_CLE) = (__u8)(d); } while(0)
 101 #define WRITE_NAND_ADDRESS(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_ALE) = (__u8)(d); } while(0)
 102 #define WRITE_NAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr) = (__u8)d; } while(0)
 103 #define READ_NAND(adr) ((volatile unsigned char)(*(volatile __u8 *)(unsigned long)adr))
 104 /* the following are NOP's in our implementation */
 105 #define NAND_CTL_CLRALE(nandptr)
 106 #define NAND_CTL_SETALE(nandptr)
 107 #define NAND_CTL_CLRCLE(nandptr)
 108 #define NAND_CTL_SETCLE(nandptr)
 109
 110 #define CONFIG_NR_DRAM_BANKS 1
 111 #define PHYS_SDRAM 0x20000000
 112 #define PHYS_SDRAM_SIZE 0x2000000  /* 32 megs */
 113
 114 #define CFG_MEMTEST_START PHYS_SDRAM
 115 #define CFG_MEMTEST_END   CFG_MEMTEST_START + PHYS_SDRAM_SIZE - 262144
 116
 117 #define CONFIG_DRIVER_ETHER
 118 #define CONFIG_NET_RETRY_COUNT 20
 119 #define CONFIG_AT91C_USE_RMII
 120
 121 #define CONFIG_HAS_DATAFLASH    1
 122 #define CFG_SPI_WRITE_TOUT      (5*CFG_HZ)
 123 #define CFG_MAX_DATAFLASH_BANKS 2
 124 #define CFG_MAX_DATAFLASH_PAGES 16384
 125 #define CFG_DATAFLASH_LOGIC_ADDR_CS0    0xC0000000      /* Logical adress for CS0 */
 126 #define CFG_DATAFLASH_LOGIC_ADDR_CS3    0xD0000000      /* Logical adress for CS3 */
 127
 128 #define PHYS_FLASH_1 0x10000000
 129 #define PHYS_FLASH_SIZE 0x200000  /* 2 megs main flash */
 130 #define CFG_FLASH_BASE          PHYS_FLASH_1
 131 #define CFG_MAX_FLASH_BANKS 1
 132 #define CFG_MAX_FLASH_SECT 40
 133 #define CFG_FLASH_ERASE_TOUT    (2*CFG_HZ) /* Timeout for Flash Erase */
 134 #define CFG_FLASH_WRITE_TOUT    (2*CFG_HZ) /* Timeout for Flash Write */
 135
 136 #undef  CFG_ENV_IS_IN_DATAFLASH
 137
 138 #ifdef CFG_ENV_IS_IN_DATAFLASH
 139 #define CFG_ENV_OFFSET 0x20000
 140 #define CFG_ENV_ADDR (CFG_DATAFLASH_LOGIC_ADDR_CS0 + CFG_ENV_OFFSET)
 141 #define CFG_ENV_SIZE 0x2000  /* 0x8000 */
 142 #else
 143 #define CFG_ENV_IS_IN_FLASH     1
 144 #define CFG_ENV_ADDR (PHYS_FLASH_1 + 0xe000)  /* 0x10000 */
 145 #define CFG_ENV_SIZE 0x2000  /* 0x8000 */
 146 #endif
 147
 148
 149 #define CFG_LOAD_ADDR 0x21000000  /* default load address */
 150
 151 #define CFG_BOOT_SIZE           0x6000 /* 24 KBytes */
 152 #define CFG_U_BOOT_BASE         (PHYS_FLASH_1 + 0x10000)
 153 #define CFG_U_BOOT_SIZE         0x10000 /* 64 KBytes */
 154
 155 #define CFG_BAUDRATE_TABLE {115200 , 19200, 38400, 57600, 9600 }
 156
 157 #define CFG_PROMPT "Uboot> " /* Monitor Command Prompt */
 158 #define CFG_CBSIZE 256 /* Console I/O Buffer Size */
 159 #define CFG_MAXARGS 16 /* max number of command args */
 160 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 161
 162 #ifndef __ASSEMBLY__
 163 /*-----------------------------------------------------------------------
 164  * Board specific extension for bd_info
 165  *
 166  * This structure is embedded in the global bd_info (bd_t) structure
 167  * and can be used by the board specific code (eg board/...)
 168  */
 169
 170 struct bd_info_ext
 171 {
 172     /* helper variable for board environment handling
 173      *
 174      * env_crc_valid == 0    =>   uninitialised
 175      * env_crc_valid  > 0    =>   environment crc in flash is valid
 176      * env_crc_valid  < 0    =>   environment crc in flash is invalid
 177      */
 178      int        env_crc_valid;
 179 };
 180 #endif
 181
 182 #define CFG_HZ AT91C_MASTER_CLOCK/2  /* AT91C_TC0_CMR is implicitly set to
 183                                         AT91C_TC_TIMER_DIV1_CLOCK */
 184
 185 #define CONFIG_STACKSIZE        (32*1024)       /* regular stack */
 186
 187 #ifdef CONFIG_USE_IRQ
 188 #error CONFIG_USE_IRQ not supported
 189 #endif
 190
 191 #endif