include/configs/lubbock.h

   1 /*
   2  * (C) Copyright 2002
   3  * Kyle Harris, Nexus Technologies, Inc. kharris@nexus-tech.net
   4  *
   5  * (C) Copyright 2002
   6  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   7  * Marius Groeger <mgroeger@sysgo.de>
   8  *
   9  * Configuation settings for the LUBBOCK board.
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  27  * MA 02111-1307 USA
  28  */
  29
  30 #ifndef __CONFIG_H
  31 #define __CONFIG_H
  32
  33 /*
  34  * If we are developing, we might want to start armboot from ram
  35  * so we MUST NOT initialize critical regs like mem-timing ...
  36  */
  37 #define CONFIG_INIT_CRITICAL            /* undef for developing */
  38
  39 /*
  40  * High Level Configuration Options
  41  * (easy to change)
  42  */
  43 #define CONFIG_PXA250           1       /* This is an PXA250 CPU    */
  44 #define CONFIG_LUBBOCK          1       /* on an LUBBOCK Board      */
  45
  46 #undef CONFIG_USE_IRQ                   /* we don't need IRQ/FIQ stuff */
  47
  48 /*
  49  * Size of malloc() pool
  50  */
  51 #define CFG_MALLOC_LEN      (CFG_ENV_SIZE + 128*1024)
  52
  53 /*
  54  * Hardware drivers
  55  */
  56 #define CONFIG_DRIVER_LAN91C96
  57 #define CONFIG_LAN91C96_BASE 0x0C000000
  58
  59 /*
  60  * select serial console configuration
  61  */
  62 #define CONFIG_FFUART          1       /* we use FFUART on LUBBOCK */
  63
  64 /* allow to overwrite serial and ethaddr */
  65 #define CONFIG_ENV_OVERWRITE
  66
  67 #define CONFIG_BAUDRATE         115200
  68
  69 #define CONFIG_COMMANDS         (CONFIG_CMD_DFL)
  70
  71 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  72 #include <cmd_confdefs.h>
  73
  74 #define CONFIG_BOOTDELAY        3
  75 #define CONFIG_ETHADDR          08:00:3e:26:0a:5b
  76 #define CONFIG_NETMASK          255.255.0.0
  77 #define CONFIG_IPADDR           192.168.0.21
  78 #define CONFIG_SERVERIP         192.168.0.250
  79 #define CONFIG_BOOTCOMMAND      "bootm 40000"
  80 #define CONFIG_BOOTARGS         "root=/dev/mtdblock2 rootfstype=cramfs console=ttyS0,115200"
  81 #define CONFIG_CMDLINE_TAG
  82
  83 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  84 #define CONFIG_KGDB_BAUDRATE    230400          /* speed to run kgdb serial port */
  85 #define CONFIG_KGDB_SER_INDEX   2               /* which serial port to use */
  86 #endif
  87
  88 /*
  89  * Miscellaneous configurable options
  90  */
  91 #define CFG_LONGHELP                            /* undef to save memory         */
  92 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
  93 #define CFG_CBSIZE              256             /* Console I/O Buffer Size      */
  94 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
  95 #define CFG_MAXARGS             16              /* max number of command args   */
  96 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
  97
  98 #define CFG_MEMTEST_START       0xa0400000      /* memtest works on     */
  99 #define CFG_MEMTEST_END         0xa0800000      /* 4 ... 8 MB in DRAM   */
 100
 101 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
 102
 103 #define CFG_LOAD_ADDR           0xa8000000      /* default load address */
 104
 105 #define CFG_HZ                  3686400         /* incrementer freq: 3.6864 MHz */
 106 #define CFG_CPUSPEED            0x161           /* set core clock to 400/200/100 MHz */
 107
 108                                                 /* valid baudrates */
 109 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 110
 111 /*
 112  * Stack sizes
 113  *
 114  * The stack sizes are set up in start.S using the settings below
 115  */
 116 #define CONFIG_STACKSIZE        (128*1024)      /* regular stack */
 117 #ifdef CONFIG_USE_IRQ
 118 #define CONFIG_STACKSIZE_IRQ    (4*1024)        /* IRQ stack */
 119 #define CONFIG_STACKSIZE_FIQ    (4*1024)        /* FIQ stack */
 120 #endif
 121
 122 /*
 123  * Physical Memory Map
 124  */
 125 #define CONFIG_NR_DRAM_BANKS    4          /* we have 2 banks of DRAM */
 126 #define PHYS_SDRAM_1            0xa0000000 /* SDRAM Bank #1 */
 127 #define PHYS_SDRAM_1_SIZE       0x04000000 /* 64 MB */
 128 #define PHYS_SDRAM_2            0xa4000000 /* SDRAM Bank #2 */
 129 #define PHYS_SDRAM_2_SIZE       0x00000000 /* 0 MB */
 130 #define PHYS_SDRAM_3            0xa8000000 /* SDRAM Bank #3 */
 131 #define PHYS_SDRAM_3_SIZE       0x00000000 /* 0 MB */
 132 #define PHYS_SDRAM_4            0xac000000 /* SDRAM Bank #4 */
 133 #define PHYS_SDRAM_4_SIZE       0x00000000 /* 0 MB */
 134
 135 #define PHYS_FLASH_1            0x00000000 /* Flash Bank #1 */
 136 #define PHYS_FLASH_2            0x04000000 /* Flash Bank #2 */
 137 #define PHYS_FLASH_SIZE         0x02000000 /* 32 MB */
 138 #define PHYS_FLASH_BANK_SIZE    0x02000000 /* 32 MB Banks */
 139 #define PHYS_FLASH_SECT_SIZE    0x00040000 /* 256 KB sectors (x2) */
 140
 141 #define CFG_DRAM_BASE           0xa0000000
 142 #define CFG_DRAM_SIZE           0x04000000
 143
 144 #define CFG_FLASH_BASE          PHYS_FLASH_1
 145
 146 #define FPGA_REGS_BASE_PHYSICAL 0x08000000
 147
 148 /*
 149  * GPIO settings
 150  */
 151 #define CFG_GPSR0_VAL       0x00008000
 152 #define CFG_GPSR1_VAL       0x00FC0382
 153 #define CFG_GPSR2_VAL       0x0001FFFF
 154 #define CFG_GPCR0_VAL       0x00000000
 155 #define CFG_GPCR1_VAL       0x00000000
 156 #define CFG_GPCR2_VAL       0x00000000
 157 #define CFG_GPDR0_VAL       0x0060A800
 158 #define CFG_GPDR1_VAL       0x00FF0382
 159 #define CFG_GPDR2_VAL       0x0001C000
 160 #define CFG_GAFR0_L_VAL     0x98400000
 161 #define CFG_GAFR0_U_VAL     0x00002950
 162 #define CFG_GAFR1_L_VAL     0x000A9558
 163 #define CFG_GAFR1_U_VAL     0x0005AAAA
 164 #define CFG_GAFR2_L_VAL     0xA0000000
 165 #define CFG_GAFR2_U_VAL     0x00000002
 166
 167 #define CFG_PSSR_VAL        0x20
 168
 169 /*
 170  * Memory settings
 171  */
 172 #define CFG_MSC0_VAL        0x23F223F2
 173 #define CFG_MSC1_VAL        0x3FF1A441
 174 #define CFG_MSC2_VAL        0x7FF17FF1
 175 #define CFG_MDCNFG_VAL      0x00001AC9
 176 #define CFG_MDREFR_VAL      0x00018018
 177 #define CFG_MDMRS_VAL       0x00000000
 178
 179 /*
 180  * PCMCIA and CF Interfaces
 181  */
 182 #define CFG_MECR_VAL        0x00000000
 183 #define CFG_MCMEM0_VAL      0x00010504
 184 #define CFG_MCMEM1_VAL      0x00010504
 185 #define CFG_MCATT0_VAL      0x00010504
 186 #define CFG_MCATT1_VAL      0x00010504
 187 #define CFG_MCIO0_VAL       0x00004715
 188 #define CFG_MCIO1_VAL       0x00004715
 189
 190 #define _LED        0x08000010
 191 #define LED_BLANK  (0x08000040)
 192
 193 /*
 194  * FLASH and environment organization
 195  */
 196 #define CFG_MAX_FLASH_BANKS     2       /* max number of memory banks           */
 197 #define CFG_MAX_FLASH_SECT      128  /* max number of sectors on one chip    */
 198
 199 /* timeout values are in ticks */
 200 #define CFG_FLASH_ERASE_TOUT    (25*CFG_HZ) /* Timeout for Flash Erase */
 201 #define CFG_FLASH_WRITE_TOUT    (25*CFG_HZ) /* Timeout for Flash Write */
 202
 203 /* FIXME */
 204 #define CFG_ENV_IS_IN_FLASH     1
 205 #define CFG_ENV_ADDR            (PHYS_FLASH_1 + 0x1C000)        /* Addr of Environment Sector   */
 206 #define CFG_ENV_SIZE            0x4000  /* Total Size of Environment Sector     */
 207
 208
 209 /*
 210  * FPGA Offsets
 211  */
 212 #define WHOAMI_OFFSET           0x00
 213 #define HEXLED_OFFSET           0x10
 214 #define BLANKLED_OFFSET         0x40
 215 #define DISCRETELED_OFFSET      0x40
 216 #define CNFG_SWITCHES_OFFSET    0x50
 217 #define USER_SWITCHES_OFFSET    0x60
 218 #define MISC_WR_OFFSET          0x80
 219 #define MISC_RD_OFFSET          0x90
 220 #define INT_MASK_OFFSET         0xC0
 221 #define INT_CLEAR_OFFSET        0xD0
 222 #define GP_OFFSET               0x100
 223
 224 #endif  /* __CONFIG_H */