include/configs/scb9328.h

   1 /*
   2  * Copyright (C) 2003 ETC s.r.o.
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  * Written by Peter Figuli <peposh@etc.sk>, 2003.
   6  *
   7  * 2003/13/06 Initial MP10 Support copied from wepep250
   8  */
   9
  10 #ifndef __CONFIG_H
  11 #define __CONFIG_H
  12
  13 #define CONFIG_IMX              1     /* This is a Motorola MC9328MXL Chip */
  14 #define CONFIG_SCB9328          1     /* on a scb9328tronix board */
  15
  16 #define CONFIG_IMX_SERIAL
  17 #define CONFIG_IMX_SERIAL1
  18 /*
  19  * Select serial console configuration
  20  */
  21
  22 /*
  23  * BOOTP options
  24  */
  25 #define CONFIG_BOOTP_BOOTFILESIZE
  26 #define CONFIG_BOOTP_BOOTPATH
  27 #define CONFIG_BOOTP_GATEWAY
  28 #define CONFIG_BOOTP_HOSTNAME
  29
  30 /*
  31  * Command line configuration.
  32  */
  33 #define CONFIG_CMD_PING
  34 #define CONFIG_CMD_DHCP
  35
  36 /*
  37  * Boot options. Setting delay to -1 stops autostart count down.
  38  * NOTE: Sending parameters to kernel depends on kernel version and
  39  * 2.4.19-rmk6-pxa1 patch used while my u-boot coding didn't accept
  40  * parameters at all! Do not get confused by them so.
  41  */
  42 #define CONFIG_BOOTDELAY   -1
  43 #define CONFIG_BOOTARGS    "console=ttySMX0,115200n8 root=/dev/mtdblock3 rootfstype=jffs2 mtdparts=scb9328_flash:128k(U-boot)ro,128k(U-boot_env),1m(kernel),4m(root),4m(fs) eval_board=evk9328"
  44 #define CONFIG_BOOTCOMMAND "bootm 10040000"
  45 #define CONFIG_SHOW_BOOT_PROGRESS
  46 #define CONFIG_NETMASK          255.255.255.0
  47 #define CONFIG_IPADDR           10.10.10.9
  48 #define CONFIG_SERVERIP         10.10.10.10
  49
  50 /*
  51  * General options for u-boot. Modify to save memory foot print
  52  */
  53 #define CONFIG_SYS_LONGHELP                                   /* undef saves memory  */
  54 #define CONFIG_SYS_PROMPT               "scb9328> "           /* prompt string       */
  55 #define CONFIG_SYS_CBSIZE               256                   /* console I/O buffer  */
  56 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* print buffer size   */
  57 #define CONFIG_SYS_MAXARGS              16                    /* max command args    */
  58 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE             /* boot args buf size  */
  59
  60 #define CONFIG_SYS_MEMTEST_START        0x08100000            /* memtest test area   */
  61 #define CONFIG_SYS_MEMTEST_END          0x08F00000
  62
  63 #define CONFIG_SYS_CPUSPEED             0x141        /* core clock - register value  */
  64
  65 #define CONFIG_BAUDRATE 115200
  66 /*
  67  * Definitions related to passing arguments to kernel.
  68  */
  69 #define CONFIG_CMDLINE_TAG           1   /* send commandline to Kernel       */
  70 #define CONFIG_SETUP_MEMORY_TAGS     1   /* send memory definition to kernel */
  71 #define CONFIG_INITRD_TAG            1   /* send initrd params               */
  72
  73 /*
  74  * Malloc pool need to host env + 128 Kb reserve for other allocations.
  75  */
  76 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (128<<10) )
  77
  78 /* SDRAM Setup Values
  79 0x910a8300 Precharge Command CAS 3
  80 0x910a8200 Precharge Command CAS 2
  81
  82 0xa10a8300 AutoRefresh Command CAS 3
  83 0xa10a8200 Set AutoRefresh Command CAS 2 */
  84
  85 #define PRECHARGE_CMD 0x910a8200
  86 #define AUTOREFRESH_CMD 0xa10a8200
  87
  88 /*
  89  * SDRAM Memory Map
  90  */
  91 /* SH FIXME */
  92 #define CONFIG_NR_DRAM_BANKS    1               /* we have 1 bank of SDRAM */
  93 #define SCB9328_SDRAM_1         0x08000000      /* SDRAM bank #1           */
  94 #define SCB9328_SDRAM_1_SIZE    0x01000000      /* 16 MB                   */
  95
  96 #define CONFIG_SYS_TEXT_BASE    0x10000000
  97
  98 #define CONFIG_SYS_SDRAM_BASE   SCB9328_SDRAM_1
  99 #define CONFIG_SYS_INIT_SP_ADDR (SCB9328_SDRAM_1 + 0xf00000)
 100
 101 /*
 102  * Configuration for FLASH memory for the Synertronixx board
 103  */
 104
 105 /* #define SCB9328_FLASH_32M */
 106
 107 /* 32MB */
 108 #ifdef SCB9328_FLASH_32M
 109 #define CONFIG_SYS_MAX_FLASH_BANKS              1       /* FLASH banks count (not chip count)*/
 110 #define CONFIG_SYS_MAX_FLASH_SECT               256     /* number of sector in FLASH bank    */
 111 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 112 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 113 #define SCB9328_FLASH_BANK_SIZE  0x02000000     /* size of one flash bank            */
 114 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 115 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 116 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 117 #else
 118
 119 /* 16MB */
 120 #define CONFIG_SYS_MAX_FLASH_BANKS              1       /* FLASH banks count (not chip count)*/
 121 #define CONFIG_SYS_MAX_FLASH_SECT               128     /* number of sector in FLASH bank    */
 122 #define SCB9328_FLASH_BUS_WIDTH         2       /* we use 16 bit FLASH memory...     */
 123 #define SCB9328_FLASH_INTERLEAVE        1       /* ... made of 1 chip                */
 124 #define SCB9328_FLASH_BANK_SIZE  0x01000000     /* size of one flash bank            */
 125 #define SCB9328_FLASH_SECT_SIZE  0x00020000     /* size of erase sector              */
 126 #define SCB9328_FLASH_BASE       0x10000000     /* location of flash memory          */
 127 #define SCB9328_FLASH_UNLOCK            1       /* perform hw unlock first           */
 128 #endif /* SCB9328_FLASH_32M */
 129
 130 /* This should be defined if CFI FLASH device is present. Actually benefit
 131    is not so clear to me. In other words we can provide more informations
 132    to user, but this expects more complex flash handling we do not provide
 133    now.*/
 134 #undef  CONFIG_SYS_FLASH_CFI
 135
 136 #define CONFIG_SYS_FLASH_ERASE_TOUT     240000    /* timeout for Erase operation */
 137 #define CONFIG_SYS_FLASH_WRITE_TOUT     240000    /* timeout for Write operation */
 138
 139 #define CONFIG_SYS_FLASH_BASE           SCB9328_FLASH_BASE
 140
 141 /*
 142  * This is setting for JFFS2 support in u-boot.
 143  * Right now there is no gain for user, but later on booting kernel might be
 144  * possible. Consider using XIP kernel running from flash to save RAM
 145  * footprint.
 146  * NOTE: Enable CONFIG_CMD_JFFS2 for JFFS2 support.
 147  */
 148 #define CONFIG_SYS_JFFS2_FIRST_BANK             0
 149 #define CONFIG_SYS_JFFS2_FIRST_SECTOR           5
 150 #define CONFIG_SYS_JFFS2_NUM_BANKS              1
 151
 152 /*
 153  * Environment setup. Definitions of monitor location and size with
 154  * definition of environment setup ends up in 2 possibilities.
 155  * 1. Embeded environment - in u-boot code is space for environment
 156  * 2. Environment is read from predefined sector of flash
 157  * Right now we support 2. possiblity, but expecting no env placed
 158  * on mentioned address right now. This also needs to provide whole
 159  * sector for it - for us 256Kb is really waste of memory. U-boot uses
 160  * default env. and until kernel parameters could be sent to kernel
 161  * env. has no sense to us.
 162  */
 163
 164 /* Setup for PA23 which is Reset Default PA23 but has to become
 165    CS5 */
 166
 167 #define CONFIG_SYS_GPR_A_VAL            0x00800000
 168 #define CONFIG_SYS_GIUS_A_VAL           0x0043fffe
 169
 170 #define CONFIG_SYS_MONITOR_BASE 0x10000000
 171 #define CONFIG_SYS_MONITOR_LEN          0x20000         /* 128b ( 1 flash sector )  */
 172 #define CONFIG_ENV_IS_IN_FLASH  1
 173 #define CONFIG_ENV_ADDR         0x10020000      /* absolute address for now  */
 174 #define CONFIG_ENV_SIZE         0x20000
 175
 176 #define  CONFIG_ENV_OVERWRITE  1                /* env is not writable now   */
 177
 178 /*
 179  * CSxU_VAL:
 180  * 63| x        x x x | x x x x | x x  x    x | x x x x | x x x x | x x x x | x x x x | x x x x|32
 181  *   |DTACK_SEL|0|BCD |   BCS   | PSZ|PME|SYNC|  DOL    | CNC|    WSC       | 0| WWS  |   EDC  |
 182  *
 183  * CSxL_VAL:
 184  * 31| x x x x | x x x x | x x x x | x x x x | x x x x |  x x x x | x x  x x | x x  x    x| 0
 185  *   |   OEA   |   OEN   |   WEA   |   WEN   |   CSA   |EBC| DSZ  | 0|SP|0|WP| 0 0|PA|CSEN|
 186  */
 187
 188 #define CONFIG_SYS_CS0U_VAL 0x000F2000
 189 #define CONFIG_SYS_CS0L_VAL 0x11110d01
 190 #define CONFIG_SYS_CS1U_VAL 0x000F0a00
 191 #define CONFIG_SYS_CS1L_VAL 0x11110601
 192 #define CONFIG_SYS_CS2U_VAL 0x0
 193 #define CONFIG_SYS_CS2L_VAL 0x0
 194
 195 #define CONFIG_SYS_CS3U_VAL 0x000FFFFF
 196 #define CONFIG_SYS_CS3L_VAL 0x00000303
 197
 198 #define CONFIG_SYS_CS4U_VAL 0x000F0a00
 199 #define CONFIG_SYS_CS4L_VAL 0x11110301
 200
 201 /* CNC == 3 too long
 202    #define CONFIG_SYS_CS5U_VAL 0x0000C210 */
 203
 204 /* #define CONFIG_SYS_CS5U_VAL 0x00008400
 205    mal laenger mahcen, ob der bei 150MHz laenger haelt dann und
 206    kaum langsamer ist */
 207 /* #define CONFIG_SYS_CS5U_VAL 0x00009400
 208    #define CONFIG_SYS_CS5L_VAL 0x11010D03 */
 209
 210 #define CONFIG_SYS_CS5U_VAL 0x00008400
 211 #define CONFIG_SYS_CS5L_VAL 0x00000D03
 212
 213 #define CONFIG_DRIVER_DM9000            1
 214 #define CONFIG_DM9000_BASE              0x16000000
 215 #define DM9000_IO                       CONFIG_DM9000_BASE
 216 #define DM9000_DATA                     (CONFIG_DM9000_BASE+4)
 217
 218 /* f_{dpll}=2*f{ref}*(MFI+MFN/(MFD+1))/(PD+1)
 219    f_ref=16,777MHz
 220
 221    0x002a141f: 191,9944MHz
 222    0x040b2007: 144MHz
 223    0x042a141f: 96MHz
 224    0x0811140d: 64MHz
 225    0x040e200e: 150MHz
 226    0x00321431: 200MHz
 227
 228    0x08001800: 64MHz mit 16er Quarz
 229    0x04001800: 96MHz mit 16er Quarz
 230    0x04002400: 144MHz mit 16er Quarz
 231
 232    31 |x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x|x x x x| 0
 233       |XXX|--PD---|-------MFD---------|XXX|--MFI--|-----MFN-----------|     */
 234
 235 #define CPU200
 236
 237 #ifdef CPU200
 238 #define CONFIG_SYS_MPCTL0_VAL 0x00321431
 239 #else
 240 #define CONFIG_SYS_MPCTL0_VAL 0x040e200e
 241 #endif
 242
 243 /* #define BUS64 */
 244 #define BUS72
 245
 246 #ifdef BUS72
 247 #define CONFIG_SYS_SPCTL0_VAL 0x04002400
 248 #endif
 249
 250 #ifdef BUS96
 251 #define CONFIG_SYS_SPCTL0_VAL 0x04001800
 252 #endif
 253
 254 #ifdef BUS64
 255 #define CONFIG_SYS_SPCTL0_VAL 0x08001800
 256 #endif
 257
 258 /* Das ist der BCLK Divider, der aus der System PLL
 259    BCLK und HCLK erzeugt:
 260    31 | xxxx xxxx xxxx xxxx xx10 11xx xxxx xxxx | 0
 261    0x2f008403 : 192MHz/2=96MHz, 144MHz/2=72MHz PRESC=1->BCLKDIV=2
 262    0x2f008803 : 192MHz/3=64MHz, 240MHz/3=80MHz PRESC=1->BCLKDIV=2
 263    0x2f001003 : 192MHz/5=38,4MHz
 264    0x2f000003 : 64MHz/1
 265    Bit 22: SPLL Restart
 266    Bit 21: MPLL Restart */
 267
 268 #ifdef BUS64
 269 #define CONFIG_SYS_CSCR_VAL 0x2f030003
 270 #endif
 271
 272 #ifdef BUS72
 273 #define CONFIG_SYS_CSCR_VAL 0x2f030403
 274 #endif
 275
 276 /*
 277  * Well this has to be defined, but on the other hand it is used differently
 278  * one may expect. For instance loadb command do not cares :-)
 279  * So advice is - do not relay on this...
 280  */
 281 #define CONFIG_SYS_LOAD_ADDR 0x08400000
 282
 283 #define MHZ16QUARZINUSE
 284
 285 #ifdef MHZ16QUARZINUSE
 286 #define CONFIG_SYSPLL_CLK_FREQ 16000000
 287 #else
 288 #define CONFIG_SYSPLL_CLK_FREQ 16780000
 289 #endif
 290
 291 #define CONFIG_SYS_CLK_FREQ 16780000
 292
 293 /* FMCR Bit 0 becomes 0 to make CS3 CS3 :P */
 294 #define CONFIG_SYS_FMCR_VAL 0x00000001
 295
 296 /* Bit[0:3] contain PERCLK1DIV for UART 1
 297    0x000b00b ->b<- -> 192MHz/12=16MHz
 298    0x000b00b ->8<- -> 144MHz/09=16MHz
 299    0x000b00b ->3<- -> 64MHz/4=16MHz */
 300
 301 #ifdef BUS96
 302 #define CONFIG_SYS_PCDR_VAL 0x000b00b5
 303 #endif
 304
 305 #ifdef BUS64
 306 #define CONFIG_SYS_PCDR_VAL 0x000b00b3
 307 #endif
 308
 309 #ifdef BUS72
 310 #define CONFIG_SYS_PCDR_VAL 0x000b00b8
 311 #endif
 312
 313 #endif  /* __CONFIG_H */