]> git.kernelconcepts.de Git - karo-tx-uboot.git/blobdiff - board/cpu86/cpu86.h
imported Freescale specific U-Boot additions for i.MX28,... release L2.6.31_10.08.01
[karo-tx-uboot.git] / board / cpu86 / cpu86.h
index cf7852cefda98ec345e09169f6657190a1b7344c..ca0c39f6b8b8e8ab8eddc5a3baa5f5c2010c9a36 100755 (executable)
@@ -6,19 +6,19 @@
 #define REG8(x)                        (*(volatile unsigned char *)(x))
 
 /* CPU86 register definitions */
-#define CPU86_VME_EAC          REG8(CFG_BCRS_BASE + 0x00)
-#define CPU86_VME_SAC          REG8(CFG_BCRS_BASE + 0x01)
-#define CPU86_VME_MAC          REG8(CFG_BCRS_BASE + 0x02)
-#define CPU86_BCR              REG8(CFG_BCRS_BASE + 0x03)
-#define CPU86_BSR              REG8(CFG_BCRS_BASE + 0x04)
-#define CPU86_WDOG_RPORT       REG8(CFG_BCRS_BASE + 0x05)
-#define CPU86_MBOX_IRQ         REG8(CFG_BCRS_BASE + 0x04)
-#define CPU86_REV              REG8(CFG_BCRS_BASE + 0x07)
-#define CPU86_VME_IRQMASK      REG8(CFG_BCRS_BASE + 0x80)
-#define CPU86_VME_IRQSTATUS    REG8(CFG_BCRS_BASE + 0x81)
-#define CPU86_LOCAL_IRQMASK    REG8(CFG_BCRS_BASE + 0x82)
-#define CPU86_LOCAL_IRQSTATUS  REG8(CFG_BCRS_BASE + 0x83)
-#define CPU86_PMCL_IRQSTATUS   REG8(CFG_BCRS_BASE + 0x84)
+#define CPU86_VME_EAC          REG8(CONFIG_SYS_BCRS_BASE + 0x00)
+#define CPU86_VME_SAC          REG8(CONFIG_SYS_BCRS_BASE + 0x01)
+#define CPU86_VME_MAC          REG8(CONFIG_SYS_BCRS_BASE + 0x02)
+#define CPU86_BCR              REG8(CONFIG_SYS_BCRS_BASE + 0x03)
+#define CPU86_BSR              REG8(CONFIG_SYS_BCRS_BASE + 0x04)
+#define CPU86_WDOG_RPORT       REG8(CONFIG_SYS_BCRS_BASE + 0x05)
+#define CPU86_MBOX_IRQ         REG8(CONFIG_SYS_BCRS_BASE + 0x04)
+#define CPU86_REV              REG8(CONFIG_SYS_BCRS_BASE + 0x07)
+#define CPU86_VME_IRQMASK      REG8(CONFIG_SYS_BCRS_BASE + 0x80)
+#define CPU86_VME_IRQSTATUS    REG8(CONFIG_SYS_BCRS_BASE + 0x81)
+#define CPU86_LOCAL_IRQMASK    REG8(CONFIG_SYS_BCRS_BASE + 0x82)
+#define CPU86_LOCAL_IRQSTATUS  REG8(CONFIG_SYS_BCRS_BASE + 0x83)
+#define CPU86_PMCL_IRQSTATUS   REG8(CONFIG_SYS_BCRS_BASE + 0x84)
 
 /* Board Control Register bits */
 #define CPU86_BCR_FWPT         0x01