arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   5         select ARCH_HAS_ELF_RANDOMIZE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_MIGHT_HAVE_PC_PARPORT
  10         select ARCH_SUPPORTS_ATOMIC_RMW
  11         select ARCH_USE_BUILTIN_BSWAP
  12         select ARCH_USE_CMPXCHG_LOCKREF
  13         select ARCH_WANT_IPC_PARSE_VERSION
  14         select BUILDTIME_EXTABLE_SORT if MMU
  15         select CLONE_BACKWARDS
  16         select CPU_PM if (SUSPEND || CPU_IDLE)
  17         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  18         select EDAC_SUPPORT
  19         select EDAC_ATOMIC_SCRUB
  20         select GENERIC_ALLOCATOR
  21         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  22         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  23         select GENERIC_IDLE_POLL_SETUP
  24         select GENERIC_IRQ_PROBE
  25         select GENERIC_IRQ_SHOW
  26         select GENERIC_IRQ_SHOW_LEVEL
  27         select GENERIC_PCI_IOMAP
  28         select GENERIC_SCHED_CLOCK
  29         select GENERIC_SMP_IDLE_THREAD
  30         select GENERIC_STRNCPY_FROM_USER
  31         select GENERIC_STRNLEN_USER
  32         select HANDLE_DOMAIN_IRQ
  33         select HARDIRQS_SW_RESEND
  34         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  35         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  36         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32
  37         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32
  38         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  39         select HAVE_ARCH_TRACEHOOK
  40         select HAVE_BPF_JIT
  41         select HAVE_CC_STACKPROTECTOR
  42         select HAVE_CONTEXT_TRACKING
  43         select HAVE_C_RECORDMCOUNT
  44         select HAVE_DEBUG_KMEMLEAK
  45         select HAVE_DMA_API_DEBUG
  46         select HAVE_DMA_ATTRS
  47         select HAVE_DMA_CONTIGUOUS if MMU
  48         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32
  49         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  50         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  51         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  52         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  53         select HAVE_GENERIC_DMA_COHERENT
  54         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  55         select HAVE_IDE if PCI || ISA || PCMCIA
  56         select HAVE_IRQ_TIME_ACCOUNTING
  57         select HAVE_KERNEL_GZIP
  58         select HAVE_KERNEL_LZ4
  59         select HAVE_KERNEL_LZMA
  60         select HAVE_KERNEL_LZO
  61         select HAVE_KERNEL_XZ
  62         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  63         select HAVE_KRETPROBES if (HAVE_KPROBES)
  64         select HAVE_MEMBLOCK
  65         select HAVE_MOD_ARCH_SPECIFIC
  66         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  67         select HAVE_OPTPROBES if !THUMB2_KERNEL
  68         select HAVE_PERF_EVENTS
  69         select HAVE_PERF_REGS
  70         select HAVE_PERF_USER_STACK_DUMP
  71         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  72         select HAVE_REGS_AND_STACK_ACCESS_API
  73         select HAVE_SYSCALL_TRACEPOINTS
  74         select HAVE_UID16
  75         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  76         select IRQ_FORCED_THREADING
  77         select MODULES_USE_ELF_REL
  78         select NO_BOOTMEM
  79         select OLD_SIGACTION
  80         select OLD_SIGSUSPEND3
  81         select PERF_USE_VMALLOC
  82         select RTC_LIB
  83         select SYS_SUPPORTS_APM_EMULATION
  84         # Above selects are sorted alphabetically; please add new ones
  85         # according to that.  Thanks.
  86         help
  87           The ARM series is a line of low-power-consumption RISC chip designs
  88           licensed by ARM Ltd and targeted at embedded applications and
  89           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  90           manufactured, but legacy ARM-based PC hardware remains popular in
  91           Europe.  There is an ARM Linux project with a web page at
  92           <http://www.arm.linux.org.uk/>.
  93
  94 config ARM_HAS_SG_CHAIN
  95         select ARCH_HAS_SG_CHAIN
  96         bool
  97
  98 config NEED_SG_DMA_LENGTH
  99         bool
 100
 101 config ARM_DMA_USE_IOMMU
 102         bool
 103         select ARM_HAS_SG_CHAIN
 104         select NEED_SG_DMA_LENGTH
 105
 106 if ARM_DMA_USE_IOMMU
 107
 108 config ARM_DMA_IOMMU_ALIGNMENT
 109         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 110         range 4 9
 111         default 8
 112         help
 113           DMA mapping framework by default aligns all buffers to the smallest
 114           PAGE_SIZE order which is greater than or equal to the requested buffer
 115           size. This works well for buffers up to a few hundreds kilobytes, but
 116           for larger buffers it just a waste of address space. Drivers which has
 117           relatively small addressing window (like 64Mib) might run out of
 118           virtual space with just a few allocations.
 119
 120           With this parameter you can specify the maximum PAGE_SIZE order for
 121           DMA IOMMU buffers. Larger buffers will be aligned only to this
 122           specified order. The order is expressed as a power of two multiplied
 123           by the PAGE_SIZE.
 124
 125 endif
 126
 127 config MIGHT_HAVE_PCI
 128         bool
 129
 130 config SYS_SUPPORTS_APM_EMULATION
 131         bool
 132
 133 config HAVE_TCM
 134         bool
 135         select GENERIC_ALLOCATOR
 136
 137 config HAVE_PROC_CPU
 138         bool
 139
 140 config NO_IOPORT_MAP
 141         bool
 142
 143 config EISA
 144         bool
 145         ---help---
 146           The Extended Industry Standard Architecture (EISA) bus was
 147           developed as an open alternative to the IBM MicroChannel bus.
 148
 149           The EISA bus provided some of the features of the IBM MicroChannel
 150           bus while maintaining backward compatibility with cards made for
 151           the older ISA bus.  The EISA bus saw limited use between 1988 and
 152           1995 when it was made obsolete by the PCI bus.
 153
 154           Say Y here if you are building a kernel for an EISA-based machine.
 155
 156           Otherwise, say N.
 157
 158 config SBUS
 159         bool
 160
 161 config STACKTRACE_SUPPORT
 162         bool
 163         default y
 164
 165 config HAVE_LATENCYTOP_SUPPORT
 166         bool
 167         depends on !SMP
 168         default y
 169
 170 config LOCKDEP_SUPPORT
 171         bool
 172         default y
 173
 174 config TRACE_IRQFLAGS_SUPPORT
 175         bool
 176         default !CPU_V7M
 177
 178 config RWSEM_XCHGADD_ALGORITHM
 179         bool
 180         default y
 181
 182 config ARCH_HAS_ILOG2_U32
 183         bool
 184
 185 config ARCH_HAS_ILOG2_U64
 186         bool
 187
 188 config ARCH_HAS_BANDGAP
 189         bool
 190
 191 config FIX_EARLYCON_MEM
 192         def_bool y if MMU
 193
 194 config GENERIC_HWEIGHT
 195         bool
 196         default y
 197
 198 config GENERIC_CALIBRATE_DELAY
 199         bool
 200         default y
 201
 202 config ARCH_MAY_HAVE_PC_FDC
 203         bool
 204
 205 config ZONE_DMA
 206         bool
 207
 208 config NEED_DMA_MAP_STATE
 209        def_bool y
 210
 211 config ARCH_SUPPORTS_UPROBES
 212         def_bool y
 213
 214 config ARCH_HAS_DMA_SET_COHERENT_MASK
 215         bool
 216
 217 config GENERIC_ISA_DMA
 218         bool
 219
 220 config FIQ
 221         bool
 222
 223 config NEED_RET_TO_USER
 224         bool
 225
 226 config ARCH_MTD_XIP
 227         bool
 228
 229 config VECTORS_BASE
 230         hex
 231         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 232         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 233         default 0x00000000
 234         help
 235           The base address of exception vectors.  This must be two pages
 236           in size.
 237
 238 config ARM_PATCH_PHYS_VIRT
 239         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 240         default y
 241         depends on !XIP_KERNEL && MMU
 242         depends on !ARCH_REALVIEW || !SPARSEMEM
 243         help
 244           Patch phys-to-virt and virt-to-phys translation functions at
 245           boot and module load time according to the position of the
 246           kernel in system memory.
 247
 248           This can only be used with non-XIP MMU kernels where the base
 249           of physical memory is at a 16MB boundary.
 250
 251           Only disable this option if you know that you do not require
 252           this feature (eg, building a kernel for a single machine) and
 253           you need to shrink the kernel to the minimal size.
 254
 255 config NEED_MACH_IO_H
 256         bool
 257         help
 258           Select this when mach/io.h is required to provide special
 259           definitions for this platform.  The need for mach/io.h should
 260           be avoided when possible.
 261
 262 config NEED_MACH_MEMORY_H
 263         bool
 264         help
 265           Select this when mach/memory.h is required to provide special
 266           definitions for this platform.  The need for mach/memory.h should
 267           be avoided when possible.
 268
 269 config PHYS_OFFSET
 270         hex "Physical address of main memory" if MMU
 271         depends on !ARM_PATCH_PHYS_VIRT
 272         default DRAM_BASE if !MMU
 273         default 0x00000000 if ARCH_EBSA110 || \
 274                         ARCH_FOOTBRIDGE || \
 275                         ARCH_INTEGRATOR || \
 276                         ARCH_IOP13XX || \
 277                         ARCH_KS8695 || \
 278                         (ARCH_REALVIEW && !REALVIEW_HIGH_PHYS_OFFSET)
 279         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 280         default 0x20000000 if ARCH_S5PV210
 281         default 0x70000000 if REALVIEW_HIGH_PHYS_OFFSET
 282         default 0xc0000000 if ARCH_SA1100
 283         help
 284           Please provide the physical address corresponding to the
 285           location of main memory in your system.
 286
 287 config GENERIC_BUG
 288         def_bool y
 289         depends on BUG
 290
 291 config PGTABLE_LEVELS
 292         int
 293         default 3 if ARM_LPAE
 294         default 2
 295
 296 source "init/Kconfig"
 297
 298 source "kernel/Kconfig.freezer"
 299
 300 menu "System Type"
 301
 302 config MMU
 303         bool "MMU-based Paged Memory Management Support"
 304         default y
 305         help
 306           Select if you want MMU-based virtualised addressing space
 307           support by paged memory management. If unsure, say 'Y'.
 308
 309 #
 310 # The "ARM system type" choice list is ordered alphabetically by option
 311 # text.  Please add new entries in the option alphabetic order.
 312 #
 313 choice
 314         prompt "ARM system type"
 315         default ARCH_VERSATILE if !MMU
 316         default ARCH_MULTIPLATFORM if MMU
 317
 318 config ARCH_MULTIPLATFORM
 319         bool "Allow multiple platforms to be selected"
 320         depends on MMU
 321         select ARCH_WANT_OPTIONAL_GPIOLIB
 322         select ARM_HAS_SG_CHAIN
 323         select ARM_PATCH_PHYS_VIRT
 324         select AUTO_ZRELADDR
 325         select CLKSRC_OF
 326         select COMMON_CLK
 327         select GENERIC_CLOCKEVENTS
 328         select MIGHT_HAVE_PCI
 329         select MULTI_IRQ_HANDLER
 330         select SPARSE_IRQ
 331         select USE_OF
 332
 333 config ARM_SINGLE_ARMV7M
 334         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 335         depends on !MMU
 336         select ARCH_WANT_OPTIONAL_GPIOLIB
 337         select ARM_NVIC
 338         select AUTO_ZRELADDR
 339         select CLKSRC_OF
 340         select COMMON_CLK
 341         select CPU_V7M
 342         select GENERIC_CLOCKEVENTS
 343         select NO_IOPORT_MAP
 344         select SPARSE_IRQ
 345         select USE_OF
 346
 347 config ARCH_REALVIEW
 348         bool "ARM Ltd. RealView family"
 349         select ARCH_WANT_OPTIONAL_GPIOLIB
 350         select ARM_AMBA
 351         select ARM_TIMER_SP804
 352         select COMMON_CLK
 353         select COMMON_CLK_VERSATILE
 354         select GENERIC_CLOCKEVENTS
 355         select GPIO_PL061 if GPIOLIB
 356         select ICST
 357         select NEED_MACH_MEMORY_H
 358         select PLAT_VERSATILE
 359         select PLAT_VERSATILE_SCHED_CLOCK
 360         help
 361           This enables support for ARM Ltd RealView boards.
 362
 363 config ARCH_VERSATILE
 364         bool "ARM Ltd. Versatile family"
 365         select ARCH_WANT_OPTIONAL_GPIOLIB
 366         select ARM_AMBA
 367         select ARM_TIMER_SP804
 368         select ARM_VIC
 369         select CLKDEV_LOOKUP
 370         select GENERIC_CLOCKEVENTS
 371         select HAVE_MACH_CLKDEV
 372         select ICST
 373         select PLAT_VERSATILE
 374         select PLAT_VERSATILE_CLOCK
 375         select PLAT_VERSATILE_SCHED_CLOCK
 376         select VERSATILE_FPGA_IRQ
 377         help
 378           This enables support for ARM Ltd Versatile board.
 379
 380 config ARCH_CLPS711X
 381         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 382         select ARCH_REQUIRE_GPIOLIB
 383         select AUTO_ZRELADDR
 384         select CLKSRC_MMIO
 385         select COMMON_CLK
 386         select CPU_ARM720T
 387         select GENERIC_CLOCKEVENTS
 388         select MFD_SYSCON
 389         select SOC_BUS
 390         help
 391           Support for Cirrus Logic 711x/721x/731x based boards.
 392
 393 config ARCH_GEMINI
 394         bool "Cortina Systems Gemini"
 395         select ARCH_REQUIRE_GPIOLIB
 396         select CLKSRC_MMIO
 397         select CPU_FA526
 398         select GENERIC_CLOCKEVENTS
 399         help
 400           Support for the Cortina Systems Gemini family SoCs
 401
 402 config ARCH_EBSA110
 403         bool "EBSA-110"
 404         select ARCH_USES_GETTIMEOFFSET
 405         select CPU_SA110
 406         select ISA
 407         select NEED_MACH_IO_H
 408         select NEED_MACH_MEMORY_H
 409         select NO_IOPORT_MAP
 410         help
 411           This is an evaluation board for the StrongARM processor available
 412           from Digital. It has limited hardware on-board, including an
 413           Ethernet interface, two PCMCIA sockets, two serial ports and a
 414           parallel port.
 415
 416 config ARCH_EP93XX
 417         bool "EP93xx-based"
 418         select ARCH_HAS_HOLES_MEMORYMODEL
 419         select ARCH_REQUIRE_GPIOLIB
 420         select ARM_AMBA
 421         select ARM_PATCH_PHYS_VIRT
 422         select ARM_VIC
 423         select AUTO_ZRELADDR
 424         select CLKDEV_LOOKUP
 425         select CLKSRC_MMIO
 426         select CPU_ARM920T
 427         select GENERIC_CLOCKEVENTS
 428         help
 429           This enables support for the Cirrus EP93xx series of CPUs.
 430
 431 config ARCH_FOOTBRIDGE
 432         bool "FootBridge"
 433         select CPU_SA110
 434         select FOOTBRIDGE
 435         select GENERIC_CLOCKEVENTS
 436         select HAVE_IDE
 437         select NEED_MACH_IO_H if !MMU
 438         select NEED_MACH_MEMORY_H
 439         help
 440           Support for systems based on the DC21285 companion chip
 441           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 442
 443 config ARCH_NETX
 444         bool "Hilscher NetX based"
 445         select ARM_VIC
 446         select CLKSRC_MMIO
 447         select CPU_ARM926T
 448         select GENERIC_CLOCKEVENTS
 449         help
 450           This enables support for systems based on the Hilscher NetX Soc
 451
 452 config ARCH_IOP13XX
 453         bool "IOP13xx-based"
 454         depends on MMU
 455         select CPU_XSC3
 456         select NEED_MACH_MEMORY_H
 457         select NEED_RET_TO_USER
 458         select PCI
 459         select PLAT_IOP
 460         select VMSPLIT_1G
 461         select SPARSE_IRQ
 462         help
 463           Support for Intel's IOP13XX (XScale) family of processors.
 464
 465 config ARCH_IOP32X
 466         bool "IOP32x-based"
 467         depends on MMU
 468         select ARCH_REQUIRE_GPIOLIB
 469         select CPU_XSCALE
 470         select GPIO_IOP
 471         select NEED_RET_TO_USER
 472         select PCI
 473         select PLAT_IOP
 474         help
 475           Support for Intel's 80219 and IOP32X (XScale) family of
 476           processors.
 477
 478 config ARCH_IOP33X
 479         bool "IOP33x-based"
 480         depends on MMU
 481         select ARCH_REQUIRE_GPIOLIB
 482         select CPU_XSCALE
 483         select GPIO_IOP
 484         select NEED_RET_TO_USER
 485         select PCI
 486         select PLAT_IOP
 487         help
 488           Support for Intel's IOP33X (XScale) family of processors.
 489
 490 config ARCH_IXP4XX
 491         bool "IXP4xx-based"
 492         depends on MMU
 493         select ARCH_HAS_DMA_SET_COHERENT_MASK
 494         select ARCH_REQUIRE_GPIOLIB
 495         select ARCH_SUPPORTS_BIG_ENDIAN
 496         select CLKSRC_MMIO
 497         select CPU_XSCALE
 498         select DMABOUNCE if PCI
 499         select GENERIC_CLOCKEVENTS
 500         select MIGHT_HAVE_PCI
 501         select NEED_MACH_IO_H
 502         select USB_EHCI_BIG_ENDIAN_DESC
 503         select USB_EHCI_BIG_ENDIAN_MMIO
 504         help
 505           Support for Intel's IXP4XX (XScale) family of processors.
 506
 507 config ARCH_DOVE
 508         bool "Marvell Dove"
 509         select ARCH_REQUIRE_GPIOLIB
 510         select CPU_PJ4
 511         select GENERIC_CLOCKEVENTS
 512         select MIGHT_HAVE_PCI
 513         select MVEBU_MBUS
 514         select PINCTRL
 515         select PINCTRL_DOVE
 516         select PLAT_ORION_LEGACY
 517         help
 518           Support for the Marvell Dove SoC 88AP510
 519
 520 config ARCH_MV78XX0
 521         bool "Marvell MV78xx0"
 522         select ARCH_REQUIRE_GPIOLIB
 523         select CPU_FEROCEON
 524         select GENERIC_CLOCKEVENTS
 525         select MVEBU_MBUS
 526         select PCI
 527         select PLAT_ORION_LEGACY
 528         help
 529           Support for the following Marvell MV78xx0 series SoCs:
 530           MV781x0, MV782x0.
 531
 532 config ARCH_ORION5X
 533         bool "Marvell Orion"
 534         depends on MMU
 535         select ARCH_REQUIRE_GPIOLIB
 536         select CPU_FEROCEON
 537         select GENERIC_CLOCKEVENTS
 538         select MVEBU_MBUS
 539         select PCI
 540         select PLAT_ORION_LEGACY
 541         select MULTI_IRQ_HANDLER
 542         help
 543           Support for the following Marvell Orion 5x series SoCs:
 544           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 545           Orion-2 (5281), Orion-1-90 (6183).
 546
 547 config ARCH_MMP
 548         bool "Marvell PXA168/910/MMP2"
 549         depends on MMU
 550         select ARCH_REQUIRE_GPIOLIB
 551         select CLKDEV_LOOKUP
 552         select GENERIC_ALLOCATOR
 553         select GENERIC_CLOCKEVENTS
 554         select GPIO_PXA
 555         select IRQ_DOMAIN
 556         select MULTI_IRQ_HANDLER
 557         select PINCTRL
 558         select PLAT_PXA
 559         select SPARSE_IRQ
 560         help
 561           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 562
 563 config ARCH_KS8695
 564         bool "Micrel/Kendin KS8695"
 565         select ARCH_REQUIRE_GPIOLIB
 566         select CLKSRC_MMIO
 567         select CPU_ARM922T
 568         select GENERIC_CLOCKEVENTS
 569         select NEED_MACH_MEMORY_H
 570         help
 571           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 572           System-on-Chip devices.
 573
 574 config ARCH_W90X900
 575         bool "Nuvoton W90X900 CPU"
 576         select ARCH_REQUIRE_GPIOLIB
 577         select CLKDEV_LOOKUP
 578         select CLKSRC_MMIO
 579         select CPU_ARM926T
 580         select GENERIC_CLOCKEVENTS
 581         help
 582           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 583           At present, the w90x900 has been renamed nuc900, regarding
 584           the ARM series product line, you can login the following
 585           link address to know more.
 586
 587           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 588                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 589
 590 config ARCH_LPC32XX
 591         bool "NXP LPC32XX"
 592         select ARCH_REQUIRE_GPIOLIB
 593         select ARM_AMBA
 594         select CLKDEV_LOOKUP
 595         select CLKSRC_MMIO
 596         select CPU_ARM926T
 597         select GENERIC_CLOCKEVENTS
 598         select HAVE_IDE
 599         select USE_OF
 600         help
 601           Support for the NXP LPC32XX family of processors
 602
 603 config ARCH_PXA
 604         bool "PXA2xx/PXA3xx-based"
 605         depends on MMU
 606         select ARCH_MTD_XIP
 607         select ARCH_REQUIRE_GPIOLIB
 608         select ARM_CPU_SUSPEND if PM
 609         select AUTO_ZRELADDR
 610         select COMMON_CLK
 611         select CLKDEV_LOOKUP
 612         select CLKSRC_MMIO
 613         select CLKSRC_OF
 614         select GENERIC_CLOCKEVENTS
 615         select GPIO_PXA
 616         select HAVE_IDE
 617         select IRQ_DOMAIN
 618         select MULTI_IRQ_HANDLER
 619         select PLAT_PXA
 620         select SPARSE_IRQ
 621         help
 622           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 623
 624 config ARCH_RPC
 625         bool "RiscPC"
 626         select ARCH_ACORN
 627         select ARCH_MAY_HAVE_PC_FDC
 628         select ARCH_SPARSEMEM_ENABLE
 629         select ARCH_USES_GETTIMEOFFSET
 630         select CPU_SA110
 631         select FIQ
 632         select HAVE_IDE
 633         select HAVE_PATA_PLATFORM
 634         select ISA_DMA_API
 635         select NEED_MACH_IO_H
 636         select NEED_MACH_MEMORY_H
 637         select NO_IOPORT_MAP
 638         select VIRT_TO_BUS
 639         help
 640           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 641           CD-ROM interface, serial and parallel port, and the floppy drive.
 642
 643 config ARCH_SA1100
 644         bool "SA1100-based"
 645         select ARCH_MTD_XIP
 646         select ARCH_REQUIRE_GPIOLIB
 647         select ARCH_SPARSEMEM_ENABLE
 648         select CLKDEV_LOOKUP
 649         select CLKSRC_MMIO
 650         select CPU_FREQ
 651         select CPU_SA1100
 652         select GENERIC_CLOCKEVENTS
 653         select HAVE_IDE
 654         select IRQ_DOMAIN
 655         select ISA
 656         select MULTI_IRQ_HANDLER
 657         select NEED_MACH_MEMORY_H
 658         select SPARSE_IRQ
 659         help
 660           Support for StrongARM 11x0 based boards.
 661
 662 config ARCH_S3C24XX
 663         bool "Samsung S3C24XX SoCs"
 664         select ARCH_REQUIRE_GPIOLIB
 665         select ATAGS
 666         select CLKDEV_LOOKUP
 667         select CLKSRC_SAMSUNG_PWM
 668         select GENERIC_CLOCKEVENTS
 669         select GPIO_SAMSUNG
 670         select HAVE_S3C2410_I2C if I2C
 671         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 672         select HAVE_S3C_RTC if RTC_CLASS
 673         select MULTI_IRQ_HANDLER
 674         select NEED_MACH_IO_H
 675         select SAMSUNG_ATAGS
 676         help
 677           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 678           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 679           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 680           Samsung SMDK2410 development board (and derivatives).
 681
 682 config ARCH_S3C64XX
 683         bool "Samsung S3C64XX"
 684         select ARCH_REQUIRE_GPIOLIB
 685         select ARM_AMBA
 686         select ARM_VIC
 687         select ATAGS
 688         select CLKDEV_LOOKUP
 689         select CLKSRC_SAMSUNG_PWM
 690         select COMMON_CLK_SAMSUNG
 691         select CPU_V6K
 692         select GENERIC_CLOCKEVENTS
 693         select GPIO_SAMSUNG
 694         select HAVE_S3C2410_I2C if I2C
 695         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 696         select HAVE_TCM
 697         select NO_IOPORT_MAP
 698         select PLAT_SAMSUNG
 699         select PM_GENERIC_DOMAINS if PM
 700         select S3C_DEV_NAND
 701         select S3C_GPIO_TRACK
 702         select SAMSUNG_ATAGS
 703         select SAMSUNG_WAKEMASK
 704         select SAMSUNG_WDT_RESET
 705         help
 706           Samsung S3C64XX series based systems
 707
 708 config ARCH_DAVINCI
 709         bool "TI DaVinci"
 710         select ARCH_HAS_HOLES_MEMORYMODEL
 711         select ARCH_REQUIRE_GPIOLIB
 712         select CLKDEV_LOOKUP
 713         select GENERIC_ALLOCATOR
 714         select GENERIC_CLOCKEVENTS
 715         select GENERIC_IRQ_CHIP
 716         select HAVE_IDE
 717         select TI_PRIV_EDMA
 718         select USE_OF
 719         select ZONE_DMA
 720         help
 721           Support for TI's DaVinci platform.
 722
 723 config ARCH_OMAP1
 724         bool "TI OMAP1"
 725         depends on MMU
 726         select ARCH_HAS_HOLES_MEMORYMODEL
 727         select ARCH_OMAP
 728         select ARCH_REQUIRE_GPIOLIB
 729         select CLKDEV_LOOKUP
 730         select CLKSRC_MMIO
 731         select GENERIC_CLOCKEVENTS
 732         select GENERIC_IRQ_CHIP
 733         select HAVE_IDE
 734         select IRQ_DOMAIN
 735         select MULTI_IRQ_HANDLER
 736         select NEED_MACH_IO_H if PCCARD
 737         select NEED_MACH_MEMORY_H
 738         select SPARSE_IRQ
 739         help
 740           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 741
 742 endchoice
 743
 744 menu "Multiple platform selection"
 745         depends on ARCH_MULTIPLATFORM
 746
 747 comment "CPU Core family selection"
 748
 749 config ARCH_MULTI_V4
 750         bool "ARMv4 based platforms (FA526)"
 751         depends on !ARCH_MULTI_V6_V7
 752         select ARCH_MULTI_V4_V5
 753         select CPU_FA526
 754
 755 config ARCH_MULTI_V4T
 756         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 757         depends on !ARCH_MULTI_V6_V7
 758         select ARCH_MULTI_V4_V5
 759         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 760                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 761                 CPU_ARM925T || CPU_ARM940T)
 762
 763 config ARCH_MULTI_V5
 764         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 765         depends on !ARCH_MULTI_V6_V7
 766         select ARCH_MULTI_V4_V5
 767         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 768                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 769                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 770
 771 config ARCH_MULTI_V4_V5
 772         bool
 773
 774 config ARCH_MULTI_V6
 775         bool "ARMv6 based platforms (ARM11)"
 776         select ARCH_MULTI_V6_V7
 777         select CPU_V6K
 778
 779 config ARCH_MULTI_V7
 780         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 781         default y
 782         select ARCH_MULTI_V6_V7
 783         select CPU_V7
 784         select HAVE_SMP
 785
 786 config ARCH_MULTI_V6_V7
 787         bool
 788         select MIGHT_HAVE_CACHE_L2X0
 789
 790 config ARCH_MULTI_CPU_AUTO
 791         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 792         select ARCH_MULTI_V5
 793
 794 endmenu
 795
 796 config ARCH_VIRT
 797         bool "Dummy Virtual Machine" if ARCH_MULTI_V7
 798         select ARM_AMBA
 799         select ARM_GIC
 800         select ARM_PSCI
 801         select HAVE_ARM_ARCH_TIMER
 802
 803 #
 804 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 805 # Kconfigs may be included either alphabetically (according to the
 806 # plat- suffix) or along side the corresponding mach-* source.
 807 #
 808 source "arch/arm/mach-mvebu/Kconfig"
 809
 810 source "arch/arm/mach-alpine/Kconfig"
 811
 812 source "arch/arm/mach-asm9260/Kconfig"
 813
 814 source "arch/arm/mach-at91/Kconfig"
 815
 816 source "arch/arm/mach-axxia/Kconfig"
 817
 818 source "arch/arm/mach-bcm/Kconfig"
 819
 820 source "arch/arm/mach-berlin/Kconfig"
 821
 822 source "arch/arm/mach-clps711x/Kconfig"
 823
 824 source "arch/arm/mach-cns3xxx/Kconfig"
 825
 826 source "arch/arm/mach-davinci/Kconfig"
 827
 828 source "arch/arm/mach-digicolor/Kconfig"
 829
 830 source "arch/arm/mach-dove/Kconfig"
 831
 832 source "arch/arm/mach-ep93xx/Kconfig"
 833
 834 source "arch/arm/mach-footbridge/Kconfig"
 835
 836 source "arch/arm/mach-gemini/Kconfig"
 837
 838 source "arch/arm/mach-highbank/Kconfig"
 839
 840 source "arch/arm/mach-hisi/Kconfig"
 841
 842 source "arch/arm/mach-integrator/Kconfig"
 843
 844 source "arch/arm/mach-iop32x/Kconfig"
 845
 846 source "arch/arm/mach-iop33x/Kconfig"
 847
 848 source "arch/arm/mach-iop13xx/Kconfig"
 849
 850 source "arch/arm/mach-ixp4xx/Kconfig"
 851
 852 source "arch/arm/mach-keystone/Kconfig"
 853
 854 source "arch/arm/mach-ks8695/Kconfig"
 855
 856 source "arch/arm/mach-meson/Kconfig"
 857
 858 source "arch/arm/mach-moxart/Kconfig"
 859
 860 source "arch/arm/mach-mv78xx0/Kconfig"
 861
 862 source "arch/arm/mach-imx/Kconfig"
 863
 864 source "arch/arm/mach-mediatek/Kconfig"
 865
 866 source "arch/arm/mach-mxs/Kconfig"
 867
 868 source "arch/arm/mach-netx/Kconfig"
 869
 870 source "arch/arm/mach-nomadik/Kconfig"
 871
 872 source "arch/arm/mach-nspire/Kconfig"
 873
 874 source "arch/arm/plat-omap/Kconfig"
 875
 876 source "arch/arm/mach-omap1/Kconfig"
 877
 878 source "arch/arm/mach-omap2/Kconfig"
 879
 880 source "arch/arm/mach-orion5x/Kconfig"
 881
 882 source "arch/arm/mach-picoxcell/Kconfig"
 883
 884 source "arch/arm/mach-pxa/Kconfig"
 885 source "arch/arm/plat-pxa/Kconfig"
 886
 887 source "arch/arm/mach-mmp/Kconfig"
 888
 889 source "arch/arm/mach-qcom/Kconfig"
 890
 891 source "arch/arm/mach-realview/Kconfig"
 892
 893 source "arch/arm/mach-rockchip/Kconfig"
 894
 895 source "arch/arm/mach-sa1100/Kconfig"
 896
 897 source "arch/arm/mach-socfpga/Kconfig"
 898
 899 source "arch/arm/mach-spear/Kconfig"
 900
 901 source "arch/arm/mach-sti/Kconfig"
 902
 903 source "arch/arm/mach-s3c24xx/Kconfig"
 904
 905 source "arch/arm/mach-s3c64xx/Kconfig"
 906
 907 source "arch/arm/mach-s5pv210/Kconfig"
 908
 909 source "arch/arm/mach-exynos/Kconfig"
 910 source "arch/arm/plat-samsung/Kconfig"
 911
 912 source "arch/arm/mach-shmobile/Kconfig"
 913
 914 source "arch/arm/mach-sunxi/Kconfig"
 915
 916 source "arch/arm/mach-prima2/Kconfig"
 917
 918 source "arch/arm/mach-tegra/Kconfig"
 919
 920 source "arch/arm/mach-u300/Kconfig"
 921
 922 source "arch/arm/mach-uniphier/Kconfig"
 923
 924 source "arch/arm/mach-ux500/Kconfig"
 925
 926 source "arch/arm/mach-versatile/Kconfig"
 927
 928 source "arch/arm/mach-vexpress/Kconfig"
 929 source "arch/arm/plat-versatile/Kconfig"
 930
 931 source "arch/arm/mach-vt8500/Kconfig"
 932
 933 source "arch/arm/mach-w90x900/Kconfig"
 934
 935 source "arch/arm/mach-zx/Kconfig"
 936
 937 source "arch/arm/mach-zynq/Kconfig"
 938
 939 # ARMv7-M architecture
 940 config ARCH_EFM32
 941         bool "Energy Micro efm32"
 942         depends on ARM_SINGLE_ARMV7M
 943         select ARCH_REQUIRE_GPIOLIB
 944         help
 945           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 946           processors.
 947
 948 config ARCH_LPC18XX
 949         bool "NXP LPC18xx/LPC43xx"
 950         depends on ARM_SINGLE_ARMV7M
 951         select ARCH_HAS_RESET_CONTROLLER
 952         select ARM_AMBA
 953         select CLKSRC_LPC32XX
 954         select PINCTRL
 955         help
 956           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 957           high performance microcontrollers.
 958
 959 config ARCH_STM32
 960         bool "STMicrolectronics STM32"
 961         depends on ARM_SINGLE_ARMV7M
 962         select ARCH_HAS_RESET_CONTROLLER
 963         select ARMV7M_SYSTICK
 964         select CLKSRC_STM32
 965         select RESET_CONTROLLER
 966         help
 967           Support for STMicroelectronics STM32 processors.
 968
 969 # Definitions to make life easier
 970 config ARCH_ACORN
 971         bool
 972
 973 config PLAT_IOP
 974         bool
 975         select GENERIC_CLOCKEVENTS
 976
 977 config PLAT_ORION
 978         bool
 979         select CLKSRC_MMIO
 980         select COMMON_CLK
 981         select GENERIC_IRQ_CHIP
 982         select IRQ_DOMAIN
 983
 984 config PLAT_ORION_LEGACY
 985         bool
 986         select PLAT_ORION
 987
 988 config PLAT_PXA
 989         bool
 990
 991 config PLAT_VERSATILE
 992         bool
 993
 994 source "arch/arm/firmware/Kconfig"
 995
 996 source arch/arm/mm/Kconfig
 997
 998 config IWMMXT
 999         bool "Enable iWMMXt support"
1000         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
1001         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
1002         help
1003           Enable support for iWMMXt context switching at run time if
1004           running on a CPU that supports it.
1005
1006 config MULTI_IRQ_HANDLER
1007         bool
1008         help
1009           Allow each machine to specify it's own IRQ handler at run time.
1010
1011 if !MMU
1012 source "arch/arm/Kconfig-nommu"
1013 endif
1014
1015 config PJ4B_ERRATA_4742
1016         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1017         depends on CPU_PJ4B && MACH_ARMADA_370
1018         default y
1019         help
1020           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1021           Event (WFE) IDLE states, a specific timing sensitivity exists between
1022           the retiring WFI/WFE instructions and the newly issued subsequent
1023           instructions.  This sensitivity can result in a CPU hang scenario.
1024           Workaround:
1025           The software must insert either a Data Synchronization Barrier (DSB)
1026           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1027           instruction
1028
1029 config ARM_ERRATA_326103
1030         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1031         depends on CPU_V6
1032         help
1033           Executing a SWP instruction to read-only memory does not set bit 11
1034           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1035           treat the access as a read, preventing a COW from occurring and
1036           causing the faulting task to livelock.
1037
1038 config ARM_ERRATA_411920
1039         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1040         depends on CPU_V6 || CPU_V6K
1041         help
1042           Invalidation of the Instruction Cache operation can
1043           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1044           It does not affect the MPCore. This option enables the ARM Ltd.
1045           recommended workaround.
1046
1047 config ARM_ERRATA_430973
1048         bool "ARM errata: Stale prediction on replaced interworking branch"
1049         depends on CPU_V7
1050         help
1051           This option enables the workaround for the 430973 Cortex-A8
1052           r1p* erratum. If a code sequence containing an ARM/Thumb
1053           interworking branch is replaced with another code sequence at the
1054           same virtual address, whether due to self-modifying code or virtual
1055           to physical address re-mapping, Cortex-A8 does not recover from the
1056           stale interworking branch prediction. This results in Cortex-A8
1057           executing the new code sequence in the incorrect ARM or Thumb state.
1058           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1059           and also flushes the branch target cache at every context switch.
1060           Note that setting specific bits in the ACTLR register may not be
1061           available in non-secure mode.
1062
1063 config ARM_ERRATA_458693
1064         bool "ARM errata: Processor deadlock when a false hazard is created"
1065         depends on CPU_V7
1066         depends on !ARCH_MULTIPLATFORM
1067         help
1068           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1069           erratum. For very specific sequences of memory operations, it is
1070           possible for a hazard condition intended for a cache line to instead
1071           be incorrectly associated with a different cache line. This false
1072           hazard might then cause a processor deadlock. The workaround enables
1073           the L1 caching of the NEON accesses and disables the PLD instruction
1074           in the ACTLR register. Note that setting specific bits in the ACTLR
1075           register may not be available in non-secure mode.
1076
1077 config ARM_ERRATA_460075
1078         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1079         depends on CPU_V7
1080         depends on !ARCH_MULTIPLATFORM
1081         help
1082           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1083           erratum. Any asynchronous access to the L2 cache may encounter a
1084           situation in which recent store transactions to the L2 cache are lost
1085           and overwritten with stale memory contents from external memory. The
1086           workaround disables the write-allocate mode for the L2 cache via the
1087           ACTLR register. Note that setting specific bits in the ACTLR register
1088           may not be available in non-secure mode.
1089
1090 config ARM_ERRATA_742230
1091         bool "ARM errata: DMB operation may be faulty"
1092         depends on CPU_V7 && SMP
1093         depends on !ARCH_MULTIPLATFORM
1094         help
1095           This option enables the workaround for the 742230 Cortex-A9
1096           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1097           between two write operations may not ensure the correct visibility
1098           ordering of the two writes. This workaround sets a specific bit in
1099           the diagnostic register of the Cortex-A9 which causes the DMB
1100           instruction to behave as a DSB, ensuring the correct behaviour of
1101           the two writes.
1102
1103 config ARM_ERRATA_742231
1104         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1105         depends on CPU_V7 && SMP
1106         depends on !ARCH_MULTIPLATFORM
1107         help
1108           This option enables the workaround for the 742231 Cortex-A9
1109           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1110           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1111           accessing some data located in the same cache line, may get corrupted
1112           data due to bad handling of the address hazard when the line gets
1113           replaced from one of the CPUs at the same time as another CPU is
1114           accessing it. This workaround sets specific bits in the diagnostic
1115           register of the Cortex-A9 which reduces the linefill issuing
1116           capabilities of the processor.
1117
1118 config ARM_ERRATA_643719
1119         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1120         depends on CPU_V7 && SMP
1121         default y
1122         help
1123           This option enables the workaround for the 643719 Cortex-A9 (prior to
1124           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1125           register returns zero when it should return one. The workaround
1126           corrects this value, ensuring cache maintenance operations which use
1127           it behave as intended and avoiding data corruption.
1128
1129 config ARM_ERRATA_720789
1130         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1131         depends on CPU_V7
1132         help
1133           This option enables the workaround for the 720789 Cortex-A9 (prior to
1134           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1135           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1136           As a consequence of this erratum, some TLB entries which should be
1137           invalidated are not, resulting in an incoherency in the system page
1138           tables. The workaround changes the TLB flushing routines to invalidate
1139           entries regardless of the ASID.
1140
1141 config ARM_ERRATA_743622
1142         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1143         depends on CPU_V7
1144         depends on !ARCH_MULTIPLATFORM
1145         help
1146           This option enables the workaround for the 743622 Cortex-A9
1147           (r2p*) erratum. Under very rare conditions, a faulty
1148           optimisation in the Cortex-A9 Store Buffer may lead to data
1149           corruption. This workaround sets a specific bit in the diagnostic
1150           register of the Cortex-A9 which disables the Store Buffer
1151           optimisation, preventing the defect from occurring. This has no
1152           visible impact on the overall performance or power consumption of the
1153           processor.
1154
1155 config ARM_ERRATA_751472
1156         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1157         depends on CPU_V7
1158         depends on !ARCH_MULTIPLATFORM
1159         help
1160           This option enables the workaround for the 751472 Cortex-A9 (prior
1161           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1162           completion of a following broadcasted operation if the second
1163           operation is received by a CPU before the ICIALLUIS has completed,
1164           potentially leading to corrupted entries in the cache or TLB.
1165
1166 config ARM_ERRATA_754322
1167         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1168         depends on CPU_V7
1169         help
1170           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1171           r3p*) erratum. A speculative memory access may cause a page table walk
1172           which starts prior to an ASID switch but completes afterwards. This
1173           can populate the micro-TLB with a stale entry which may be hit with
1174           the new ASID. This workaround places two dsb instructions in the mm
1175           switching code so that no page table walks can cross the ASID switch.
1176
1177 config ARM_ERRATA_754327
1178         bool "ARM errata: no automatic Store Buffer drain"
1179         depends on CPU_V7 && SMP
1180         help
1181           This option enables the workaround for the 754327 Cortex-A9 (prior to
1182           r2p0) erratum. The Store Buffer does not have any automatic draining
1183           mechanism and therefore a livelock may occur if an external agent
1184           continuously polls a memory location waiting to observe an update.
1185           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1186           written polling loops from denying visibility of updates to memory.
1187
1188 config ARM_ERRATA_364296
1189         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1190         depends on CPU_V6
1191         help
1192           This options enables the workaround for the 364296 ARM1136
1193           r0p2 erratum (possible cache data corruption with
1194           hit-under-miss enabled). It sets the undocumented bit 31 in
1195           the auxiliary control register and the FI bit in the control
1196           register, thus disabling hit-under-miss without putting the
1197           processor into full low interrupt latency mode. ARM11MPCore
1198           is not affected.
1199
1200 config ARM_ERRATA_764369
1201         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1202         depends on CPU_V7 && SMP
1203         help
1204           This option enables the workaround for erratum 764369
1205           affecting Cortex-A9 MPCore with two or more processors (all
1206           current revisions). Under certain timing circumstances, a data
1207           cache line maintenance operation by MVA targeting an Inner
1208           Shareable memory region may fail to proceed up to either the
1209           Point of Coherency or to the Point of Unification of the
1210           system. This workaround adds a DSB instruction before the
1211           relevant cache maintenance functions and sets a specific bit
1212           in the diagnostic control register of the SCU.
1213
1214 config ARM_ERRATA_775420
1215        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1216        depends on CPU_V7
1217        help
1218          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1219          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1220          operation aborts with MMU exception, it might cause the processor
1221          to deadlock. This workaround puts DSB before executing ISB if
1222          an abort may occur on cache maintenance.
1223
1224 config ARM_ERRATA_798181
1225         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1226         depends on CPU_V7 && SMP
1227         help
1228           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1229           adequately shooting down all use of the old entries. This
1230           option enables the Linux kernel workaround for this erratum
1231           which sends an IPI to the CPUs that are running the same ASID
1232           as the one being invalidated.
1233
1234 config ARM_ERRATA_773022
1235         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1236         depends on CPU_V7
1237         help
1238           This option enables the workaround for the 773022 Cortex-A15
1239           (up to r0p4) erratum. In certain rare sequences of code, the
1240           loop buffer may deliver incorrect instructions. This
1241           workaround disables the loop buffer to avoid the erratum.
1242
1243 endmenu
1244
1245 source "arch/arm/common/Kconfig"
1246
1247 menu "Bus support"
1248
1249 config ISA
1250         bool
1251         help
1252           Find out whether you have ISA slots on your motherboard.  ISA is the
1253           name of a bus system, i.e. the way the CPU talks to the other stuff
1254           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1255           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1256           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1257
1258 # Select ISA DMA controller support
1259 config ISA_DMA
1260         bool
1261         select ISA_DMA_API
1262
1263 # Select ISA DMA interface
1264 config ISA_DMA_API
1265         bool
1266
1267 config PCI
1268         bool "PCI support" if MIGHT_HAVE_PCI
1269         help
1270           Find out whether you have a PCI motherboard. PCI is the name of a
1271           bus system, i.e. the way the CPU talks to the other stuff inside
1272           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1273           VESA. If you have PCI, say Y, otherwise N.
1274
1275 config PCI_DOMAINS
1276         bool
1277         depends on PCI
1278
1279 config PCI_DOMAINS_GENERIC
1280         def_bool PCI_DOMAINS
1281
1282 config PCI_NANOENGINE
1283         bool "BSE nanoEngine PCI support"
1284         depends on SA1100_NANOENGINE
1285         help
1286           Enable PCI on the BSE nanoEngine board.
1287
1288 config PCI_SYSCALL
1289         def_bool PCI
1290
1291 config PCI_HOST_ITE8152
1292         bool
1293         depends on PCI && MACH_ARMCORE
1294         default y
1295         select DMABOUNCE
1296
1297 source "drivers/pci/Kconfig"
1298 source "drivers/pci/pcie/Kconfig"
1299
1300 source "drivers/pcmcia/Kconfig"
1301
1302 endmenu
1303
1304 menu "Kernel Features"
1305
1306 config HAVE_SMP
1307         bool
1308         help
1309           This option should be selected by machines which have an SMP-
1310           capable CPU.
1311
1312           The only effect of this option is to make the SMP-related
1313           options available to the user for configuration.
1314
1315 config SMP
1316         bool "Symmetric Multi-Processing"
1317         depends on CPU_V6K || CPU_V7
1318         depends on GENERIC_CLOCKEVENTS
1319         depends on HAVE_SMP
1320         depends on MMU || ARM_MPU
1321         select IRQ_WORK
1322         help
1323           This enables support for systems with more than one CPU. If you have
1324           a system with only one CPU, say N. If you have a system with more
1325           than one CPU, say Y.
1326
1327           If you say N here, the kernel will run on uni- and multiprocessor
1328           machines, but will use only one CPU of a multiprocessor machine. If
1329           you say Y here, the kernel will run on many, but not all,
1330           uniprocessor machines. On a uniprocessor machine, the kernel
1331           will run faster if you say N here.
1332
1333           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1334           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1335           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1336
1337           If you don't know what to do here, say N.
1338
1339 config SMP_ON_UP
1340         bool "Allow booting SMP kernel on uniprocessor systems"
1341         depends on SMP && !XIP_KERNEL && MMU
1342         default y
1343         help
1344           SMP kernels contain instructions which fail on non-SMP processors.
1345           Enabling this option allows the kernel to modify itself to make
1346           these instructions safe.  Disabling it allows about 1K of space
1347           savings.
1348
1349           If you don't know what to do here, say Y.
1350
1351 config ARM_CPU_TOPOLOGY
1352         bool "Support cpu topology definition"
1353         depends on SMP && CPU_V7
1354         default y
1355         help
1356           Support ARM cpu topology definition. The MPIDR register defines
1357           affinity between processors which is then used to describe the cpu
1358           topology of an ARM System.
1359
1360 config SCHED_MC
1361         bool "Multi-core scheduler support"
1362         depends on ARM_CPU_TOPOLOGY
1363         help
1364           Multi-core scheduler support improves the CPU scheduler's decision
1365           making when dealing with multi-core CPU chips at a cost of slightly
1366           increased overhead in some places. If unsure say N here.
1367
1368 config SCHED_SMT
1369         bool "SMT scheduler support"
1370         depends on ARM_CPU_TOPOLOGY
1371         help
1372           Improves the CPU scheduler's decision making when dealing with
1373           MultiThreading at a cost of slightly increased overhead in some
1374           places. If unsure say N here.
1375
1376 config HAVE_ARM_SCU
1377         bool
1378         help
1379           This option enables support for the ARM system coherency unit
1380
1381 config HAVE_ARM_ARCH_TIMER
1382         bool "Architected timer support"
1383         depends on CPU_V7
1384         select ARM_ARCH_TIMER
1385         select GENERIC_CLOCKEVENTS
1386         help
1387           This option enables support for the ARM architected timer
1388
1389 config HAVE_ARM_TWD
1390         bool
1391         depends on SMP
1392         select CLKSRC_OF if OF
1393         help
1394           This options enables support for the ARM timer and watchdog unit
1395
1396 config MCPM
1397         bool "Multi-Cluster Power Management"
1398         depends on CPU_V7 && SMP
1399         help
1400           This option provides the common power management infrastructure
1401           for (multi-)cluster based systems, such as big.LITTLE based
1402           systems.
1403
1404 config MCPM_QUAD_CLUSTER
1405         bool
1406         depends on MCPM
1407         help
1408           To avoid wasting resources unnecessarily, MCPM only supports up
1409           to 2 clusters by default.
1410           Platforms with 3 or 4 clusters that use MCPM must select this
1411           option to allow the additional clusters to be managed.
1412
1413 config BIG_LITTLE
1414         bool "big.LITTLE support (Experimental)"
1415         depends on CPU_V7 && SMP
1416         select MCPM
1417         help
1418           This option enables support selections for the big.LITTLE
1419           system architecture.
1420
1421 config BL_SWITCHER
1422         bool "big.LITTLE switcher support"
1423         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1424         select ARM_CPU_SUSPEND
1425         select CPU_PM
1426         help
1427           The big.LITTLE "switcher" provides the core functionality to
1428           transparently handle transition between a cluster of A15's
1429           and a cluster of A7's in a big.LITTLE system.
1430
1431 config BL_SWITCHER_DUMMY_IF
1432         tristate "Simple big.LITTLE switcher user interface"
1433         depends on BL_SWITCHER && DEBUG_KERNEL
1434         help
1435           This is a simple and dummy char dev interface to control
1436           the big.LITTLE switcher core code.  It is meant for
1437           debugging purposes only.
1438
1439 choice
1440         prompt "Memory split"
1441         depends on MMU
1442         default VMSPLIT_3G
1443         help
1444           Select the desired split between kernel and user memory.
1445
1446           If you are not absolutely sure what you are doing, leave this
1447           option alone!
1448
1449         config VMSPLIT_3G
1450                 bool "3G/1G user/kernel split"
1451         config VMSPLIT_2G
1452                 bool "2G/2G user/kernel split"
1453         config VMSPLIT_1G
1454                 bool "1G/3G user/kernel split"
1455 endchoice
1456
1457 config PAGE_OFFSET
1458         hex
1459         default PHYS_OFFSET if !MMU
1460         default 0x40000000 if VMSPLIT_1G
1461         default 0x80000000 if VMSPLIT_2G
1462         default 0xC0000000
1463
1464 config NR_CPUS
1465         int "Maximum number of CPUs (2-32)"
1466         range 2 32
1467         depends on SMP
1468         default "4"
1469
1470 config HOTPLUG_CPU
1471         bool "Support for hot-pluggable CPUs"
1472         depends on SMP
1473         help
1474           Say Y here to experiment with turning CPUs off and on.  CPUs
1475           can be controlled through /sys/devices/system/cpu.
1476
1477 config ARM_PSCI
1478         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1479         depends on CPU_V7
1480         select ARM_PSCI_FW
1481         help
1482           Say Y here if you want Linux to communicate with system firmware
1483           implementing the PSCI specification for CPU-centric power
1484           management operations described in ARM document number ARM DEN
1485           0022A ("Power State Coordination Interface System Software on
1486           ARM processors").
1487
1488 # The GPIO number here must be sorted by descending number. In case of
1489 # a multiplatform kernel, we just want the highest value required by the
1490 # selected platforms.
1491 config ARCH_NR_GPIO
1492         int
1493         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1494                 ARCH_ZYNQ
1495         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1496                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1497         default 416 if ARCH_SUNXI
1498         default 392 if ARCH_U8500
1499         default 352 if ARCH_VT8500
1500         default 288 if ARCH_ROCKCHIP
1501         default 264 if MACH_H4700
1502         default 0
1503         help
1504           Maximum number of GPIOs in the system.
1505
1506           If unsure, leave the default value.
1507
1508 source kernel/Kconfig.preempt
1509
1510 config HZ_FIXED
1511         int
1512         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || \
1513                 ARCH_S5PV210 || ARCH_EXYNOS4
1514         default 128 if SOC_AT91RM9200
1515         default 0
1516
1517 choice
1518         depends on HZ_FIXED = 0
1519         prompt "Timer frequency"
1520
1521 config HZ_100
1522         bool "100 Hz"
1523
1524 config HZ_200
1525         bool "200 Hz"
1526
1527 config HZ_250
1528         bool "250 Hz"
1529
1530 config HZ_300
1531         bool "300 Hz"
1532
1533 config HZ_500
1534         bool "500 Hz"
1535
1536 config HZ_1000
1537         bool "1000 Hz"
1538
1539 endchoice
1540
1541 config HZ
1542         int
1543         default HZ_FIXED if HZ_FIXED != 0
1544         default 100 if HZ_100
1545         default 200 if HZ_200
1546         default 250 if HZ_250
1547         default 300 if HZ_300
1548         default 500 if HZ_500
1549         default 1000
1550
1551 config SCHED_HRTICK
1552         def_bool HIGH_RES_TIMERS
1553
1554 config THUMB2_KERNEL
1555         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1556         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1557         default y if CPU_THUMBONLY
1558         select AEABI
1559         select ARM_ASM_UNIFIED
1560         select ARM_UNWIND
1561         help
1562           By enabling this option, the kernel will be compiled in
1563           Thumb-2 mode. A compiler/assembler that understand the unified
1564           ARM-Thumb syntax is needed.
1565
1566           If unsure, say N.
1567
1568 config THUMB2_AVOID_R_ARM_THM_JUMP11
1569         bool "Work around buggy Thumb-2 short branch relocations in gas"
1570         depends on THUMB2_KERNEL && MODULES
1571         default y
1572         help
1573           Various binutils versions can resolve Thumb-2 branches to
1574           locally-defined, preemptible global symbols as short-range "b.n"
1575           branch instructions.
1576
1577           This is a problem, because there's no guarantee the final
1578           destination of the symbol, or any candidate locations for a
1579           trampoline, are within range of the branch.  For this reason, the
1580           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1581           relocation in modules at all, and it makes little sense to add
1582           support.
1583
1584           The symptom is that the kernel fails with an "unsupported
1585           relocation" error when loading some modules.
1586
1587           Until fixed tools are available, passing
1588           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1589           code which hits this problem, at the cost of a bit of extra runtime
1590           stack usage in some cases.
1591
1592           The problem is described in more detail at:
1593               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1594
1595           Only Thumb-2 kernels are affected.
1596
1597           Unless you are sure your tools don't have this problem, say Y.
1598
1599 config ARM_ASM_UNIFIED
1600         bool
1601
1602 config AEABI
1603         bool "Use the ARM EABI to compile the kernel"
1604         help
1605           This option allows for the kernel to be compiled using the latest
1606           ARM ABI (aka EABI).  This is only useful if you are using a user
1607           space environment that is also compiled with EABI.
1608
1609           Since there are major incompatibilities between the legacy ABI and
1610           EABI, especially with regard to structure member alignment, this
1611           option also changes the kernel syscall calling convention to
1612           disambiguate both ABIs and allow for backward compatibility support
1613           (selected with CONFIG_OABI_COMPAT).
1614
1615           To use this you need GCC version 4.0.0 or later.
1616
1617 config OABI_COMPAT
1618         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1619         depends on AEABI && !THUMB2_KERNEL
1620         help
1621           This option preserves the old syscall interface along with the
1622           new (ARM EABI) one. It also provides a compatibility layer to
1623           intercept syscalls that have structure arguments which layout
1624           in memory differs between the legacy ABI and the new ARM EABI
1625           (only for non "thumb" binaries). This option adds a tiny
1626           overhead to all syscalls and produces a slightly larger kernel.
1627
1628           The seccomp filter system will not be available when this is
1629           selected, since there is no way yet to sensibly distinguish
1630           between calling conventions during filtering.
1631
1632           If you know you'll be using only pure EABI user space then you
1633           can say N here. If this option is not selected and you attempt
1634           to execute a legacy ABI binary then the result will be
1635           UNPREDICTABLE (in fact it can be predicted that it won't work
1636           at all). If in doubt say N.
1637
1638 config ARCH_HAS_HOLES_MEMORYMODEL
1639         bool
1640
1641 config ARCH_SPARSEMEM_ENABLE
1642         bool
1643
1644 config ARCH_SPARSEMEM_DEFAULT
1645         def_bool ARCH_SPARSEMEM_ENABLE
1646
1647 config ARCH_SELECT_MEMORY_MODEL
1648         def_bool ARCH_SPARSEMEM_ENABLE
1649
1650 config HAVE_ARCH_PFN_VALID
1651         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1652
1653 config HAVE_GENERIC_RCU_GUP
1654         def_bool y
1655         depends on ARM_LPAE
1656
1657 config HIGHMEM
1658         bool "High Memory Support"
1659         depends on MMU
1660         help
1661           The address space of ARM processors is only 4 Gigabytes large
1662           and it has to accommodate user address space, kernel address
1663           space as well as some memory mapped IO. That means that, if you
1664           have a large amount of physical memory and/or IO, not all of the
1665           memory can be "permanently mapped" by the kernel. The physical
1666           memory that is not permanently mapped is called "high memory".
1667
1668           Depending on the selected kernel/user memory split, minimum
1669           vmalloc space and actual amount of RAM, you may not need this
1670           option which should result in a slightly faster kernel.
1671
1672           If unsure, say n.
1673
1674 config HIGHPTE
1675         bool "Allocate 2nd-level pagetables from highmem"
1676         depends on HIGHMEM
1677         help
1678           The VM uses one page of physical memory for each page table.
1679           For systems with a lot of processes, this can use a lot of
1680           precious low memory, eventually leading to low memory being
1681           consumed by page tables.  Setting this option will allow
1682           user-space 2nd level page tables to reside in high memory.
1683
1684 config CPU_SW_DOMAIN_PAN
1685         bool "Enable use of CPU domains to implement privileged no-access"
1686         depends on MMU && !ARM_LPAE
1687         default y
1688         help
1689           Increase kernel security by ensuring that normal kernel accesses
1690           are unable to access userspace addresses.  This can help prevent
1691           use-after-free bugs becoming an exploitable privilege escalation
1692           by ensuring that magic values (such as LIST_POISON) will always
1693           fault when dereferenced.
1694
1695           CPUs with low-vector mappings use a best-efforts implementation.
1696           Their lower 1MB needs to remain accessible for the vectors, but
1697           the remainder of userspace will become appropriately inaccessible.
1698
1699 config HW_PERF_EVENTS
1700         def_bool y
1701         depends on ARM_PMU
1702
1703 config SYS_SUPPORTS_HUGETLBFS
1704        def_bool y
1705        depends on ARM_LPAE
1706
1707 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1708        def_bool y
1709        depends on ARM_LPAE
1710
1711 config ARCH_WANT_GENERAL_HUGETLB
1712         def_bool y
1713
1714 config ARM_MODULE_PLTS
1715         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1716         depends on MODULES
1717         help
1718           Allocate PLTs when loading modules so that jumps and calls whose
1719           targets are too far away for their relative offsets to be encoded
1720           in the instructions themselves can be bounced via veneers in the
1721           module's PLT. This allows modules to be allocated in the generic
1722           vmalloc area after the dedicated module memory area has been
1723           exhausted. The modules will use slightly more memory, but after
1724           rounding up to page size, the actual memory footprint is usually
1725           the same.
1726
1727           Say y if you are getting out of memory errors while loading modules
1728
1729 source "mm/Kconfig"
1730
1731 config FORCE_MAX_ZONEORDER
1732         int "Maximum zone order"
1733         default "12" if SOC_AM33XX
1734         default "9" if SA1111 || ARCH_EFM32
1735         default "11"
1736         help
1737           The kernel memory allocator divides physically contiguous memory
1738           blocks into "zones", where each zone is a power of two number of
1739           pages.  This option selects the largest power of two that the kernel
1740           keeps in the memory allocator.  If you need to allocate very large
1741           blocks of physically contiguous memory, then you may need to
1742           increase this value.
1743
1744           This config option is actually maximum order plus one. For example,
1745           a value of 11 means that the largest free memory block is 2^10 pages.
1746
1747 config ALIGNMENT_TRAP
1748         bool
1749         depends on CPU_CP15_MMU
1750         default y if !ARCH_EBSA110
1751         select HAVE_PROC_CPU if PROC_FS
1752         help
1753           ARM processors cannot fetch/store information which is not
1754           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1755           address divisible by 4. On 32-bit ARM processors, these non-aligned
1756           fetch/store instructions will be emulated in software if you say
1757           here, which has a severe performance impact. This is necessary for
1758           correct operation of some network protocols. With an IP-only
1759           configuration it is safe to say N, otherwise say Y.
1760
1761 config UACCESS_WITH_MEMCPY
1762         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1763         depends on MMU
1764         default y if CPU_FEROCEON
1765         help
1766           Implement faster copy_to_user and clear_user methods for CPU
1767           cores where a 8-word STM instruction give significantly higher
1768           memory write throughput than a sequence of individual 32bit stores.
1769
1770           A possible side effect is a slight increase in scheduling latency
1771           between threads sharing the same address space if they invoke
1772           such copy operations with large buffers.
1773
1774           However, if the CPU data cache is using a write-allocate mode,
1775           this option is unlikely to provide any performance gain.
1776
1777 config SECCOMP
1778         bool
1779         prompt "Enable seccomp to safely compute untrusted bytecode"
1780         ---help---
1781           This kernel feature is useful for number crunching applications
1782           that may need to compute untrusted bytecode during their
1783           execution. By using pipes or other transports made available to
1784           the process as file descriptors supporting the read/write
1785           syscalls, it's possible to isolate those applications in
1786           their own address space using seccomp. Once seccomp is
1787           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1788           and the task is only allowed to execute a few safe syscalls
1789           defined by each seccomp mode.
1790
1791 config SWIOTLB
1792         def_bool y
1793
1794 config IOMMU_HELPER
1795         def_bool SWIOTLB
1796
1797 config XEN_DOM0
1798         def_bool y
1799         depends on XEN
1800
1801 config XEN
1802         bool "Xen guest support on ARM"
1803         depends on ARM && AEABI && OF
1804         depends on CPU_V7 && !CPU_V6
1805         depends on !GENERIC_ATOMIC64
1806         depends on MMU
1807         select ARCH_DMA_ADDR_T_64BIT
1808         select ARM_PSCI
1809         select SWIOTLB_XEN
1810         help
1811           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1812
1813 endmenu
1814
1815 menu "Boot options"
1816
1817 config USE_OF
1818         bool "Flattened Device Tree support"
1819         select IRQ_DOMAIN
1820         select OF
1821         select OF_EARLY_FLATTREE
1822         select OF_RESERVED_MEM
1823         help
1824           Include support for flattened device tree machine descriptions.
1825
1826 config ATAGS
1827         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1828         default y
1829         help
1830           This is the traditional way of passing data to the kernel at boot
1831           time. If you are solely relying on the flattened device tree (or
1832           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1833           to remove ATAGS support from your kernel binary.  If unsure,
1834           leave this to y.
1835
1836 config DEPRECATED_PARAM_STRUCT
1837         bool "Provide old way to pass kernel parameters"
1838         depends on ATAGS
1839         help
1840           This was deprecated in 2001 and announced to live on for 5 years.
1841           Some old boot loaders still use this way.
1842
1843 # Compressed boot loader in ROM.  Yes, we really want to ask about
1844 # TEXT and BSS so we preserve their values in the config files.
1845 config ZBOOT_ROM_TEXT
1846         hex "Compressed ROM boot loader base address"
1847         default "0"
1848         help
1849           The physical address at which the ROM-able zImage is to be
1850           placed in the target.  Platforms which normally make use of
1851           ROM-able zImage formats normally set this to a suitable
1852           value in their defconfig file.
1853
1854           If ZBOOT_ROM is not enabled, this has no effect.
1855
1856 config ZBOOT_ROM_BSS
1857         hex "Compressed ROM boot loader BSS address"
1858         default "0"
1859         help
1860           The base address of an area of read/write memory in the target
1861           for the ROM-able zImage which must be available while the
1862           decompressor is running. It must be large enough to hold the
1863           entire decompressed kernel plus an additional 128 KiB.
1864           Platforms which normally make use of ROM-able zImage formats
1865           normally set this to a suitable value in their defconfig file.
1866
1867           If ZBOOT_ROM is not enabled, this has no effect.
1868
1869 config ZBOOT_ROM
1870         bool "Compressed boot loader in ROM/flash"
1871         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1872         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1873         help
1874           Say Y here if you intend to execute your compressed kernel image
1875           (zImage) directly from ROM or flash.  If unsure, say N.
1876
1877 config ARM_APPENDED_DTB
1878         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1879         depends on OF
1880         help
1881           With this option, the boot code will look for a device tree binary
1882           (DTB) appended to zImage
1883           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1884
1885           This is meant as a backward compatibility convenience for those
1886           systems with a bootloader that can't be upgraded to accommodate
1887           the documented boot protocol using a device tree.
1888
1889           Beware that there is very little in terms of protection against
1890           this option being confused by leftover garbage in memory that might
1891           look like a DTB header after a reboot if no actual DTB is appended
1892           to zImage.  Do not leave this option active in a production kernel
1893           if you don't intend to always append a DTB.  Proper passing of the
1894           location into r2 of a bootloader provided DTB is always preferable
1895           to this option.
1896
1897 config ARM_ATAG_DTB_COMPAT
1898         bool "Supplement the appended DTB with traditional ATAG information"
1899         depends on ARM_APPENDED_DTB
1900         help
1901           Some old bootloaders can't be updated to a DTB capable one, yet
1902           they provide ATAGs with memory configuration, the ramdisk address,
1903           the kernel cmdline string, etc.  Such information is dynamically
1904           provided by the bootloader and can't always be stored in a static
1905           DTB.  To allow a device tree enabled kernel to be used with such
1906           bootloaders, this option allows zImage to extract the information
1907           from the ATAG list and store it at run time into the appended DTB.
1908
1909 choice
1910         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1911         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1912
1913 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1914         bool "Use bootloader kernel arguments if available"
1915         help
1916           Uses the command-line options passed by the boot loader instead of
1917           the device tree bootargs property. If the boot loader doesn't provide
1918           any, the device tree bootargs property will be used.
1919
1920 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1921         bool "Extend with bootloader kernel arguments"
1922         help
1923           The command-line arguments provided by the boot loader will be
1924           appended to the the device tree bootargs property.
1925
1926 endchoice
1927
1928 config CMDLINE
1929         string "Default kernel command string"
1930         default ""
1931         help
1932           On some architectures (EBSA110 and CATS), there is currently no way
1933           for the boot loader to pass arguments to the kernel. For these
1934           architectures, you should supply some command-line options at build
1935           time by entering them here. As a minimum, you should specify the
1936           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1937
1938 choice
1939         prompt "Kernel command line type" if CMDLINE != ""
1940         default CMDLINE_FROM_BOOTLOADER
1941         depends on ATAGS
1942
1943 config CMDLINE_FROM_BOOTLOADER
1944         bool "Use bootloader kernel arguments if available"
1945         help
1946           Uses the command-line options passed by the boot loader. If
1947           the boot loader doesn't provide any, the default kernel command
1948           string provided in CMDLINE will be used.
1949
1950 config CMDLINE_EXTEND
1951         bool "Extend bootloader kernel arguments"
1952         help
1953           The command-line arguments provided by the boot loader will be
1954           appended to the default kernel command string.
1955
1956 config CMDLINE_FORCE
1957         bool "Always use the default kernel command string"
1958         help
1959           Always use the default kernel command string, even if the boot
1960           loader passes other arguments to the kernel.
1961           This is useful if you cannot or don't want to change the
1962           command-line options your boot loader passes to the kernel.
1963 endchoice
1964
1965 config XIP_KERNEL
1966         bool "Kernel Execute-In-Place from ROM"
1967         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1968         help
1969           Execute-In-Place allows the kernel to run from non-volatile storage
1970           directly addressable by the CPU, such as NOR flash. This saves RAM
1971           space since the text section of the kernel is not loaded from flash
1972           to RAM.  Read-write sections, such as the data section and stack,
1973           are still copied to RAM.  The XIP kernel is not compressed since
1974           it has to run directly from flash, so it will take more space to
1975           store it.  The flash address used to link the kernel object files,
1976           and for storing it, is configuration dependent. Therefore, if you
1977           say Y here, you must know the proper physical address where to
1978           store the kernel image depending on your own flash memory usage.
1979
1980           Also note that the make target becomes "make xipImage" rather than
1981           "make zImage" or "make Image".  The final kernel binary to put in
1982           ROM memory will be arch/arm/boot/xipImage.
1983
1984           If unsure, say N.
1985
1986 config XIP_PHYS_ADDR
1987         hex "XIP Kernel Physical Location"
1988         depends on XIP_KERNEL
1989         default "0x00080000"
1990         help
1991           This is the physical address in your flash memory the kernel will
1992           be linked for and stored to.  This address is dependent on your
1993           own flash usage.
1994
1995 config KEXEC
1996         bool "Kexec system call (EXPERIMENTAL)"
1997         depends on (!SMP || PM_SLEEP_SMP)
1998         depends on !CPU_V7M
1999         select KEXEC_CORE
2000         help
2001           kexec is a system call that implements the ability to shutdown your
2002           current kernel, and to start another kernel.  It is like a reboot
2003           but it is independent of the system firmware.   And like a reboot
2004           you can start any kernel with it, not just Linux.
2005
2006           It is an ongoing process to be certain the hardware in a machine
2007           is properly shutdown, so do not be surprised if this code does not
2008           initially work for you.
2009
2010 config ATAGS_PROC
2011         bool "Export atags in procfs"
2012         depends on ATAGS && KEXEC
2013         default y
2014         help
2015           Should the atags used to boot the kernel be exported in an "atags"
2016           file in procfs. Useful with kexec.
2017
2018 config CRASH_DUMP
2019         bool "Build kdump crash kernel (EXPERIMENTAL)"
2020         help
2021           Generate crash dump after being started by kexec. This should
2022           be normally only set in special crash dump kernels which are
2023           loaded in the main kernel with kexec-tools into a specially
2024           reserved region and then later executed after a crash by
2025           kdump/kexec. The crash dump kernel must be compiled to a
2026           memory address not used by the main kernel
2027
2028           For more details see Documentation/kdump/kdump.txt
2029
2030 config AUTO_ZRELADDR
2031         bool "Auto calculation of the decompressed kernel image address"
2032         help
2033           ZRELADDR is the physical address where the decompressed kernel
2034           image will be placed. If AUTO_ZRELADDR is selected, the address
2035           will be determined at run-time by masking the current IP with
2036           0xf8000000. This assumes the zImage being placed in the first 128MB
2037           from start of memory.
2038
2039 endmenu
2040
2041 menu "CPU Power Management"
2042
2043 source "drivers/cpufreq/Kconfig"
2044
2045 source "drivers/cpuidle/Kconfig"
2046
2047 endmenu
2048
2049 menu "Floating point emulation"
2050
2051 comment "At least one emulation must be selected"
2052
2053 config FPE_NWFPE
2054         bool "NWFPE math emulation"
2055         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2056         ---help---
2057           Say Y to include the NWFPE floating point emulator in the kernel.
2058           This is necessary to run most binaries. Linux does not currently
2059           support floating point hardware so you need to say Y here even if
2060           your machine has an FPA or floating point co-processor podule.
2061
2062           You may say N here if you are going to load the Acorn FPEmulator
2063           early in the bootup.
2064
2065 config FPE_NWFPE_XP
2066         bool "Support extended precision"
2067         depends on FPE_NWFPE
2068         help
2069           Say Y to include 80-bit support in the kernel floating-point
2070           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2071           Note that gcc does not generate 80-bit operations by default,
2072           so in most cases this option only enlarges the size of the
2073           floating point emulator without any good reason.
2074
2075           You almost surely want to say N here.
2076
2077 config FPE_FASTFPE
2078         bool "FastFPE math emulation (EXPERIMENTAL)"
2079         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2080         ---help---
2081           Say Y here to include the FAST floating point emulator in the kernel.
2082           This is an experimental much faster emulator which now also has full
2083           precision for the mantissa.  It does not support any exceptions.
2084           It is very simple, and approximately 3-6 times faster than NWFPE.
2085
2086           It should be sufficient for most programs.  It may be not suitable
2087           for scientific calculations, but you have to check this for yourself.
2088           If you do not feel you need a faster FP emulation you should better
2089           choose NWFPE.
2090
2091 config VFP
2092         bool "VFP-format floating point maths"
2093         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2094         help
2095           Say Y to include VFP support code in the kernel. This is needed
2096           if your hardware includes a VFP unit.
2097
2098           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2099           release notes and additional status information.
2100
2101           Say N if your target does not have VFP hardware.
2102
2103 config VFPv3
2104         bool
2105         depends on VFP
2106         default y if CPU_V7
2107
2108 config NEON
2109         bool "Advanced SIMD (NEON) Extension support"
2110         depends on VFPv3 && CPU_V7
2111         help
2112           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2113           Extension.
2114
2115 config KERNEL_MODE_NEON
2116         bool "Support for NEON in kernel mode"
2117         depends on NEON && AEABI
2118         help
2119           Say Y to include support for NEON in kernel mode.
2120
2121 endmenu
2122
2123 menu "Userspace binary formats"
2124
2125 source "fs/Kconfig.binfmt"
2126
2127 endmenu
2128
2129 menu "Power management options"
2130
2131 source "kernel/power/Kconfig"
2132
2133 config ARCH_SUSPEND_POSSIBLE
2134         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2135                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2136         def_bool y
2137
2138 config ARM_CPU_SUSPEND
2139         def_bool PM_SLEEP
2140
2141 config ARCH_HIBERNATION_POSSIBLE
2142         bool
2143         depends on MMU
2144         default y if ARCH_SUSPEND_POSSIBLE
2145
2146 endmenu
2147
2148 source "net/Kconfig"
2149
2150 source "drivers/Kconfig"
2151
2152 source "drivers/firmware/Kconfig"
2153
2154 source "fs/Kconfig"
2155
2156 source "arch/arm/Kconfig.debug"
2157
2158 source "security/Kconfig"
2159
2160 source "crypto/Kconfig"
2161 if CRYPTO
2162 source "arch/arm/crypto/Kconfig"
2163 endif
2164
2165 source "lib/Kconfig"
2166
2167 source "arch/arm/kvm/Kconfig"