arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   5         select ARCH_HAS_ELF_RANDOMIZE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_MIGHT_HAVE_PC_PARPORT
  10         select ARCH_SUPPORTS_ATOMIC_RMW
  11         select ARCH_USE_BUILTIN_BSWAP
  12         select ARCH_USE_CMPXCHG_LOCKREF
  13         select ARCH_WANT_IPC_PARSE_VERSION
  14         select BUILDTIME_EXTABLE_SORT if MMU
  15         select CLONE_BACKWARDS
  16         select CPU_PM if (SUSPEND || CPU_IDLE)
  17         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  18         select EDAC_SUPPORT
  19         select EDAC_ATOMIC_SCRUB
  20         select GENERIC_ALLOCATOR
  21         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  22         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  23         select GENERIC_IDLE_POLL_SETUP
  24         select GENERIC_IRQ_PROBE
  25         select GENERIC_IRQ_SHOW
  26         select GENERIC_IRQ_SHOW_LEVEL
  27         select GENERIC_PCI_IOMAP
  28         select GENERIC_SCHED_CLOCK
  29         select GENERIC_SMP_IDLE_THREAD
  30         select GENERIC_STRNCPY_FROM_USER
  31         select GENERIC_STRNLEN_USER
  32         select HANDLE_DOMAIN_IRQ
  33         select HARDIRQS_SW_RESEND
  34         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  35         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  36         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32
  37         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32
  38         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  39         select HAVE_ARCH_TRACEHOOK
  40         select HAVE_BPF_JIT
  41         select HAVE_CC_STACKPROTECTOR
  42         select HAVE_CONTEXT_TRACKING
  43         select HAVE_C_RECORDMCOUNT
  44         select HAVE_DEBUG_KMEMLEAK
  45         select HAVE_DMA_API_DEBUG
  46         select HAVE_DMA_ATTRS
  47         select HAVE_DMA_CONTIGUOUS if MMU
  48         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32
  49         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  50         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  51         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  52         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  53         select HAVE_GENERIC_DMA_COHERENT
  54         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  55         select HAVE_IDE if PCI || ISA || PCMCIA
  56         select HAVE_IRQ_TIME_ACCOUNTING
  57         select HAVE_KERNEL_GZIP
  58         select HAVE_KERNEL_LZ4
  59         select HAVE_KERNEL_LZMA
  60         select HAVE_KERNEL_LZO
  61         select HAVE_KERNEL_XZ
  62         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  63         select HAVE_KRETPROBES if (HAVE_KPROBES)
  64         select HAVE_MEMBLOCK
  65         select HAVE_MOD_ARCH_SPECIFIC
  66         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  67         select HAVE_OPTPROBES if !THUMB2_KERNEL
  68         select HAVE_PERF_EVENTS
  69         select HAVE_PERF_REGS
  70         select HAVE_PERF_USER_STACK_DUMP
  71         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  72         select HAVE_REGS_AND_STACK_ACCESS_API
  73         select HAVE_SYSCALL_TRACEPOINTS
  74         select HAVE_UID16
  75         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  76         select IRQ_FORCED_THREADING
  77         select MODULES_USE_ELF_REL
  78         select NO_BOOTMEM
  79         select OLD_SIGACTION
  80         select OLD_SIGSUSPEND3
  81         select PERF_USE_VMALLOC
  82         select RTC_LIB
  83         select SYS_SUPPORTS_APM_EMULATION
  84         # Above selects are sorted alphabetically; please add new ones
  85         # according to that.  Thanks.
  86         help
  87           The ARM series is a line of low-power-consumption RISC chip designs
  88           licensed by ARM Ltd and targeted at embedded applications and
  89           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  90           manufactured, but legacy ARM-based PC hardware remains popular in
  91           Europe.  There is an ARM Linux project with a web page at
  92           <http://www.arm.linux.org.uk/>.
  93
  94 config ARM_HAS_SG_CHAIN
  95         select ARCH_HAS_SG_CHAIN
  96         bool
  97
  98 config NEED_SG_DMA_LENGTH
  99         bool
 100
 101 config ARM_DMA_USE_IOMMU
 102         bool
 103         select ARM_HAS_SG_CHAIN
 104         select NEED_SG_DMA_LENGTH
 105
 106 if ARM_DMA_USE_IOMMU
 107
 108 config ARM_DMA_IOMMU_ALIGNMENT
 109         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 110         range 4 9
 111         default 8
 112         help
 113           DMA mapping framework by default aligns all buffers to the smallest
 114           PAGE_SIZE order which is greater than or equal to the requested buffer
 115           size. This works well for buffers up to a few hundreds kilobytes, but
 116           for larger buffers it just a waste of address space. Drivers which has
 117           relatively small addressing window (like 64Mib) might run out of
 118           virtual space with just a few allocations.
 119
 120           With this parameter you can specify the maximum PAGE_SIZE order for
 121           DMA IOMMU buffers. Larger buffers will be aligned only to this
 122           specified order. The order is expressed as a power of two multiplied
 123           by the PAGE_SIZE.
 124
 125 endif
 126
 127 config MIGHT_HAVE_PCI
 128         bool
 129
 130 config SYS_SUPPORTS_APM_EMULATION
 131         bool
 132
 133 config HAVE_TCM
 134         bool
 135         select GENERIC_ALLOCATOR
 136
 137 config HAVE_PROC_CPU
 138         bool
 139
 140 config NO_IOPORT_MAP
 141         bool
 142
 143 config EISA
 144         bool
 145         ---help---
 146           The Extended Industry Standard Architecture (EISA) bus was
 147           developed as an open alternative to the IBM MicroChannel bus.
 148
 149           The EISA bus provided some of the features of the IBM MicroChannel
 150           bus while maintaining backward compatibility with cards made for
 151           the older ISA bus.  The EISA bus saw limited use between 1988 and
 152           1995 when it was made obsolete by the PCI bus.
 153
 154           Say Y here if you are building a kernel for an EISA-based machine.
 155
 156           Otherwise, say N.
 157
 158 config SBUS
 159         bool
 160
 161 config STACKTRACE_SUPPORT
 162         bool
 163         default y
 164
 165 config HAVE_LATENCYTOP_SUPPORT
 166         bool
 167         depends on !SMP
 168         default y
 169
 170 config LOCKDEP_SUPPORT
 171         bool
 172         default y
 173
 174 config TRACE_IRQFLAGS_SUPPORT
 175         bool
 176         default !CPU_V7M
 177
 178 config RWSEM_XCHGADD_ALGORITHM
 179         bool
 180         default y
 181
 182 config ARCH_HAS_ILOG2_U32
 183         bool
 184
 185 config ARCH_HAS_ILOG2_U64
 186         bool
 187
 188 config ARCH_HAS_BANDGAP
 189         bool
 190
 191 config FIX_EARLYCON_MEM
 192         def_bool y if MMU
 193
 194 config GENERIC_HWEIGHT
 195         bool
 196         default y
 197
 198 config GENERIC_CALIBRATE_DELAY
 199         bool
 200         default y
 201
 202 config ARCH_MAY_HAVE_PC_FDC
 203         bool
 204
 205 config ZONE_DMA
 206         bool
 207
 208 config NEED_DMA_MAP_STATE
 209        def_bool y
 210
 211 config ARCH_SUPPORTS_UPROBES
 212         def_bool y
 213
 214 config ARCH_HAS_DMA_SET_COHERENT_MASK
 215         bool
 216
 217 config GENERIC_ISA_DMA
 218         bool
 219
 220 config FIQ
 221         bool
 222
 223 config NEED_RET_TO_USER
 224         bool
 225
 226 config ARCH_MTD_XIP
 227         bool
 228
 229 config VECTORS_BASE
 230         hex
 231         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 232         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 233         default 0x00000000
 234         help
 235           The base address of exception vectors.  This must be two pages
 236           in size.
 237
 238 config ARM_PATCH_PHYS_VIRT
 239         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 240         default y
 241         depends on !XIP_KERNEL && MMU
 242         depends on !ARCH_REALVIEW || !SPARSEMEM
 243         help
 244           Patch phys-to-virt and virt-to-phys translation functions at
 245           boot and module load time according to the position of the
 246           kernel in system memory.
 247
 248           This can only be used with non-XIP MMU kernels where the base
 249           of physical memory is at a 16MB boundary.
 250
 251           Only disable this option if you know that you do not require
 252           this feature (eg, building a kernel for a single machine) and
 253           you need to shrink the kernel to the minimal size.
 254
 255 config NEED_MACH_IO_H
 256         bool
 257         help
 258           Select this when mach/io.h is required to provide special
 259           definitions for this platform.  The need for mach/io.h should
 260           be avoided when possible.
 261
 262 config NEED_MACH_MEMORY_H
 263         bool
 264         help
 265           Select this when mach/memory.h is required to provide special
 266           definitions for this platform.  The need for mach/memory.h should
 267           be avoided when possible.
 268
 269 config PHYS_OFFSET
 270         hex "Physical address of main memory" if MMU
 271         depends on !ARM_PATCH_PHYS_VIRT
 272         default DRAM_BASE if !MMU
 273         default 0x00000000 if ARCH_EBSA110 || \
 274                         ARCH_FOOTBRIDGE || \
 275                         ARCH_INTEGRATOR || \
 276                         ARCH_IOP13XX || \
 277                         ARCH_KS8695 || \
 278                         (ARCH_REALVIEW && !REALVIEW_HIGH_PHYS_OFFSET)
 279         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 280         default 0x20000000 if ARCH_S5PV210
 281         default 0x70000000 if REALVIEW_HIGH_PHYS_OFFSET
 282         default 0xc0000000 if ARCH_SA1100
 283         help
 284           Please provide the physical address corresponding to the
 285           location of main memory in your system.
 286
 287 config GENERIC_BUG
 288         def_bool y
 289         depends on BUG
 290
 291 config PGTABLE_LEVELS
 292         int
 293         default 3 if ARM_LPAE
 294         default 2
 295
 296 source "init/Kconfig"
 297
 298 source "kernel/Kconfig.freezer"
 299
 300 menu "System Type"
 301
 302 config MMU
 303         bool "MMU-based Paged Memory Management Support"
 304         default y
 305         help
 306           Select if you want MMU-based virtualised addressing space
 307           support by paged memory management. If unsure, say 'Y'.
 308
 309 #
 310 # The "ARM system type" choice list is ordered alphabetically by option
 311 # text.  Please add new entries in the option alphabetic order.
 312 #
 313 choice
 314         prompt "ARM system type"
 315         default ARCH_VERSATILE if !MMU
 316         default ARCH_MULTIPLATFORM if MMU
 317
 318 config ARCH_MULTIPLATFORM
 319         bool "Allow multiple platforms to be selected"
 320         depends on MMU
 321         select ARCH_WANT_OPTIONAL_GPIOLIB
 322         select ARM_HAS_SG_CHAIN
 323         select ARM_PATCH_PHYS_VIRT
 324         select AUTO_ZRELADDR
 325         select CLKSRC_OF
 326         select COMMON_CLK
 327         select GENERIC_CLOCKEVENTS
 328         select MIGHT_HAVE_PCI
 329         select MULTI_IRQ_HANDLER
 330         select SPARSE_IRQ
 331         select USE_OF
 332
 333 config ARM_SINGLE_ARMV7M
 334         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 335         depends on !MMU
 336         select ARCH_WANT_OPTIONAL_GPIOLIB
 337         select ARM_NVIC
 338         select AUTO_ZRELADDR
 339         select CLKSRC_OF
 340         select COMMON_CLK
 341         select CPU_V7M
 342         select GENERIC_CLOCKEVENTS
 343         select NO_IOPORT_MAP
 344         select SPARSE_IRQ
 345         select USE_OF
 346
 347 config ARCH_REALVIEW
 348         bool "ARM Ltd. RealView family"
 349         select ARCH_WANT_OPTIONAL_GPIOLIB
 350         select ARM_AMBA
 351         select ARM_TIMER_SP804
 352         select COMMON_CLK
 353         select COMMON_CLK_VERSATILE
 354         select GENERIC_CLOCKEVENTS
 355         select GPIO_PL061 if GPIOLIB
 356         select ICST
 357         select NEED_MACH_MEMORY_H
 358         select PLAT_VERSATILE
 359         select PLAT_VERSATILE_SCHED_CLOCK
 360         help
 361           This enables support for ARM Ltd RealView boards.
 362
 363 config ARCH_VERSATILE
 364         bool "ARM Ltd. Versatile family"
 365         select ARCH_WANT_OPTIONAL_GPIOLIB
 366         select ARM_AMBA
 367         select ARM_TIMER_SP804
 368         select ARM_VIC
 369         select CLKDEV_LOOKUP
 370         select GENERIC_CLOCKEVENTS
 371         select HAVE_MACH_CLKDEV
 372         select ICST
 373         select PLAT_VERSATILE
 374         select PLAT_VERSATILE_CLOCK
 375         select PLAT_VERSATILE_SCHED_CLOCK
 376         select VERSATILE_FPGA_IRQ
 377         help
 378           This enables support for ARM Ltd Versatile board.
 379
 380 config ARCH_CLPS711X
 381         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 382         select ARCH_REQUIRE_GPIOLIB
 383         select AUTO_ZRELADDR
 384         select CLKSRC_MMIO
 385         select COMMON_CLK
 386         select CPU_ARM720T
 387         select GENERIC_CLOCKEVENTS
 388         select MFD_SYSCON
 389         select SOC_BUS
 390         help
 391           Support for Cirrus Logic 711x/721x/731x based boards.
 392
 393 config ARCH_GEMINI
 394         bool "Cortina Systems Gemini"
 395         select ARCH_REQUIRE_GPIOLIB
 396         select CLKSRC_MMIO
 397         select CPU_FA526
 398         select GENERIC_CLOCKEVENTS
 399         help
 400           Support for the Cortina Systems Gemini family SoCs
 401
 402 config ARCH_EBSA110
 403         bool "EBSA-110"
 404         select ARCH_USES_GETTIMEOFFSET
 405         select CPU_SA110
 406         select ISA
 407         select NEED_MACH_IO_H
 408         select NEED_MACH_MEMORY_H
 409         select NO_IOPORT_MAP
 410         help
 411           This is an evaluation board for the StrongARM processor available
 412           from Digital. It has limited hardware on-board, including an
 413           Ethernet interface, two PCMCIA sockets, two serial ports and a
 414           parallel port.
 415
 416 config ARCH_EP93XX
 417         bool "EP93xx-based"
 418         select ARCH_HAS_HOLES_MEMORYMODEL
 419         select ARCH_REQUIRE_GPIOLIB
 420         select ARM_AMBA
 421         select ARM_PATCH_PHYS_VIRT
 422         select ARM_VIC
 423         select AUTO_ZRELADDR
 424         select CLKDEV_LOOKUP
 425         select CLKSRC_MMIO
 426         select CPU_ARM920T
 427         select GENERIC_CLOCKEVENTS
 428         help
 429           This enables support for the Cirrus EP93xx series of CPUs.
 430
 431 config ARCH_FOOTBRIDGE
 432         bool "FootBridge"
 433         select CPU_SA110
 434         select FOOTBRIDGE
 435         select GENERIC_CLOCKEVENTS
 436         select HAVE_IDE
 437         select NEED_MACH_IO_H if !MMU
 438         select NEED_MACH_MEMORY_H
 439         help
 440           Support for systems based on the DC21285 companion chip
 441           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 442
 443 config ARCH_NETX
 444         bool "Hilscher NetX based"
 445         select ARM_VIC
 446         select CLKSRC_MMIO
 447         select CPU_ARM926T
 448         select GENERIC_CLOCKEVENTS
 449         help
 450           This enables support for systems based on the Hilscher NetX Soc
 451
 452 config ARCH_IOP13XX
 453         bool "IOP13xx-based"
 454         depends on MMU
 455         select CPU_XSC3
 456         select NEED_MACH_MEMORY_H
 457         select NEED_RET_TO_USER
 458         select PCI
 459         select PLAT_IOP
 460         select VMSPLIT_1G
 461         select SPARSE_IRQ
 462         help
 463           Support for Intel's IOP13XX (XScale) family of processors.
 464
 465 config ARCH_IOP32X
 466         bool "IOP32x-based"
 467         depends on MMU
 468         select ARCH_REQUIRE_GPIOLIB
 469         select CPU_XSCALE
 470         select GPIO_IOP
 471         select NEED_RET_TO_USER
 472         select PCI
 473         select PLAT_IOP
 474         help
 475           Support for Intel's 80219 and IOP32X (XScale) family of
 476           processors.
 477
 478 config ARCH_IOP33X
 479         bool "IOP33x-based"
 480         depends on MMU
 481         select ARCH_REQUIRE_GPIOLIB
 482         select CPU_XSCALE
 483         select GPIO_IOP
 484         select NEED_RET_TO_USER
 485         select PCI
 486         select PLAT_IOP
 487         help
 488           Support for Intel's IOP33X (XScale) family of processors.
 489
 490 config ARCH_IXP4XX
 491         bool "IXP4xx-based"
 492         depends on MMU
 493         select ARCH_HAS_DMA_SET_COHERENT_MASK
 494         select ARCH_REQUIRE_GPIOLIB
 495         select ARCH_SUPPORTS_BIG_ENDIAN
 496         select CLKSRC_MMIO
 497         select CPU_XSCALE
 498         select DMABOUNCE if PCI
 499         select GENERIC_CLOCKEVENTS
 500         select MIGHT_HAVE_PCI
 501         select NEED_MACH_IO_H
 502         select USB_EHCI_BIG_ENDIAN_DESC
 503         select USB_EHCI_BIG_ENDIAN_MMIO
 504         help
 505           Support for Intel's IXP4XX (XScale) family of processors.
 506
 507 config ARCH_DOVE
 508         bool "Marvell Dove"
 509         select ARCH_REQUIRE_GPIOLIB
 510         select CPU_PJ4
 511         select GENERIC_CLOCKEVENTS
 512         select MIGHT_HAVE_PCI
 513         select MVEBU_MBUS
 514         select PINCTRL
 515         select PINCTRL_DOVE
 516         select PLAT_ORION_LEGACY
 517         help
 518           Support for the Marvell Dove SoC 88AP510
 519
 520 config ARCH_MV78XX0
 521         bool "Marvell MV78xx0"
 522         select ARCH_REQUIRE_GPIOLIB
 523         select CPU_FEROCEON
 524         select GENERIC_CLOCKEVENTS
 525         select MVEBU_MBUS
 526         select PCI
 527         select PLAT_ORION_LEGACY
 528         help
 529           Support for the following Marvell MV78xx0 series SoCs:
 530           MV781x0, MV782x0.
 531
 532 config ARCH_ORION5X
 533         bool "Marvell Orion"
 534         depends on MMU
 535         select ARCH_REQUIRE_GPIOLIB
 536         select CPU_FEROCEON
 537         select GENERIC_CLOCKEVENTS
 538         select MVEBU_MBUS
 539         select PCI
 540         select PLAT_ORION_LEGACY
 541         select MULTI_IRQ_HANDLER
 542         help
 543           Support for the following Marvell Orion 5x series SoCs:
 544           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 545           Orion-2 (5281), Orion-1-90 (6183).
 546
 547 config ARCH_MMP
 548         bool "Marvell PXA168/910/MMP2"
 549         depends on MMU
 550         select ARCH_REQUIRE_GPIOLIB
 551         select CLKDEV_LOOKUP
 552         select GENERIC_ALLOCATOR
 553         select GENERIC_CLOCKEVENTS
 554         select GPIO_PXA
 555         select IRQ_DOMAIN
 556         select MULTI_IRQ_HANDLER
 557         select PINCTRL
 558         select PLAT_PXA
 559         select SPARSE_IRQ
 560         help
 561           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 562
 563 config ARCH_KS8695
 564         bool "Micrel/Kendin KS8695"
 565         select ARCH_REQUIRE_GPIOLIB
 566         select CLKSRC_MMIO
 567         select CPU_ARM922T
 568         select GENERIC_CLOCKEVENTS
 569         select NEED_MACH_MEMORY_H
 570         help
 571           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 572           System-on-Chip devices.
 573
 574 config ARCH_W90X900
 575         bool "Nuvoton W90X900 CPU"
 576         select ARCH_REQUIRE_GPIOLIB
 577         select CLKDEV_LOOKUP
 578         select CLKSRC_MMIO
 579         select CPU_ARM926T
 580         select GENERIC_CLOCKEVENTS
 581         help
 582           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 583           At present, the w90x900 has been renamed nuc900, regarding
 584           the ARM series product line, you can login the following
 585           link address to know more.
 586
 587           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 588                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 589
 590 config ARCH_LPC32XX
 591         bool "NXP LPC32XX"
 592         select ARCH_REQUIRE_GPIOLIB
 593         select ARM_AMBA
 594         select CLKDEV_LOOKUP
 595         select CLKSRC_MMIO
 596         select CPU_ARM926T
 597         select GENERIC_CLOCKEVENTS
 598         select HAVE_IDE
 599         select USE_OF
 600         help
 601           Support for the NXP LPC32XX family of processors
 602
 603 config ARCH_PXA
 604         bool "PXA2xx/PXA3xx-based"
 605         depends on MMU
 606         select ARCH_MTD_XIP
 607         select ARCH_REQUIRE_GPIOLIB
 608         select ARM_CPU_SUSPEND if PM
 609         select AUTO_ZRELADDR
 610         select COMMON_CLK
 611         select CLKDEV_LOOKUP
 612         select CLKSRC_MMIO
 613         select CLKSRC_OF
 614         select GENERIC_CLOCKEVENTS
 615         select GPIO_PXA
 616         select HAVE_IDE
 617         select IRQ_DOMAIN
 618         select MULTI_IRQ_HANDLER
 619         select PLAT_PXA
 620         select SPARSE_IRQ
 621         help
 622           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 623
 624 config ARCH_RPC
 625         bool "RiscPC"
 626         depends on MMU
 627         select ARCH_ACORN
 628         select ARCH_MAY_HAVE_PC_FDC
 629         select ARCH_SPARSEMEM_ENABLE
 630         select ARCH_USES_GETTIMEOFFSET
 631         select CPU_SA110
 632         select FIQ
 633         select HAVE_IDE
 634         select HAVE_PATA_PLATFORM
 635         select ISA_DMA_API
 636         select NEED_MACH_IO_H
 637         select NEED_MACH_MEMORY_H
 638         select NO_IOPORT_MAP
 639         select VIRT_TO_BUS
 640         help
 641           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 642           CD-ROM interface, serial and parallel port, and the floppy drive.
 643
 644 config ARCH_SA1100
 645         bool "SA1100-based"
 646         select ARCH_MTD_XIP
 647         select ARCH_REQUIRE_GPIOLIB
 648         select ARCH_SPARSEMEM_ENABLE
 649         select CLKDEV_LOOKUP
 650         select CLKSRC_MMIO
 651         select CPU_FREQ
 652         select CPU_SA1100
 653         select GENERIC_CLOCKEVENTS
 654         select HAVE_IDE
 655         select IRQ_DOMAIN
 656         select ISA
 657         select MULTI_IRQ_HANDLER
 658         select NEED_MACH_MEMORY_H
 659         select SPARSE_IRQ
 660         help
 661           Support for StrongARM 11x0 based boards.
 662
 663 config ARCH_S3C24XX
 664         bool "Samsung S3C24XX SoCs"
 665         select ARCH_REQUIRE_GPIOLIB
 666         select ATAGS
 667         select CLKDEV_LOOKUP
 668         select CLKSRC_SAMSUNG_PWM
 669         select GENERIC_CLOCKEVENTS
 670         select GPIO_SAMSUNG
 671         select HAVE_S3C2410_I2C if I2C
 672         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 673         select HAVE_S3C_RTC if RTC_CLASS
 674         select MULTI_IRQ_HANDLER
 675         select NEED_MACH_IO_H
 676         select SAMSUNG_ATAGS
 677         help
 678           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 679           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 680           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 681           Samsung SMDK2410 development board (and derivatives).
 682
 683 config ARCH_S3C64XX
 684         bool "Samsung S3C64XX"
 685         select ARCH_REQUIRE_GPIOLIB
 686         select ARM_AMBA
 687         select ARM_VIC
 688         select ATAGS
 689         select CLKDEV_LOOKUP
 690         select CLKSRC_SAMSUNG_PWM
 691         select COMMON_CLK_SAMSUNG
 692         select CPU_V6K
 693         select GENERIC_CLOCKEVENTS
 694         select GPIO_SAMSUNG
 695         select HAVE_S3C2410_I2C if I2C
 696         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 697         select HAVE_TCM
 698         select NO_IOPORT_MAP
 699         select PLAT_SAMSUNG
 700         select PM_GENERIC_DOMAINS if PM
 701         select S3C_DEV_NAND
 702         select S3C_GPIO_TRACK
 703         select SAMSUNG_ATAGS
 704         select SAMSUNG_WAKEMASK
 705         select SAMSUNG_WDT_RESET
 706         help
 707           Samsung S3C64XX series based systems
 708
 709 config ARCH_DAVINCI
 710         bool "TI DaVinci"
 711         select ARCH_HAS_HOLES_MEMORYMODEL
 712         select ARCH_REQUIRE_GPIOLIB
 713         select CLKDEV_LOOKUP
 714         select GENERIC_ALLOCATOR
 715         select GENERIC_CLOCKEVENTS
 716         select GENERIC_IRQ_CHIP
 717         select HAVE_IDE
 718         select TI_PRIV_EDMA
 719         select USE_OF
 720         select ZONE_DMA
 721         help
 722           Support for TI's DaVinci platform.
 723
 724 config ARCH_OMAP1
 725         bool "TI OMAP1"
 726         depends on MMU
 727         select ARCH_HAS_HOLES_MEMORYMODEL
 728         select ARCH_OMAP
 729         select ARCH_REQUIRE_GPIOLIB
 730         select CLKDEV_LOOKUP
 731         select CLKSRC_MMIO
 732         select GENERIC_CLOCKEVENTS
 733         select GENERIC_IRQ_CHIP
 734         select HAVE_IDE
 735         select IRQ_DOMAIN
 736         select MULTI_IRQ_HANDLER
 737         select NEED_MACH_IO_H if PCCARD
 738         select NEED_MACH_MEMORY_H
 739         select SPARSE_IRQ
 740         help
 741           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 742
 743 endchoice
 744
 745 menu "Multiple platform selection"
 746         depends on ARCH_MULTIPLATFORM
 747
 748 comment "CPU Core family selection"
 749
 750 config ARCH_MULTI_V4
 751         bool "ARMv4 based platforms (FA526)"
 752         depends on !ARCH_MULTI_V6_V7
 753         select ARCH_MULTI_V4_V5
 754         select CPU_FA526
 755
 756 config ARCH_MULTI_V4T
 757         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 758         depends on !ARCH_MULTI_V6_V7
 759         select ARCH_MULTI_V4_V5
 760         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 761                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 762                 CPU_ARM925T || CPU_ARM940T)
 763
 764 config ARCH_MULTI_V5
 765         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 766         depends on !ARCH_MULTI_V6_V7
 767         select ARCH_MULTI_V4_V5
 768         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 769                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 770                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 771
 772 config ARCH_MULTI_V4_V5
 773         bool
 774
 775 config ARCH_MULTI_V6
 776         bool "ARMv6 based platforms (ARM11)"
 777         select ARCH_MULTI_V6_V7
 778         select CPU_V6K
 779
 780 config ARCH_MULTI_V7
 781         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 782         default y
 783         select ARCH_MULTI_V6_V7
 784         select CPU_V7
 785         select HAVE_SMP
 786
 787 config ARCH_MULTI_V6_V7
 788         bool
 789         select MIGHT_HAVE_CACHE_L2X0
 790
 791 config ARCH_MULTI_CPU_AUTO
 792         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 793         select ARCH_MULTI_V5
 794
 795 endmenu
 796
 797 config ARCH_VIRT
 798         bool "Dummy Virtual Machine" if ARCH_MULTI_V7
 799         select ARM_AMBA
 800         select ARM_GIC
 801         select ARM_GIC_V3
 802         select ARM_PSCI
 803         select HAVE_ARM_ARCH_TIMER
 804
 805 #
 806 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 807 # Kconfigs may be included either alphabetically (according to the
 808 # plat- suffix) or along side the corresponding mach-* source.
 809 #
 810 source "arch/arm/mach-mvebu/Kconfig"
 811
 812 source "arch/arm/mach-alpine/Kconfig"
 813
 814 source "arch/arm/mach-asm9260/Kconfig"
 815
 816 source "arch/arm/mach-at91/Kconfig"
 817
 818 source "arch/arm/mach-axxia/Kconfig"
 819
 820 source "arch/arm/mach-bcm/Kconfig"
 821
 822 source "arch/arm/mach-berlin/Kconfig"
 823
 824 source "arch/arm/mach-clps711x/Kconfig"
 825
 826 source "arch/arm/mach-cns3xxx/Kconfig"
 827
 828 source "arch/arm/mach-davinci/Kconfig"
 829
 830 source "arch/arm/mach-digicolor/Kconfig"
 831
 832 source "arch/arm/mach-dove/Kconfig"
 833
 834 source "arch/arm/mach-ep93xx/Kconfig"
 835
 836 source "arch/arm/mach-footbridge/Kconfig"
 837
 838 source "arch/arm/mach-gemini/Kconfig"
 839
 840 source "arch/arm/mach-highbank/Kconfig"
 841
 842 source "arch/arm/mach-hisi/Kconfig"
 843
 844 source "arch/arm/mach-integrator/Kconfig"
 845
 846 source "arch/arm/mach-iop32x/Kconfig"
 847
 848 source "arch/arm/mach-iop33x/Kconfig"
 849
 850 source "arch/arm/mach-iop13xx/Kconfig"
 851
 852 source "arch/arm/mach-ixp4xx/Kconfig"
 853
 854 source "arch/arm/mach-keystone/Kconfig"
 855
 856 source "arch/arm/mach-ks8695/Kconfig"
 857
 858 source "arch/arm/mach-meson/Kconfig"
 859
 860 source "arch/arm/mach-moxart/Kconfig"
 861
 862 source "arch/arm/mach-mv78xx0/Kconfig"
 863
 864 source "arch/arm/mach-imx/Kconfig"
 865
 866 source "arch/arm/mach-mediatek/Kconfig"
 867
 868 source "arch/arm/mach-mxs/Kconfig"
 869
 870 source "arch/arm/mach-netx/Kconfig"
 871
 872 source "arch/arm/mach-nomadik/Kconfig"
 873
 874 source "arch/arm/mach-nspire/Kconfig"
 875
 876 source "arch/arm/plat-omap/Kconfig"
 877
 878 source "arch/arm/mach-omap1/Kconfig"
 879
 880 source "arch/arm/mach-omap2/Kconfig"
 881
 882 source "arch/arm/mach-orion5x/Kconfig"
 883
 884 source "arch/arm/mach-picoxcell/Kconfig"
 885
 886 source "arch/arm/mach-pxa/Kconfig"
 887 source "arch/arm/plat-pxa/Kconfig"
 888
 889 source "arch/arm/mach-mmp/Kconfig"
 890
 891 source "arch/arm/mach-qcom/Kconfig"
 892
 893 source "arch/arm/mach-realview/Kconfig"
 894
 895 source "arch/arm/mach-rockchip/Kconfig"
 896
 897 source "arch/arm/mach-sa1100/Kconfig"
 898
 899 source "arch/arm/mach-socfpga/Kconfig"
 900
 901 source "arch/arm/mach-spear/Kconfig"
 902
 903 source "arch/arm/mach-sti/Kconfig"
 904
 905 source "arch/arm/mach-s3c24xx/Kconfig"
 906
 907 source "arch/arm/mach-s3c64xx/Kconfig"
 908
 909 source "arch/arm/mach-s5pv210/Kconfig"
 910
 911 source "arch/arm/mach-exynos/Kconfig"
 912 source "arch/arm/plat-samsung/Kconfig"
 913
 914 source "arch/arm/mach-shmobile/Kconfig"
 915
 916 source "arch/arm/mach-sunxi/Kconfig"
 917
 918 source "arch/arm/mach-prima2/Kconfig"
 919
 920 source "arch/arm/mach-tegra/Kconfig"
 921
 922 source "arch/arm/mach-u300/Kconfig"
 923
 924 source "arch/arm/mach-uniphier/Kconfig"
 925
 926 source "arch/arm/mach-ux500/Kconfig"
 927
 928 source "arch/arm/mach-versatile/Kconfig"
 929
 930 source "arch/arm/mach-vexpress/Kconfig"
 931 source "arch/arm/plat-versatile/Kconfig"
 932
 933 source "arch/arm/mach-vt8500/Kconfig"
 934
 935 source "arch/arm/mach-w90x900/Kconfig"
 936
 937 source "arch/arm/mach-zx/Kconfig"
 938
 939 source "arch/arm/mach-zynq/Kconfig"
 940
 941 # ARMv7-M architecture
 942 config ARCH_EFM32
 943         bool "Energy Micro efm32"
 944         depends on ARM_SINGLE_ARMV7M
 945         select ARCH_REQUIRE_GPIOLIB
 946         help
 947           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 948           processors.
 949
 950 config ARCH_LPC18XX
 951         bool "NXP LPC18xx/LPC43xx"
 952         depends on ARM_SINGLE_ARMV7M
 953         select ARCH_HAS_RESET_CONTROLLER
 954         select ARM_AMBA
 955         select CLKSRC_LPC32XX
 956         select PINCTRL
 957         help
 958           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 959           high performance microcontrollers.
 960
 961 config ARCH_STM32
 962         bool "STMicrolectronics STM32"
 963         depends on ARM_SINGLE_ARMV7M
 964         select ARCH_HAS_RESET_CONTROLLER
 965         select ARMV7M_SYSTICK
 966         select CLKSRC_STM32
 967         select RESET_CONTROLLER
 968         help
 969           Support for STMicroelectronics STM32 processors.
 970
 971 # Definitions to make life easier
 972 config ARCH_ACORN
 973         bool
 974
 975 config PLAT_IOP
 976         bool
 977         select GENERIC_CLOCKEVENTS
 978
 979 config PLAT_ORION
 980         bool
 981         select CLKSRC_MMIO
 982         select COMMON_CLK
 983         select GENERIC_IRQ_CHIP
 984         select IRQ_DOMAIN
 985
 986 config PLAT_ORION_LEGACY
 987         bool
 988         select PLAT_ORION
 989
 990 config PLAT_PXA
 991         bool
 992
 993 config PLAT_VERSATILE
 994         bool
 995
 996 source "arch/arm/firmware/Kconfig"
 997
 998 source arch/arm/mm/Kconfig
 999
1000 config IWMMXT
1001         bool "Enable iWMMXt support"
1002         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
1003         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
1004         help
1005           Enable support for iWMMXt context switching at run time if
1006           running on a CPU that supports it.
1007
1008 config MULTI_IRQ_HANDLER
1009         bool
1010         help
1011           Allow each machine to specify it's own IRQ handler at run time.
1012
1013 if !MMU
1014 source "arch/arm/Kconfig-nommu"
1015 endif
1016
1017 config PJ4B_ERRATA_4742
1018         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1019         depends on CPU_PJ4B && MACH_ARMADA_370
1020         default y
1021         help
1022           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1023           Event (WFE) IDLE states, a specific timing sensitivity exists between
1024           the retiring WFI/WFE instructions and the newly issued subsequent
1025           instructions.  This sensitivity can result in a CPU hang scenario.
1026           Workaround:
1027           The software must insert either a Data Synchronization Barrier (DSB)
1028           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1029           instruction
1030
1031 config ARM_ERRATA_326103
1032         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1033         depends on CPU_V6
1034         help
1035           Executing a SWP instruction to read-only memory does not set bit 11
1036           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1037           treat the access as a read, preventing a COW from occurring and
1038           causing the faulting task to livelock.
1039
1040 config ARM_ERRATA_411920
1041         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1042         depends on CPU_V6 || CPU_V6K
1043         help
1044           Invalidation of the Instruction Cache operation can
1045           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1046           It does not affect the MPCore. This option enables the ARM Ltd.
1047           recommended workaround.
1048
1049 config ARM_ERRATA_430973
1050         bool "ARM errata: Stale prediction on replaced interworking branch"
1051         depends on CPU_V7
1052         help
1053           This option enables the workaround for the 430973 Cortex-A8
1054           r1p* erratum. If a code sequence containing an ARM/Thumb
1055           interworking branch is replaced with another code sequence at the
1056           same virtual address, whether due to self-modifying code or virtual
1057           to physical address re-mapping, Cortex-A8 does not recover from the
1058           stale interworking branch prediction. This results in Cortex-A8
1059           executing the new code sequence in the incorrect ARM or Thumb state.
1060           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1061           and also flushes the branch target cache at every context switch.
1062           Note that setting specific bits in the ACTLR register may not be
1063           available in non-secure mode.
1064
1065 config ARM_ERRATA_458693
1066         bool "ARM errata: Processor deadlock when a false hazard is created"
1067         depends on CPU_V7
1068         depends on !ARCH_MULTIPLATFORM
1069         help
1070           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1071           erratum. For very specific sequences of memory operations, it is
1072           possible for a hazard condition intended for a cache line to instead
1073           be incorrectly associated with a different cache line. This false
1074           hazard might then cause a processor deadlock. The workaround enables
1075           the L1 caching of the NEON accesses and disables the PLD instruction
1076           in the ACTLR register. Note that setting specific bits in the ACTLR
1077           register may not be available in non-secure mode.
1078
1079 config ARM_ERRATA_460075
1080         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1081         depends on CPU_V7
1082         depends on !ARCH_MULTIPLATFORM
1083         help
1084           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1085           erratum. Any asynchronous access to the L2 cache may encounter a
1086           situation in which recent store transactions to the L2 cache are lost
1087           and overwritten with stale memory contents from external memory. The
1088           workaround disables the write-allocate mode for the L2 cache via the
1089           ACTLR register. Note that setting specific bits in the ACTLR register
1090           may not be available in non-secure mode.
1091
1092 config ARM_ERRATA_742230
1093         bool "ARM errata: DMB operation may be faulty"
1094         depends on CPU_V7 && SMP
1095         depends on !ARCH_MULTIPLATFORM
1096         help
1097           This option enables the workaround for the 742230 Cortex-A9
1098           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1099           between two write operations may not ensure the correct visibility
1100           ordering of the two writes. This workaround sets a specific bit in
1101           the diagnostic register of the Cortex-A9 which causes the DMB
1102           instruction to behave as a DSB, ensuring the correct behaviour of
1103           the two writes.
1104
1105 config ARM_ERRATA_742231
1106         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1107         depends on CPU_V7 && SMP
1108         depends on !ARCH_MULTIPLATFORM
1109         help
1110           This option enables the workaround for the 742231 Cortex-A9
1111           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1112           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1113           accessing some data located in the same cache line, may get corrupted
1114           data due to bad handling of the address hazard when the line gets
1115           replaced from one of the CPUs at the same time as another CPU is
1116           accessing it. This workaround sets specific bits in the diagnostic
1117           register of the Cortex-A9 which reduces the linefill issuing
1118           capabilities of the processor.
1119
1120 config ARM_ERRATA_643719
1121         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1122         depends on CPU_V7 && SMP
1123         default y
1124         help
1125           This option enables the workaround for the 643719 Cortex-A9 (prior to
1126           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1127           register returns zero when it should return one. The workaround
1128           corrects this value, ensuring cache maintenance operations which use
1129           it behave as intended and avoiding data corruption.
1130
1131 config ARM_ERRATA_720789
1132         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1133         depends on CPU_V7
1134         help
1135           This option enables the workaround for the 720789 Cortex-A9 (prior to
1136           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1137           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1138           As a consequence of this erratum, some TLB entries which should be
1139           invalidated are not, resulting in an incoherency in the system page
1140           tables. The workaround changes the TLB flushing routines to invalidate
1141           entries regardless of the ASID.
1142
1143 config ARM_ERRATA_743622
1144         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1145         depends on CPU_V7
1146         depends on !ARCH_MULTIPLATFORM
1147         help
1148           This option enables the workaround for the 743622 Cortex-A9
1149           (r2p*) erratum. Under very rare conditions, a faulty
1150           optimisation in the Cortex-A9 Store Buffer may lead to data
1151           corruption. This workaround sets a specific bit in the diagnostic
1152           register of the Cortex-A9 which disables the Store Buffer
1153           optimisation, preventing the defect from occurring. This has no
1154           visible impact on the overall performance or power consumption of the
1155           processor.
1156
1157 config ARM_ERRATA_751472
1158         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1159         depends on CPU_V7
1160         depends on !ARCH_MULTIPLATFORM
1161         help
1162           This option enables the workaround for the 751472 Cortex-A9 (prior
1163           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1164           completion of a following broadcasted operation if the second
1165           operation is received by a CPU before the ICIALLUIS has completed,
1166           potentially leading to corrupted entries in the cache or TLB.
1167
1168 config ARM_ERRATA_754322
1169         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1170         depends on CPU_V7
1171         help
1172           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1173           r3p*) erratum. A speculative memory access may cause a page table walk
1174           which starts prior to an ASID switch but completes afterwards. This
1175           can populate the micro-TLB with a stale entry which may be hit with
1176           the new ASID. This workaround places two dsb instructions in the mm
1177           switching code so that no page table walks can cross the ASID switch.
1178
1179 config ARM_ERRATA_754327
1180         bool "ARM errata: no automatic Store Buffer drain"
1181         depends on CPU_V7 && SMP
1182         help
1183           This option enables the workaround for the 754327 Cortex-A9 (prior to
1184           r2p0) erratum. The Store Buffer does not have any automatic draining
1185           mechanism and therefore a livelock may occur if an external agent
1186           continuously polls a memory location waiting to observe an update.
1187           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1188           written polling loops from denying visibility of updates to memory.
1189
1190 config ARM_ERRATA_364296
1191         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1192         depends on CPU_V6
1193         help
1194           This options enables the workaround for the 364296 ARM1136
1195           r0p2 erratum (possible cache data corruption with
1196           hit-under-miss enabled). It sets the undocumented bit 31 in
1197           the auxiliary control register and the FI bit in the control
1198           register, thus disabling hit-under-miss without putting the
1199           processor into full low interrupt latency mode. ARM11MPCore
1200           is not affected.
1201
1202 config ARM_ERRATA_764369
1203         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1204         depends on CPU_V7 && SMP
1205         help
1206           This option enables the workaround for erratum 764369
1207           affecting Cortex-A9 MPCore with two or more processors (all
1208           current revisions). Under certain timing circumstances, a data
1209           cache line maintenance operation by MVA targeting an Inner
1210           Shareable memory region may fail to proceed up to either the
1211           Point of Coherency or to the Point of Unification of the
1212           system. This workaround adds a DSB instruction before the
1213           relevant cache maintenance functions and sets a specific bit
1214           in the diagnostic control register of the SCU.
1215
1216 config ARM_ERRATA_775420
1217        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1218        depends on CPU_V7
1219        help
1220          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1221          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1222          operation aborts with MMU exception, it might cause the processor
1223          to deadlock. This workaround puts DSB before executing ISB if
1224          an abort may occur on cache maintenance.
1225
1226 config ARM_ERRATA_798181
1227         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1228         depends on CPU_V7 && SMP
1229         help
1230           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1231           adequately shooting down all use of the old entries. This
1232           option enables the Linux kernel workaround for this erratum
1233           which sends an IPI to the CPUs that are running the same ASID
1234           as the one being invalidated.
1235
1236 config ARM_ERRATA_773022
1237         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1238         depends on CPU_V7
1239         help
1240           This option enables the workaround for the 773022 Cortex-A15
1241           (up to r0p4) erratum. In certain rare sequences of code, the
1242           loop buffer may deliver incorrect instructions. This
1243           workaround disables the loop buffer to avoid the erratum.
1244
1245 endmenu
1246
1247 source "arch/arm/common/Kconfig"
1248
1249 menu "Bus support"
1250
1251 config ISA
1252         bool
1253         help
1254           Find out whether you have ISA slots on your motherboard.  ISA is the
1255           name of a bus system, i.e. the way the CPU talks to the other stuff
1256           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1257           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1258           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1259
1260 # Select ISA DMA controller support
1261 config ISA_DMA
1262         bool
1263         select ISA_DMA_API
1264
1265 # Select ISA DMA interface
1266 config ISA_DMA_API
1267         bool
1268
1269 config PCI
1270         bool "PCI support" if MIGHT_HAVE_PCI
1271         help
1272           Find out whether you have a PCI motherboard. PCI is the name of a
1273           bus system, i.e. the way the CPU talks to the other stuff inside
1274           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1275           VESA. If you have PCI, say Y, otherwise N.
1276
1277 config PCI_DOMAINS
1278         bool
1279         depends on PCI
1280
1281 config PCI_DOMAINS_GENERIC
1282         def_bool PCI_DOMAINS
1283
1284 config PCI_NANOENGINE
1285         bool "BSE nanoEngine PCI support"
1286         depends on SA1100_NANOENGINE
1287         help
1288           Enable PCI on the BSE nanoEngine board.
1289
1290 config PCI_SYSCALL
1291         def_bool PCI
1292
1293 config PCI_HOST_ITE8152
1294         bool
1295         depends on PCI && MACH_ARMCORE
1296         default y
1297         select DMABOUNCE
1298
1299 source "drivers/pci/Kconfig"
1300 source "drivers/pci/pcie/Kconfig"
1301
1302 source "drivers/pcmcia/Kconfig"
1303
1304 endmenu
1305
1306 menu "Kernel Features"
1307
1308 config HAVE_SMP
1309         bool
1310         help
1311           This option should be selected by machines which have an SMP-
1312           capable CPU.
1313
1314           The only effect of this option is to make the SMP-related
1315           options available to the user for configuration.
1316
1317 config SMP
1318         bool "Symmetric Multi-Processing"
1319         depends on CPU_V6K || CPU_V7
1320         depends on GENERIC_CLOCKEVENTS
1321         depends on HAVE_SMP
1322         depends on MMU || ARM_MPU
1323         select IRQ_WORK
1324         help
1325           This enables support for systems with more than one CPU. If you have
1326           a system with only one CPU, say N. If you have a system with more
1327           than one CPU, say Y.
1328
1329           If you say N here, the kernel will run on uni- and multiprocessor
1330           machines, but will use only one CPU of a multiprocessor machine. If
1331           you say Y here, the kernel will run on many, but not all,
1332           uniprocessor machines. On a uniprocessor machine, the kernel
1333           will run faster if you say N here.
1334
1335           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1336           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1337           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1338
1339           If you don't know what to do here, say N.
1340
1341 config SMP_ON_UP
1342         bool "Allow booting SMP kernel on uniprocessor systems"
1343         depends on SMP && !XIP_KERNEL && MMU
1344         default y
1345         help
1346           SMP kernels contain instructions which fail on non-SMP processors.
1347           Enabling this option allows the kernel to modify itself to make
1348           these instructions safe.  Disabling it allows about 1K of space
1349           savings.
1350
1351           If you don't know what to do here, say Y.
1352
1353 config ARM_CPU_TOPOLOGY
1354         bool "Support cpu topology definition"
1355         depends on SMP && CPU_V7
1356         default y
1357         help
1358           Support ARM cpu topology definition. The MPIDR register defines
1359           affinity between processors which is then used to describe the cpu
1360           topology of an ARM System.
1361
1362 config SCHED_MC
1363         bool "Multi-core scheduler support"
1364         depends on ARM_CPU_TOPOLOGY
1365         help
1366           Multi-core scheduler support improves the CPU scheduler's decision
1367           making when dealing with multi-core CPU chips at a cost of slightly
1368           increased overhead in some places. If unsure say N here.
1369
1370 config SCHED_SMT
1371         bool "SMT scheduler support"
1372         depends on ARM_CPU_TOPOLOGY
1373         help
1374           Improves the CPU scheduler's decision making when dealing with
1375           MultiThreading at a cost of slightly increased overhead in some
1376           places. If unsure say N here.
1377
1378 config HAVE_ARM_SCU
1379         bool
1380         help
1381           This option enables support for the ARM system coherency unit
1382
1383 config HAVE_ARM_ARCH_TIMER
1384         bool "Architected timer support"
1385         depends on CPU_V7
1386         select ARM_ARCH_TIMER
1387         select GENERIC_CLOCKEVENTS
1388         help
1389           This option enables support for the ARM architected timer
1390
1391 config HAVE_ARM_TWD
1392         bool
1393         select CLKSRC_OF if OF
1394         help
1395           This options enables support for the ARM timer and watchdog unit
1396
1397 config MCPM
1398         bool "Multi-Cluster Power Management"
1399         depends on CPU_V7 && SMP
1400         help
1401           This option provides the common power management infrastructure
1402           for (multi-)cluster based systems, such as big.LITTLE based
1403           systems.
1404
1405 config MCPM_QUAD_CLUSTER
1406         bool
1407         depends on MCPM
1408         help
1409           To avoid wasting resources unnecessarily, MCPM only supports up
1410           to 2 clusters by default.
1411           Platforms with 3 or 4 clusters that use MCPM must select this
1412           option to allow the additional clusters to be managed.
1413
1414 config BIG_LITTLE
1415         bool "big.LITTLE support (Experimental)"
1416         depends on CPU_V7 && SMP
1417         select MCPM
1418         help
1419           This option enables support selections for the big.LITTLE
1420           system architecture.
1421
1422 config BL_SWITCHER
1423         bool "big.LITTLE switcher support"
1424         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1425         select ARM_CPU_SUSPEND
1426         select CPU_PM
1427         help
1428           The big.LITTLE "switcher" provides the core functionality to
1429           transparently handle transition between a cluster of A15's
1430           and a cluster of A7's in a big.LITTLE system.
1431
1432 config BL_SWITCHER_DUMMY_IF
1433         tristate "Simple big.LITTLE switcher user interface"
1434         depends on BL_SWITCHER && DEBUG_KERNEL
1435         help
1436           This is a simple and dummy char dev interface to control
1437           the big.LITTLE switcher core code.  It is meant for
1438           debugging purposes only.
1439
1440 choice
1441         prompt "Memory split"
1442         depends on MMU
1443         default VMSPLIT_3G
1444         help
1445           Select the desired split between kernel and user memory.
1446
1447           If you are not absolutely sure what you are doing, leave this
1448           option alone!
1449
1450         config VMSPLIT_3G
1451                 bool "3G/1G user/kernel split"
1452         config VMSPLIT_3G_OPT
1453                 bool "3G/1G user/kernel split (for full 1G low memory)"
1454         config VMSPLIT_2G
1455                 bool "2G/2G user/kernel split"
1456         config VMSPLIT_1G
1457                 bool "1G/3G user/kernel split"
1458 endchoice
1459
1460 config PAGE_OFFSET
1461         hex
1462         default PHYS_OFFSET if !MMU
1463         default 0x40000000 if VMSPLIT_1G
1464         default 0x80000000 if VMSPLIT_2G
1465         default 0xB0000000 if VMSPLIT_3G_OPT
1466         default 0xC0000000
1467
1468 config NR_CPUS
1469         int "Maximum number of CPUs (2-32)"
1470         range 2 32
1471         depends on SMP
1472         default "4"
1473
1474 config HOTPLUG_CPU
1475         bool "Support for hot-pluggable CPUs"
1476         depends on SMP
1477         help
1478           Say Y here to experiment with turning CPUs off and on.  CPUs
1479           can be controlled through /sys/devices/system/cpu.
1480
1481 config ARM_PSCI
1482         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1483         depends on CPU_V7
1484         select ARM_PSCI_FW
1485         help
1486           Say Y here if you want Linux to communicate with system firmware
1487           implementing the PSCI specification for CPU-centric power
1488           management operations described in ARM document number ARM DEN
1489           0022A ("Power State Coordination Interface System Software on
1490           ARM processors").
1491
1492 # The GPIO number here must be sorted by descending number. In case of
1493 # a multiplatform kernel, we just want the highest value required by the
1494 # selected platforms.
1495 config ARCH_NR_GPIO
1496         int
1497         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1498                 ARCH_ZYNQ
1499         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1500                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1501         default 416 if ARCH_SUNXI
1502         default 392 if ARCH_U8500
1503         default 352 if ARCH_VT8500
1504         default 288 if ARCH_ROCKCHIP
1505         default 264 if MACH_H4700
1506         default 0
1507         help
1508           Maximum number of GPIOs in the system.
1509
1510           If unsure, leave the default value.
1511
1512 source kernel/Kconfig.preempt
1513
1514 config HZ_FIXED
1515         int
1516         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || \
1517                 ARCH_S5PV210 || ARCH_EXYNOS4
1518         default 128 if SOC_AT91RM9200
1519         default 0
1520
1521 choice
1522         depends on HZ_FIXED = 0
1523         prompt "Timer frequency"
1524
1525 config HZ_100
1526         bool "100 Hz"
1527
1528 config HZ_200
1529         bool "200 Hz"
1530
1531 config HZ_250
1532         bool "250 Hz"
1533
1534 config HZ_300
1535         bool "300 Hz"
1536
1537 config HZ_500
1538         bool "500 Hz"
1539
1540 config HZ_1000
1541         bool "1000 Hz"
1542
1543 endchoice
1544
1545 config HZ
1546         int
1547         default HZ_FIXED if HZ_FIXED != 0
1548         default 100 if HZ_100
1549         default 200 if HZ_200
1550         default 250 if HZ_250
1551         default 300 if HZ_300
1552         default 500 if HZ_500
1553         default 1000
1554
1555 config SCHED_HRTICK
1556         def_bool HIGH_RES_TIMERS
1557
1558 config THUMB2_KERNEL
1559         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1560         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1561         default y if CPU_THUMBONLY
1562         select AEABI
1563         select ARM_ASM_UNIFIED
1564         select ARM_UNWIND
1565         help
1566           By enabling this option, the kernel will be compiled in
1567           Thumb-2 mode. A compiler/assembler that understand the unified
1568           ARM-Thumb syntax is needed.
1569
1570           If unsure, say N.
1571
1572 config THUMB2_AVOID_R_ARM_THM_JUMP11
1573         bool "Work around buggy Thumb-2 short branch relocations in gas"
1574         depends on THUMB2_KERNEL && MODULES
1575         default y
1576         help
1577           Various binutils versions can resolve Thumb-2 branches to
1578           locally-defined, preemptible global symbols as short-range "b.n"
1579           branch instructions.
1580
1581           This is a problem, because there's no guarantee the final
1582           destination of the symbol, or any candidate locations for a
1583           trampoline, are within range of the branch.  For this reason, the
1584           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1585           relocation in modules at all, and it makes little sense to add
1586           support.
1587
1588           The symptom is that the kernel fails with an "unsupported
1589           relocation" error when loading some modules.
1590
1591           Until fixed tools are available, passing
1592           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1593           code which hits this problem, at the cost of a bit of extra runtime
1594           stack usage in some cases.
1595
1596           The problem is described in more detail at:
1597               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1598
1599           Only Thumb-2 kernels are affected.
1600
1601           Unless you are sure your tools don't have this problem, say Y.
1602
1603 config ARM_ASM_UNIFIED
1604         bool
1605
1606 config AEABI
1607         bool "Use the ARM EABI to compile the kernel"
1608         help
1609           This option allows for the kernel to be compiled using the latest
1610           ARM ABI (aka EABI).  This is only useful if you are using a user
1611           space environment that is also compiled with EABI.
1612
1613           Since there are major incompatibilities between the legacy ABI and
1614           EABI, especially with regard to structure member alignment, this
1615           option also changes the kernel syscall calling convention to
1616           disambiguate both ABIs and allow for backward compatibility support
1617           (selected with CONFIG_OABI_COMPAT).
1618
1619           To use this you need GCC version 4.0.0 or later.
1620
1621 config OABI_COMPAT
1622         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1623         depends on AEABI && !THUMB2_KERNEL
1624         help
1625           This option preserves the old syscall interface along with the
1626           new (ARM EABI) one. It also provides a compatibility layer to
1627           intercept syscalls that have structure arguments which layout
1628           in memory differs between the legacy ABI and the new ARM EABI
1629           (only for non "thumb" binaries). This option adds a tiny
1630           overhead to all syscalls and produces a slightly larger kernel.
1631
1632           The seccomp filter system will not be available when this is
1633           selected, since there is no way yet to sensibly distinguish
1634           between calling conventions during filtering.
1635
1636           If you know you'll be using only pure EABI user space then you
1637           can say N here. If this option is not selected and you attempt
1638           to execute a legacy ABI binary then the result will be
1639           UNPREDICTABLE (in fact it can be predicted that it won't work
1640           at all). If in doubt say N.
1641
1642 config ARCH_HAS_HOLES_MEMORYMODEL
1643         bool
1644
1645 config ARCH_SPARSEMEM_ENABLE
1646         bool
1647
1648 config ARCH_SPARSEMEM_DEFAULT
1649         def_bool ARCH_SPARSEMEM_ENABLE
1650
1651 config ARCH_SELECT_MEMORY_MODEL
1652         def_bool ARCH_SPARSEMEM_ENABLE
1653
1654 config HAVE_ARCH_PFN_VALID
1655         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1656
1657 config HAVE_GENERIC_RCU_GUP
1658         def_bool y
1659         depends on ARM_LPAE
1660
1661 config HIGHMEM
1662         bool "High Memory Support"
1663         depends on MMU
1664         help
1665           The address space of ARM processors is only 4 Gigabytes large
1666           and it has to accommodate user address space, kernel address
1667           space as well as some memory mapped IO. That means that, if you
1668           have a large amount of physical memory and/or IO, not all of the
1669           memory can be "permanently mapped" by the kernel. The physical
1670           memory that is not permanently mapped is called "high memory".
1671
1672           Depending on the selected kernel/user memory split, minimum
1673           vmalloc space and actual amount of RAM, you may not need this
1674           option which should result in a slightly faster kernel.
1675
1676           If unsure, say n.
1677
1678 config HIGHPTE
1679         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1680         depends on HIGHMEM
1681         default y
1682         help
1683           The VM uses one page of physical memory for each page table.
1684           For systems with a lot of processes, this can use a lot of
1685           precious low memory, eventually leading to low memory being
1686           consumed by page tables.  Setting this option will allow
1687           user-space 2nd level page tables to reside in high memory.
1688
1689 config CPU_SW_DOMAIN_PAN
1690         bool "Enable use of CPU domains to implement privileged no-access"
1691         depends on MMU && !ARM_LPAE
1692         default y
1693         help
1694           Increase kernel security by ensuring that normal kernel accesses
1695           are unable to access userspace addresses.  This can help prevent
1696           use-after-free bugs becoming an exploitable privilege escalation
1697           by ensuring that magic values (such as LIST_POISON) will always
1698           fault when dereferenced.
1699
1700           CPUs with low-vector mappings use a best-efforts implementation.
1701           Their lower 1MB needs to remain accessible for the vectors, but
1702           the remainder of userspace will become appropriately inaccessible.
1703
1704 config HW_PERF_EVENTS
1705         def_bool y
1706         depends on ARM_PMU
1707
1708 config SYS_SUPPORTS_HUGETLBFS
1709        def_bool y
1710        depends on ARM_LPAE
1711
1712 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1713        def_bool y
1714        depends on ARM_LPAE
1715
1716 config ARCH_WANT_GENERAL_HUGETLB
1717         def_bool y
1718
1719 config ARM_MODULE_PLTS
1720         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1721         depends on MODULES
1722         help
1723           Allocate PLTs when loading modules so that jumps and calls whose
1724           targets are too far away for their relative offsets to be encoded
1725           in the instructions themselves can be bounced via veneers in the
1726           module's PLT. This allows modules to be allocated in the generic
1727           vmalloc area after the dedicated module memory area has been
1728           exhausted. The modules will use slightly more memory, but after
1729           rounding up to page size, the actual memory footprint is usually
1730           the same.
1731
1732           Say y if you are getting out of memory errors while loading modules
1733
1734 source "mm/Kconfig"
1735
1736 config FORCE_MAX_ZONEORDER
1737         int "Maximum zone order"
1738         default "12" if SOC_AM33XX
1739         default "9" if SA1111 || ARCH_EFM32
1740         default "11"
1741         help
1742           The kernel memory allocator divides physically contiguous memory
1743           blocks into "zones", where each zone is a power of two number of
1744           pages.  This option selects the largest power of two that the kernel
1745           keeps in the memory allocator.  If you need to allocate very large
1746           blocks of physically contiguous memory, then you may need to
1747           increase this value.
1748
1749           This config option is actually maximum order plus one. For example,
1750           a value of 11 means that the largest free memory block is 2^10 pages.
1751
1752 config ALIGNMENT_TRAP
1753         bool
1754         depends on CPU_CP15_MMU
1755         default y if !ARCH_EBSA110
1756         select HAVE_PROC_CPU if PROC_FS
1757         help
1758           ARM processors cannot fetch/store information which is not
1759           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1760           address divisible by 4. On 32-bit ARM processors, these non-aligned
1761           fetch/store instructions will be emulated in software if you say
1762           here, which has a severe performance impact. This is necessary for
1763           correct operation of some network protocols. With an IP-only
1764           configuration it is safe to say N, otherwise say Y.
1765
1766 config UACCESS_WITH_MEMCPY
1767         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1768         depends on MMU
1769         default y if CPU_FEROCEON
1770         help
1771           Implement faster copy_to_user and clear_user methods for CPU
1772           cores where a 8-word STM instruction give significantly higher
1773           memory write throughput than a sequence of individual 32bit stores.
1774
1775           A possible side effect is a slight increase in scheduling latency
1776           between threads sharing the same address space if they invoke
1777           such copy operations with large buffers.
1778
1779           However, if the CPU data cache is using a write-allocate mode,
1780           this option is unlikely to provide any performance gain.
1781
1782 config SECCOMP
1783         bool
1784         prompt "Enable seccomp to safely compute untrusted bytecode"
1785         ---help---
1786           This kernel feature is useful for number crunching applications
1787           that may need to compute untrusted bytecode during their
1788           execution. By using pipes or other transports made available to
1789           the process as file descriptors supporting the read/write
1790           syscalls, it's possible to isolate those applications in
1791           their own address space using seccomp. Once seccomp is
1792           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1793           and the task is only allowed to execute a few safe syscalls
1794           defined by each seccomp mode.
1795
1796 config SWIOTLB
1797         def_bool y
1798
1799 config IOMMU_HELPER
1800         def_bool SWIOTLB
1801
1802 config XEN_DOM0
1803         def_bool y
1804         depends on XEN
1805
1806 config XEN
1807         bool "Xen guest support on ARM"
1808         depends on ARM && AEABI && OF
1809         depends on CPU_V7 && !CPU_V6
1810         depends on !GENERIC_ATOMIC64
1811         depends on MMU
1812         select ARCH_DMA_ADDR_T_64BIT
1813         select ARM_PSCI
1814         select SWIOTLB_XEN
1815         help
1816           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1817
1818 endmenu
1819
1820 menu "Boot options"
1821
1822 config USE_OF
1823         bool "Flattened Device Tree support"
1824         select IRQ_DOMAIN
1825         select OF
1826         select OF_EARLY_FLATTREE
1827         select OF_RESERVED_MEM
1828         help
1829           Include support for flattened device tree machine descriptions.
1830
1831 config ATAGS
1832         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1833         default y
1834         help
1835           This is the traditional way of passing data to the kernel at boot
1836           time. If you are solely relying on the flattened device tree (or
1837           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1838           to remove ATAGS support from your kernel binary.  If unsure,
1839           leave this to y.
1840
1841 config DEPRECATED_PARAM_STRUCT
1842         bool "Provide old way to pass kernel parameters"
1843         depends on ATAGS
1844         help
1845           This was deprecated in 2001 and announced to live on for 5 years.
1846           Some old boot loaders still use this way.
1847
1848 # Compressed boot loader in ROM.  Yes, we really want to ask about
1849 # TEXT and BSS so we preserve their values in the config files.
1850 config ZBOOT_ROM_TEXT
1851         hex "Compressed ROM boot loader base address"
1852         default "0"
1853         help
1854           The physical address at which the ROM-able zImage is to be
1855           placed in the target.  Platforms which normally make use of
1856           ROM-able zImage formats normally set this to a suitable
1857           value in their defconfig file.
1858
1859           If ZBOOT_ROM is not enabled, this has no effect.
1860
1861 config ZBOOT_ROM_BSS
1862         hex "Compressed ROM boot loader BSS address"
1863         default "0"
1864         help
1865           The base address of an area of read/write memory in the target
1866           for the ROM-able zImage which must be available while the
1867           decompressor is running. It must be large enough to hold the
1868           entire decompressed kernel plus an additional 128 KiB.
1869           Platforms which normally make use of ROM-able zImage formats
1870           normally set this to a suitable value in their defconfig file.
1871
1872           If ZBOOT_ROM is not enabled, this has no effect.
1873
1874 config ZBOOT_ROM
1875         bool "Compressed boot loader in ROM/flash"
1876         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1877         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1878         help
1879           Say Y here if you intend to execute your compressed kernel image
1880           (zImage) directly from ROM or flash.  If unsure, say N.
1881
1882 config ARM_APPENDED_DTB
1883         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1884         depends on OF
1885         help
1886           With this option, the boot code will look for a device tree binary
1887           (DTB) appended to zImage
1888           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1889
1890           This is meant as a backward compatibility convenience for those
1891           systems with a bootloader that can't be upgraded to accommodate
1892           the documented boot protocol using a device tree.
1893
1894           Beware that there is very little in terms of protection against
1895           this option being confused by leftover garbage in memory that might
1896           look like a DTB header after a reboot if no actual DTB is appended
1897           to zImage.  Do not leave this option active in a production kernel
1898           if you don't intend to always append a DTB.  Proper passing of the
1899           location into r2 of a bootloader provided DTB is always preferable
1900           to this option.
1901
1902 config ARM_ATAG_DTB_COMPAT
1903         bool "Supplement the appended DTB with traditional ATAG information"
1904         depends on ARM_APPENDED_DTB
1905         help
1906           Some old bootloaders can't be updated to a DTB capable one, yet
1907           they provide ATAGs with memory configuration, the ramdisk address,
1908           the kernel cmdline string, etc.  Such information is dynamically
1909           provided by the bootloader and can't always be stored in a static
1910           DTB.  To allow a device tree enabled kernel to be used with such
1911           bootloaders, this option allows zImage to extract the information
1912           from the ATAG list and store it at run time into the appended DTB.
1913
1914 choice
1915         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1916         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1917
1918 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1919         bool "Use bootloader kernel arguments if available"
1920         help
1921           Uses the command-line options passed by the boot loader instead of
1922           the device tree bootargs property. If the boot loader doesn't provide
1923           any, the device tree bootargs property will be used.
1924
1925 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1926         bool "Extend with bootloader kernel arguments"
1927         help
1928           The command-line arguments provided by the boot loader will be
1929           appended to the the device tree bootargs property.
1930
1931 endchoice
1932
1933 config CMDLINE
1934         string "Default kernel command string"
1935         default ""
1936         help
1937           On some architectures (EBSA110 and CATS), there is currently no way
1938           for the boot loader to pass arguments to the kernel. For these
1939           architectures, you should supply some command-line options at build
1940           time by entering them here. As a minimum, you should specify the
1941           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1942
1943 choice
1944         prompt "Kernel command line type" if CMDLINE != ""
1945         default CMDLINE_FROM_BOOTLOADER
1946         depends on ATAGS
1947
1948 config CMDLINE_FROM_BOOTLOADER
1949         bool "Use bootloader kernel arguments if available"
1950         help
1951           Uses the command-line options passed by the boot loader. If
1952           the boot loader doesn't provide any, the default kernel command
1953           string provided in CMDLINE will be used.
1954
1955 config CMDLINE_EXTEND
1956         bool "Extend bootloader kernel arguments"
1957         help
1958           The command-line arguments provided by the boot loader will be
1959           appended to the default kernel command string.
1960
1961 config CMDLINE_FORCE
1962         bool "Always use the default kernel command string"
1963         help
1964           Always use the default kernel command string, even if the boot
1965           loader passes other arguments to the kernel.
1966           This is useful if you cannot or don't want to change the
1967           command-line options your boot loader passes to the kernel.
1968 endchoice
1969
1970 config XIP_KERNEL
1971         bool "Kernel Execute-In-Place from ROM"
1972         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1973         help
1974           Execute-In-Place allows the kernel to run from non-volatile storage
1975           directly addressable by the CPU, such as NOR flash. This saves RAM
1976           space since the text section of the kernel is not loaded from flash
1977           to RAM.  Read-write sections, such as the data section and stack,
1978           are still copied to RAM.  The XIP kernel is not compressed since
1979           it has to run directly from flash, so it will take more space to
1980           store it.  The flash address used to link the kernel object files,
1981           and for storing it, is configuration dependent. Therefore, if you
1982           say Y here, you must know the proper physical address where to
1983           store the kernel image depending on your own flash memory usage.
1984
1985           Also note that the make target becomes "make xipImage" rather than
1986           "make zImage" or "make Image".  The final kernel binary to put in
1987           ROM memory will be arch/arm/boot/xipImage.
1988
1989           If unsure, say N.
1990
1991 config XIP_PHYS_ADDR
1992         hex "XIP Kernel Physical Location"
1993         depends on XIP_KERNEL
1994         default "0x00080000"
1995         help
1996           This is the physical address in your flash memory the kernel will
1997           be linked for and stored to.  This address is dependent on your
1998           own flash usage.
1999
2000 config KEXEC
2001         bool "Kexec system call (EXPERIMENTAL)"
2002         depends on (!SMP || PM_SLEEP_SMP)
2003         depends on !CPU_V7M
2004         select KEXEC_CORE
2005         help
2006           kexec is a system call that implements the ability to shutdown your
2007           current kernel, and to start another kernel.  It is like a reboot
2008           but it is independent of the system firmware.   And like a reboot
2009           you can start any kernel with it, not just Linux.
2010
2011           It is an ongoing process to be certain the hardware in a machine
2012           is properly shutdown, so do not be surprised if this code does not
2013           initially work for you.
2014
2015 config ATAGS_PROC
2016         bool "Export atags in procfs"
2017         depends on ATAGS && KEXEC
2018         default y
2019         help
2020           Should the atags used to boot the kernel be exported in an "atags"
2021           file in procfs. Useful with kexec.
2022
2023 config CRASH_DUMP
2024         bool "Build kdump crash kernel (EXPERIMENTAL)"
2025         help
2026           Generate crash dump after being started by kexec. This should
2027           be normally only set in special crash dump kernels which are
2028           loaded in the main kernel with kexec-tools into a specially
2029           reserved region and then later executed after a crash by
2030           kdump/kexec. The crash dump kernel must be compiled to a
2031           memory address not used by the main kernel
2032
2033           For more details see Documentation/kdump/kdump.txt
2034
2035 config AUTO_ZRELADDR
2036         bool "Auto calculation of the decompressed kernel image address"
2037         help
2038           ZRELADDR is the physical address where the decompressed kernel
2039           image will be placed. If AUTO_ZRELADDR is selected, the address
2040           will be determined at run-time by masking the current IP with
2041           0xf8000000. This assumes the zImage being placed in the first 128MB
2042           from start of memory.
2043
2044 endmenu
2045
2046 menu "CPU Power Management"
2047
2048 source "drivers/cpufreq/Kconfig"
2049
2050 source "drivers/cpuidle/Kconfig"
2051
2052 endmenu
2053
2054 menu "Floating point emulation"
2055
2056 comment "At least one emulation must be selected"
2057
2058 config FPE_NWFPE
2059         bool "NWFPE math emulation"
2060         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2061         ---help---
2062           Say Y to include the NWFPE floating point emulator in the kernel.
2063           This is necessary to run most binaries. Linux does not currently
2064           support floating point hardware so you need to say Y here even if
2065           your machine has an FPA or floating point co-processor podule.
2066
2067           You may say N here if you are going to load the Acorn FPEmulator
2068           early in the bootup.
2069
2070 config FPE_NWFPE_XP
2071         bool "Support extended precision"
2072         depends on FPE_NWFPE
2073         help
2074           Say Y to include 80-bit support in the kernel floating-point
2075           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2076           Note that gcc does not generate 80-bit operations by default,
2077           so in most cases this option only enlarges the size of the
2078           floating point emulator without any good reason.
2079
2080           You almost surely want to say N here.
2081
2082 config FPE_FASTFPE
2083         bool "FastFPE math emulation (EXPERIMENTAL)"
2084         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2085         ---help---
2086           Say Y here to include the FAST floating point emulator in the kernel.
2087           This is an experimental much faster emulator which now also has full
2088           precision for the mantissa.  It does not support any exceptions.
2089           It is very simple, and approximately 3-6 times faster than NWFPE.
2090
2091           It should be sufficient for most programs.  It may be not suitable
2092           for scientific calculations, but you have to check this for yourself.
2093           If you do not feel you need a faster FP emulation you should better
2094           choose NWFPE.
2095
2096 config VFP
2097         bool "VFP-format floating point maths"
2098         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2099         help
2100           Say Y to include VFP support code in the kernel. This is needed
2101           if your hardware includes a VFP unit.
2102
2103           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2104           release notes and additional status information.
2105
2106           Say N if your target does not have VFP hardware.
2107
2108 config VFPv3
2109         bool
2110         depends on VFP
2111         default y if CPU_V7
2112
2113 config NEON
2114         bool "Advanced SIMD (NEON) Extension support"
2115         depends on VFPv3 && CPU_V7
2116         help
2117           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2118           Extension.
2119
2120 config KERNEL_MODE_NEON
2121         bool "Support for NEON in kernel mode"
2122         depends on NEON && AEABI
2123         help
2124           Say Y to include support for NEON in kernel mode.
2125
2126 endmenu
2127
2128 menu "Userspace binary formats"
2129
2130 source "fs/Kconfig.binfmt"
2131
2132 endmenu
2133
2134 menu "Power management options"
2135
2136 source "kernel/power/Kconfig"
2137
2138 config ARCH_SUSPEND_POSSIBLE
2139         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2140                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2141         def_bool y
2142
2143 config ARM_CPU_SUSPEND
2144         def_bool PM_SLEEP
2145
2146 config ARCH_HIBERNATION_POSSIBLE
2147         bool
2148         depends on MMU
2149         default y if ARCH_SUSPEND_POSSIBLE
2150
2151 endmenu
2152
2153 source "net/Kconfig"
2154
2155 source "drivers/Kconfig"
2156
2157 source "drivers/firmware/Kconfig"
2158
2159 source "fs/Kconfig"
2160
2161 source "arch/arm/Kconfig.debug"
2162
2163 source "security/Kconfig"
2164
2165 source "crypto/Kconfig"
2166 if CRYPTO
2167 source "arch/arm/crypto/Kconfig"
2168 endif
2169
2170 source "lib/Kconfig"
2171
2172 source "arch/arm/kvm/Kconfig"