arch/arm64/include/asm/kvm_asm.h

   1 /*
   2  * Copyright (C) 2012,2013 - ARM Ltd
   3  * Author: Marc Zyngier <marc.zyngier@arm.com>
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License version 2 as
   7  * published by the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  16  */
  17
  18 #ifndef __ARM_KVM_ASM_H__
  19 #define __ARM_KVM_ASM_H__
  20
  21 #include <asm/virt.h>
  22
  23 /*
  24  * 0 is reserved as an invalid value.
  25  * Order *must* be kept in sync with the hyp switch code.
  26  */
  27 #define MPIDR_EL1       1       /* MultiProcessor Affinity Register */
  28 #define CSSELR_EL1      2       /* Cache Size Selection Register */
  29 #define SCTLR_EL1       3       /* System Control Register */
  30 #define ACTLR_EL1       4       /* Auxiliary Control Register */
  31 #define CPACR_EL1       5       /* Coprocessor Access Control */
  32 #define TTBR0_EL1       6       /* Translation Table Base Register 0 */
  33 #define TTBR1_EL1       7       /* Translation Table Base Register 1 */
  34 #define TCR_EL1         8       /* Translation Control Register */
  35 #define ESR_EL1         9       /* Exception Syndrome Register */
  36 #define AFSR0_EL1       10      /* Auxilary Fault Status Register 0 */
  37 #define AFSR1_EL1       11      /* Auxilary Fault Status Register 1 */
  38 #define FAR_EL1         12      /* Fault Address Register */
  39 #define MAIR_EL1        13      /* Memory Attribute Indirection Register */
  40 #define VBAR_EL1        14      /* Vector Base Address Register */
  41 #define CONTEXTIDR_EL1  15      /* Context ID Register */
  42 #define TPIDR_EL0       16      /* Thread ID, User R/W */
  43 #define TPIDRRO_EL0     17      /* Thread ID, User R/O */
  44 #define TPIDR_EL1       18      /* Thread ID, Privileged */
  45 #define AMAIR_EL1       19      /* Aux Memory Attribute Indirection Register */
  46 #define CNTKCTL_EL1     20      /* Timer Control Register (EL1) */
  47 #define PAR_EL1         21      /* Physical Address Register */
  48 #define MDSCR_EL1       22      /* Monitor Debug System Control Register */
  49 #define MDCCINT_EL1     23      /* Monitor Debug Comms Channel Interrupt Enable Reg */
  50
  51 /* 32bit specific registers. Keep them at the end of the range */
  52 #define DACR32_EL2      24      /* Domain Access Control Register */
  53 #define IFSR32_EL2      25      /* Instruction Fault Status Register */
  54 #define FPEXC32_EL2     26      /* Floating-Point Exception Control Register */
  55 #define DBGVCR32_EL2    27      /* Debug Vector Catch Register */
  56 #define NR_SYS_REGS     28
  57
  58 /* 32bit mapping */
  59 #define c0_MPIDR        (MPIDR_EL1 * 2) /* MultiProcessor ID Register */
  60 #define c0_CSSELR       (CSSELR_EL1 * 2)/* Cache Size Selection Register */
  61 #define c1_SCTLR        (SCTLR_EL1 * 2) /* System Control Register */
  62 #define c1_ACTLR        (ACTLR_EL1 * 2) /* Auxiliary Control Register */
  63 #define c1_CPACR        (CPACR_EL1 * 2) /* Coprocessor Access Control */
  64 #define c2_TTBR0        (TTBR0_EL1 * 2) /* Translation Table Base Register 0 */
  65 #define c2_TTBR0_high   (c2_TTBR0 + 1)  /* TTBR0 top 32 bits */
  66 #define c2_TTBR1        (TTBR1_EL1 * 2) /* Translation Table Base Register 1 */
  67 #define c2_TTBR1_high   (c2_TTBR1 + 1)  /* TTBR1 top 32 bits */
  68 #define c2_TTBCR        (TCR_EL1 * 2)   /* Translation Table Base Control R. */
  69 #define c3_DACR         (DACR32_EL2 * 2)/* Domain Access Control Register */
  70 #define c5_DFSR         (ESR_EL1 * 2)   /* Data Fault Status Register */
  71 #define c5_IFSR         (IFSR32_EL2 * 2)/* Instruction Fault Status Register */
  72 #define c5_ADFSR        (AFSR0_EL1 * 2) /* Auxiliary Data Fault Status R */
  73 #define c5_AIFSR        (AFSR1_EL1 * 2) /* Auxiliary Instr Fault Status R */
  74 #define c6_DFAR         (FAR_EL1 * 2)   /* Data Fault Address Register */
  75 #define c6_IFAR         (c6_DFAR + 1)   /* Instruction Fault Address Register */
  76 #define c7_PAR          (PAR_EL1 * 2)   /* Physical Address Register */
  77 #define c7_PAR_high     (c7_PAR + 1)    /* PAR top 32 bits */
  78 #define c10_PRRR        (MAIR_EL1 * 2)  /* Primary Region Remap Register */
  79 #define c10_NMRR        (c10_PRRR + 1)  /* Normal Memory Remap Register */
  80 #define c12_VBAR        (VBAR_EL1 * 2)  /* Vector Base Address Register */
  81 #define c13_CID         (CONTEXTIDR_EL1 * 2)    /* Context ID Register */
  82 #define c13_TID_URW     (TPIDR_EL0 * 2) /* Thread ID, User R/W */
  83 #define c13_TID_URO     (TPIDRRO_EL0 * 2)/* Thread ID, User R/O */
  84 #define c13_TID_PRIV    (TPIDR_EL1 * 2) /* Thread ID, Privileged */
  85 #define c10_AMAIR0      (AMAIR_EL1 * 2) /* Aux Memory Attr Indirection Reg */
  86 #define c10_AMAIR1      (c10_AMAIR0 + 1)/* Aux Memory Attr Indirection Reg */
  87 #define c14_CNTKCTL     (CNTKCTL_EL1 * 2) /* Timer Control Register (PL1) */
  88
  89 #define cp14_DBGDSCRext (MDSCR_EL1 * 2)
  90 #define cp14_DBGBCR0    (DBGBCR0_EL1 * 2)
  91 #define cp14_DBGBVR0    (DBGBVR0_EL1 * 2)
  92 #define cp14_DBGBXVR0   (cp14_DBGBVR0 + 1)
  93 #define cp14_DBGWCR0    (DBGWCR0_EL1 * 2)
  94 #define cp14_DBGWVR0    (DBGWVR0_EL1 * 2)
  95 #define cp14_DBGDCCINT  (MDCCINT_EL1 * 2)
  96
  97 #define NR_COPRO_REGS   (NR_SYS_REGS * 2)
  98
  99 #define ARM_EXCEPTION_IRQ         0
 100 #define ARM_EXCEPTION_TRAP        1
 101
 102 #define KVM_ARM64_DEBUG_DIRTY_SHIFT     0
 103 #define KVM_ARM64_DEBUG_DIRTY           (1 << KVM_ARM64_DEBUG_DIRTY_SHIFT)
 104
 105 #ifndef __ASSEMBLY__
 106 struct kvm;
 107 struct kvm_vcpu;
 108
 109 extern char __kvm_hyp_init[];
 110 extern char __kvm_hyp_init_end[];
 111
 112 extern char __kvm_hyp_vector[];
 113
 114 #define __kvm_hyp_code_start    __hyp_text_start
 115 #define __kvm_hyp_code_end      __hyp_text_end
 116
 117 extern void __kvm_flush_vm_context(void);
 118 extern void __kvm_tlb_flush_vmid_ipa(struct kvm *kvm, phys_addr_t ipa);
 119 extern void __kvm_tlb_flush_vmid(struct kvm *kvm);
 120
 121 extern int __kvm_vcpu_run(struct kvm_vcpu *vcpu);
 122
 123 extern u64 __vgic_v3_get_ich_vtr_el2(void);
 124
 125 extern u32 __kvm_get_mdcr_el2(void);
 126
 127 #endif
 128
 129 #endif /* __ARM_KVM_ASM_H__ */