arch/mips/lantiq/xway/clk.c

   1 /*
   2  *  This program is free software; you can redistribute it and/or modify it
   3  *  under the terms of the GNU General Public License version 2 as published
   4  *  by the Free Software Foundation.
   5  *
   6  *  Copyright (C) 2010 John Crispin <blogic@openwrt.org>
   7  *  Copyright (C) 2013-2015 Lantiq Beteiligungs-GmbH & Co.KG
   8  */
   9
  10 #include <linux/io.h>
  11 #include <linux/export.h>
  12 #include <linux/clk.h>
  13
  14 #include <asm/time.h>
  15 #include <asm/irq.h>
  16 #include <asm/div64.h>
  17
  18 #include <lantiq_soc.h>
  19
  20 #include "../clk.h"
  21
  22 static unsigned int ram_clocks[] = {
  23         CLOCK_167M, CLOCK_133M, CLOCK_111M, CLOCK_83M };
  24 #define DDR_HZ ram_clocks[ltq_cgu_r32(CGU_SYS) & 0x3]
  25
  26 /* legacy xway clock */
  27 #define CGU_SYS                 0x10
  28
  29 /* vr9, ar10/grx390 clock */
  30 #define CGU_SYS_XRX             0x0c
  31 #define CGU_IF_CLK_AR10         0x24
  32
  33 unsigned long ltq_danube_fpi_hz(void)
  34 {
  35         unsigned long ddr_clock = DDR_HZ;
  36
  37         if (ltq_cgu_r32(CGU_SYS) & 0x40)
  38                 return ddr_clock >> 1;
  39         return ddr_clock;
  40 }
  41
  42 unsigned long ltq_danube_cpu_hz(void)
  43 {
  44         switch (ltq_cgu_r32(CGU_SYS) & 0xc) {
  45         case 0:
  46                 return CLOCK_333M;
  47         case 4:
  48                 return DDR_HZ;
  49         case 8:
  50                 return DDR_HZ << 1;
  51         default:
  52                 return DDR_HZ >> 1;
  53         }
  54 }
  55
  56 unsigned long ltq_danube_pp32_hz(void)
  57 {
  58         unsigned int clksys = (ltq_cgu_r32(CGU_SYS) >> 7) & 3;
  59         unsigned long clk;
  60
  61         switch (clksys) {
  62         case 1:
  63                 clk = CLOCK_240M;
  64                 break;
  65         case 2:
  66                 clk = CLOCK_222M;
  67                 break;
  68         case 3:
  69                 clk = CLOCK_133M;
  70                 break;
  71         default:
  72                 clk = CLOCK_266M;
  73                 break;
  74         }
  75
  76         return clk;
  77 }
  78
  79 unsigned long ltq_ar9_sys_hz(void)
  80 {
  81         if (((ltq_cgu_r32(CGU_SYS) >> 3) & 0x3) == 0x2)
  82                 return CLOCK_393M;
  83         return CLOCK_333M;
  84 }
  85
  86 unsigned long ltq_ar9_fpi_hz(void)
  87 {
  88         unsigned long sys = ltq_ar9_sys_hz();
  89
  90         if (ltq_cgu_r32(CGU_SYS) & BIT(0))
  91                 return sys;
  92         return sys >> 1;
  93 }
  94
  95 unsigned long ltq_ar9_cpu_hz(void)
  96 {
  97         if (ltq_cgu_r32(CGU_SYS) & BIT(2))
  98                 return ltq_ar9_fpi_hz();
  99         else
 100                 return ltq_ar9_sys_hz();
 101 }
 102
 103 unsigned long ltq_vr9_cpu_hz(void)
 104 {
 105         unsigned int cpu_sel;
 106         unsigned long clk;
 107
 108         cpu_sel = (ltq_cgu_r32(CGU_SYS_XRX) >> 4) & 0xf;
 109
 110         switch (cpu_sel) {
 111         case 0:
 112                 clk = CLOCK_600M;
 113                 break;
 114         case 1:
 115                 clk = CLOCK_500M;
 116                 break;
 117         case 2:
 118                 clk = CLOCK_393M;
 119                 break;
 120         case 3:
 121                 clk = CLOCK_333M;
 122                 break;
 123         case 5:
 124         case 6:
 125                 clk = CLOCK_196_608M;
 126                 break;
 127         case 7:
 128                 clk = CLOCK_167M;
 129                 break;
 130         case 4:
 131         case 8:
 132         case 9:
 133                 clk = CLOCK_125M;
 134                 break;
 135         default:
 136                 clk = 0;
 137                 break;
 138         }
 139
 140         return clk;
 141 }
 142
 143 unsigned long ltq_vr9_fpi_hz(void)
 144 {
 145         unsigned int ocp_sel, cpu_clk;
 146         unsigned long clk;
 147
 148         cpu_clk = ltq_vr9_cpu_hz();
 149         ocp_sel = ltq_cgu_r32(CGU_SYS_XRX) & 0x3;
 150
 151         switch (ocp_sel) {
 152         case 0:
 153                 /* OCP ratio 1 */
 154                 clk = cpu_clk;
 155                 break;
 156         case 2:
 157                 /* OCP ratio 2 */
 158                 clk = cpu_clk / 2;
 159                 break;
 160         case 3:
 161                 /* OCP ratio 2.5 */
 162                 clk = (cpu_clk * 2) / 5;
 163                 break;
 164         case 4:
 165                 /* OCP ratio 3 */
 166                 clk = cpu_clk / 3;
 167                 break;
 168         default:
 169                 clk = 0;
 170                 break;
 171         }
 172
 173         return clk;
 174 }
 175
 176 unsigned long ltq_vr9_pp32_hz(void)
 177 {
 178         unsigned int clksys = (ltq_cgu_r32(CGU_SYS) >> 16) & 0x7;
 179         unsigned long clk;
 180
 181         switch (clksys) {
 182         case 0:
 183                 clk = CLOCK_500M;
 184                 break;
 185         case 1:
 186                 clk = CLOCK_432M;
 187                 break;
 188         case 2:
 189                 clk = CLOCK_288M;
 190                 break;
 191         default:
 192                 clk = CLOCK_500M;
 193                 break;
 194         }
 195
 196         return clk;
 197 }
 198
 199 unsigned long ltq_ar10_cpu_hz(void)
 200 {
 201         unsigned int clksys;
 202         int cpu_fs = (ltq_cgu_r32(CGU_SYS_XRX) >> 8) & 0x1;
 203         int freq_div = (ltq_cgu_r32(CGU_SYS_XRX) >> 4) & 0x7;
 204
 205         switch (cpu_fs) {
 206         case 0:
 207                 clksys = CLOCK_500M;
 208                 break;
 209         case 1:
 210                 clksys = CLOCK_600M;
 211                 break;
 212         default:
 213                 clksys = CLOCK_500M;
 214                 break;
 215         }
 216
 217         switch (freq_div) {
 218         case 0:
 219                 return clksys;
 220         case 1:
 221                 return clksys >> 1;
 222         case 2:
 223                 return clksys >> 2;
 224         default:
 225                 return clksys;
 226         }
 227 }
 228
 229 unsigned long ltq_ar10_fpi_hz(void)
 230 {
 231         int freq_fpi = (ltq_cgu_r32(CGU_IF_CLK_AR10) >> 25) & 0xf;
 232
 233         switch (freq_fpi) {
 234         case 1:
 235                 return CLOCK_300M;
 236         case 5:
 237                 return CLOCK_250M;
 238         case 2:
 239                 return CLOCK_150M;
 240         case 6:
 241                 return CLOCK_125M;
 242
 243         default:
 244                 return CLOCK_125M;
 245         }
 246 }
 247
 248 unsigned long ltq_ar10_pp32_hz(void)
 249 {
 250         unsigned int clksys = (ltq_cgu_r32(CGU_SYS) >> 16) & 0x7;
 251         unsigned long clk;
 252
 253         switch (clksys) {
 254         case 1:
 255                 clk = CLOCK_250M;
 256                 break;
 257         case 4:
 258                 clk = CLOCK_400M;
 259                 break;
 260         default:
 261                 clk = CLOCK_250M;
 262                 break;
 263         }
 264
 265         return clk;
 266 }
 267
 268 unsigned long ltq_grx390_cpu_hz(void)
 269 {
 270         unsigned int clksys;
 271         int cpu_fs = ((ltq_cgu_r32(CGU_SYS_XRX) >> 9) & 0x3);
 272         int freq_div = ((ltq_cgu_r32(CGU_SYS_XRX) >> 4) & 0x7);
 273
 274         switch (cpu_fs) {
 275         case 0:
 276                 clksys = CLOCK_600M;
 277                 break;
 278         case 1:
 279                 clksys = CLOCK_666M;
 280                 break;
 281         case 2:
 282                 clksys = CLOCK_720M;
 283                 break;
 284         default:
 285                 clksys = CLOCK_600M;
 286                 break;
 287         }
 288
 289         switch (freq_div) {
 290         case 0:
 291                 return clksys;
 292         case 1:
 293                 return clksys >> 1;
 294         case 2:
 295                 return clksys >> 2;
 296         default:
 297                 return clksys;
 298         }
 299 }
 300
 301 unsigned long ltq_grx390_fpi_hz(void)
 302 {
 303         /* fpi clock is derived from ddr_clk */
 304         unsigned int clksys;
 305         int cpu_fs = ((ltq_cgu_r32(CGU_SYS_XRX) >> 9) & 0x3);
 306         int freq_div = ((ltq_cgu_r32(CGU_SYS_XRX)) & 0x7);
 307         switch (cpu_fs) {
 308         case 0:
 309                 clksys = CLOCK_600M;
 310                 break;
 311         case 1:
 312                 clksys = CLOCK_666M;
 313                 break;
 314         case 2:
 315                 clksys = CLOCK_720M;
 316                 break;
 317         default:
 318                 clksys = CLOCK_600M;
 319                 break;
 320         }
 321
 322         switch (freq_div) {
 323         case 1:
 324                 return clksys >> 1;
 325         case 2:
 326                 return clksys >> 2;
 327         default:
 328                 return clksys >> 1;
 329         }
 330 }
 331
 332 unsigned long ltq_grx390_pp32_hz(void)
 333 {
 334         unsigned int clksys = (ltq_cgu_r32(CGU_SYS) >> 16) & 0x7;
 335         unsigned long clk;
 336
 337         switch (clksys) {
 338         case 1:
 339                 clk = CLOCK_250M;
 340                 break;
 341         case 2:
 342                 clk = CLOCK_432M;
 343                 break;
 344         case 4:
 345                 clk = CLOCK_400M;
 346                 break;
 347         default:
 348                 clk = CLOCK_250M;
 349                 break;
 350         }
 351         return clk;
 352 }