arch/powerpc/kernel/pci_64.c

   1 /*
   2  * Port for PPC64 David Engebretsen, IBM Corp.
   3  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   4  *
   5  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   6  *   Rework, based on alpha PCI code.
   7  *
   8  *      This program is free software; you can redistribute it and/or
   9  *      modify it under the terms of the GNU General Public License
  10  *      as published by the Free Software Foundation; either version
  11  *      2 of the License, or (at your option) any later version.
  12  */
  13
  14 #undef DEBUG
  15
  16 #include <linux/kernel.h>
  17 #include <linux/pci.h>
  18 #include <linux/string.h>
  19 #include <linux/init.h>
  20 #include <linux/bootmem.h>
  21 #include <linux/mm.h>
  22 #include <linux/list.h>
  23 #include <linux/syscalls.h>
  24 #include <linux/irq.h>
  25
  26 #include <asm/processor.h>
  27 #include <asm/io.h>
  28 #include <asm/prom.h>
  29 #include <asm/pci-bridge.h>
  30 #include <asm/byteorder.h>
  31 #include <asm/machdep.h>
  32 #include <asm/ppc-pci.h>
  33 #include <asm/firmware.h>
  34
  35 #ifdef DEBUG
  36 #include <asm/udbg.h>
  37 #define DBG(fmt...) printk(fmt)
  38 #else
  39 #define DBG(fmt...)
  40 #endif
  41
  42 unsigned long pci_probe_only = 1;
  43 int pci_assign_all_buses = 0;
  44
  45 #ifdef CONFIG_PPC_MULTIPLATFORM
  46 static void fixup_resource(struct resource *res, struct pci_dev *dev);
  47 static void do_bus_setup(struct pci_bus *bus);
  48 static void phbs_remap_io(void);
  49 #endif
  50
  51 /* pci_io_base -- the base address from which io bars are offsets.
  52  * This is the lowest I/O base address (so bar values are always positive),
  53  * and it *must* be the start of ISA space if an ISA bus exists because
  54  * ISA drivers use hard coded offsets.  If no ISA bus exists a dummy
  55  * page is mapped and isa_io_limit prevents access to it.
  56  */
  57 unsigned long isa_io_base;      /* NULL if no ISA bus */
  58 EXPORT_SYMBOL(isa_io_base);
  59 unsigned long pci_io_base;
  60 EXPORT_SYMBOL(pci_io_base);
  61
  62 void iSeries_pcibios_init(void);
  63
  64 LIST_HEAD(hose_list);
  65
  66 struct dma_mapping_ops pci_dma_ops;
  67 EXPORT_SYMBOL(pci_dma_ops);
  68
  69 int global_phb_number;          /* Global phb counter */
  70
  71 /* Cached ISA bridge dev. */
  72 struct pci_dev *ppc64_isabridge_dev = NULL;
  73 EXPORT_SYMBOL_GPL(ppc64_isabridge_dev);
  74
  75 static void fixup_broken_pcnet32(struct pci_dev* dev)
  76 {
  77         if ((dev->class>>8 == PCI_CLASS_NETWORK_ETHERNET)) {
  78                 dev->vendor = PCI_VENDOR_ID_AMD;
  79                 pci_write_config_word(dev, PCI_VENDOR_ID, PCI_VENDOR_ID_AMD);
  80         }
  81 }
  82 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TRIDENT, PCI_ANY_ID, fixup_broken_pcnet32);
  83
  84 void  pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
  85                               struct resource *res)
  86 {
  87         unsigned long offset = 0;
  88         struct pci_controller *hose = pci_bus_to_host(dev->bus);
  89
  90         if (!hose)
  91                 return;
  92
  93         if (res->flags & IORESOURCE_IO)
  94                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
  95
  96         if (res->flags & IORESOURCE_MEM)
  97                 offset = hose->pci_mem_offset;
  98
  99         region->start = res->start - offset;
 100         region->end = res->end - offset;
 101 }
 102
 103 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 104                               struct pci_bus_region *region)
 105 {
 106         unsigned long offset = 0;
 107         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 108
 109         if (!hose)
 110                 return;
 111
 112         if (res->flags & IORESOURCE_IO)
 113                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
 114
 115         if (res->flags & IORESOURCE_MEM)
 116                 offset = hose->pci_mem_offset;
 117
 118         res->start = region->start + offset;
 119         res->end = region->end + offset;
 120 }
 121
 122 #ifdef CONFIG_HOTPLUG
 123 EXPORT_SYMBOL(pcibios_resource_to_bus);
 124 EXPORT_SYMBOL(pcibios_bus_to_resource);
 125 #endif
 126
 127 /*
 128  * We need to avoid collisions with `mirrored' VGA ports
 129  * and other strange ISA hardware, so we always want the
 130  * addresses to be allocated in the 0x000-0x0ff region
 131  * modulo 0x400.
 132  *
 133  * Why? Because some silly external IO cards only decode
 134  * the low 10 bits of the IO address. The 0x00-0xff region
 135  * is reserved for motherboard devices that decode all 16
 136  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 137  * but we want to try to avoid allocating at 0x2900-0x2bff
 138  * which might have be mirrored at 0x0100-0x03ff..
 139  */
 140 void pcibios_align_resource(void *data, struct resource *res,
 141                             resource_size_t size, resource_size_t align)
 142 {
 143         struct pci_dev *dev = data;
 144         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 145         resource_size_t start = res->start;
 146         unsigned long alignto;
 147
 148         if (res->flags & IORESOURCE_IO) {
 149                 unsigned long offset = (unsigned long)hose->io_base_virt -
 150                                         pci_io_base;
 151                 /* Make sure we start at our min on all hoses */
 152                 if (start - offset < PCIBIOS_MIN_IO)
 153                         start = PCIBIOS_MIN_IO + offset;
 154
 155                 /*
 156                  * Put everything into 0x00-0xff region modulo 0x400
 157                  */
 158                 if (start & 0x300)
 159                         start = (start + 0x3ff) & ~0x3ff;
 160
 161         } else if (res->flags & IORESOURCE_MEM) {
 162                 /* Make sure we start at our min on all hoses */
 163                 if (start - hose->pci_mem_offset < PCIBIOS_MIN_MEM)
 164                         start = PCIBIOS_MIN_MEM + hose->pci_mem_offset;
 165
 166                 /* Align to multiple of size of minimum base.  */
 167                 alignto = max(0x1000UL, align);
 168                 start = ALIGN(start, alignto);
 169         }
 170
 171         res->start = start;
 172 }
 173
 174 static DEFINE_SPINLOCK(hose_spinlock);
 175
 176 /*
 177  * pci_controller(phb) initialized common variables.
 178  */
 179 static void __devinit pci_setup_pci_controller(struct pci_controller *hose)
 180 {
 181         memset(hose, 0, sizeof(struct pci_controller));
 182
 183         spin_lock(&hose_spinlock);
 184         hose->global_number = global_phb_number++;
 185         list_add_tail(&hose->list_node, &hose_list);
 186         spin_unlock(&hose_spinlock);
 187 }
 188
 189 struct pci_controller * pcibios_alloc_controller(struct device_node *dev)
 190 {
 191         struct pci_controller *phb;
 192
 193         if (mem_init_done)
 194                 phb = kmalloc(sizeof(struct pci_controller), GFP_KERNEL);
 195         else
 196                 phb = alloc_bootmem(sizeof (struct pci_controller));
 197         if (phb == NULL)
 198                 return NULL;
 199         pci_setup_pci_controller(phb);
 200         phb->arch_data = dev;
 201         phb->is_dynamic = mem_init_done;
 202         if (dev)
 203                 PHB_SET_NODE(phb, of_node_to_nid(dev));
 204         return phb;
 205 }
 206
 207 void pcibios_free_controller(struct pci_controller *phb)
 208 {
 209         if (phb->is_dynamic)
 210                 kfree(phb);
 211 }
 212
 213 void __devinit pcibios_claim_one_bus(struct pci_bus *b)
 214 {
 215         struct pci_dev *dev;
 216         struct pci_bus *child_bus;
 217
 218         list_for_each_entry(dev, &b->devices, bus_list) {
 219                 int i;
 220
 221                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 222                         struct resource *r = &dev->resource[i];
 223
 224                         if (r->parent || !r->start || !r->flags)
 225                                 continue;
 226                         pci_claim_resource(dev, i);
 227                 }
 228         }
 229
 230         list_for_each_entry(child_bus, &b->children, node)
 231                 pcibios_claim_one_bus(child_bus);
 232 }
 233 #ifdef CONFIG_HOTPLUG
 234 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
 235 #endif
 236
 237 static void __init pcibios_claim_of_setup(void)
 238 {
 239         struct pci_bus *b;
 240
 241         if (firmware_has_feature(FW_FEATURE_ISERIES))
 242                 return;
 243
 244         list_for_each_entry(b, &pci_root_buses, node)
 245                 pcibios_claim_one_bus(b);
 246 }
 247
 248 #ifdef CONFIG_PPC_MULTIPLATFORM
 249 static u32 get_int_prop(struct device_node *np, const char *name, u32 def)
 250 {
 251         const u32 *prop;
 252         int len;
 253
 254         prop = get_property(np, name, &len);
 255         if (prop && len >= 4)
 256                 return *prop;
 257         return def;
 258 }
 259
 260 static unsigned int pci_parse_of_flags(u32 addr0)
 261 {
 262         unsigned int flags = 0;
 263
 264         if (addr0 & 0x02000000) {
 265                 flags = IORESOURCE_MEM | PCI_BASE_ADDRESS_SPACE_MEMORY;
 266                 flags |= (addr0 >> 22) & PCI_BASE_ADDRESS_MEM_TYPE_64;
 267                 flags |= (addr0 >> 28) & PCI_BASE_ADDRESS_MEM_TYPE_1M;
 268                 if (addr0 & 0x40000000)
 269                         flags |= IORESOURCE_PREFETCH
 270                                  | PCI_BASE_ADDRESS_MEM_PREFETCH;
 271         } else if (addr0 & 0x01000000)
 272                 flags = IORESOURCE_IO | PCI_BASE_ADDRESS_SPACE_IO;
 273         return flags;
 274 }
 275
 276 #define GET_64BIT(prop, i)      ((((u64) (prop)[(i)]) << 32) | (prop)[(i)+1])
 277
 278 static void pci_parse_of_addrs(struct device_node *node, struct pci_dev *dev)
 279 {
 280         u64 base, size;
 281         unsigned int flags;
 282         struct resource *res;
 283         const u32 *addrs;
 284         u32 i;
 285         int proplen;
 286
 287         addrs = get_property(node, "assigned-addresses", &proplen);
 288         if (!addrs)
 289                 return;
 290         DBG("    parse addresses (%d bytes) @ %p\n", proplen, addrs);
 291         for (; proplen >= 20; proplen -= 20, addrs += 5) {
 292                 flags = pci_parse_of_flags(addrs[0]);
 293                 if (!flags)
 294                         continue;
 295                 base = GET_64BIT(addrs, 1);
 296                 size = GET_64BIT(addrs, 3);
 297                 if (!size)
 298                         continue;
 299                 i = addrs[0] & 0xff;
 300                 DBG("  base: %llx, size: %llx, i: %x\n",
 301                     (unsigned long long)base, (unsigned long long)size, i);
 302
 303                 if (PCI_BASE_ADDRESS_0 <= i && i <= PCI_BASE_ADDRESS_5) {
 304                         res = &dev->resource[(i - PCI_BASE_ADDRESS_0) >> 2];
 305                 } else if (i == dev->rom_base_reg) {
 306                         res = &dev->resource[PCI_ROM_RESOURCE];
 307                         flags |= IORESOURCE_READONLY | IORESOURCE_CACHEABLE;
 308                 } else {
 309                         printk(KERN_ERR "PCI: bad cfg reg num 0x%x\n", i);
 310                         continue;
 311                 }
 312                 res->start = base;
 313                 res->end = base + size - 1;
 314                 res->flags = flags;
 315                 res->name = pci_name(dev);
 316                 fixup_resource(res, dev);
 317         }
 318 }
 319
 320 struct pci_dev *of_create_pci_dev(struct device_node *node,
 321                                  struct pci_bus *bus, int devfn)
 322 {
 323         struct pci_dev *dev;
 324         const char *type;
 325
 326         dev = kmalloc(sizeof(struct pci_dev), GFP_KERNEL);
 327         if (!dev)
 328                 return NULL;
 329         type = get_property(node, "device_type", NULL);
 330         if (type == NULL)
 331                 type = "";
 332
 333         DBG("    create device, devfn: %x, type: %s\n", devfn, type);
 334
 335         memset(dev, 0, sizeof(struct pci_dev));
 336         dev->bus = bus;
 337         dev->sysdata = node;
 338         dev->dev.parent = bus->bridge;
 339         dev->dev.bus = &pci_bus_type;
 340         dev->devfn = devfn;
 341         dev->multifunction = 0;         /* maybe a lie? */
 342
 343         dev->vendor = get_int_prop(node, "vendor-id", 0xffff);
 344         dev->device = get_int_prop(node, "device-id", 0xffff);
 345         dev->subsystem_vendor = get_int_prop(node, "subsystem-vendor-id", 0);
 346         dev->subsystem_device = get_int_prop(node, "subsystem-id", 0);
 347
 348         dev->cfg_size = pci_cfg_space_size(dev);
 349
 350         sprintf(pci_name(dev), "%04x:%02x:%02x.%d", pci_domain_nr(bus),
 351                 dev->bus->number, PCI_SLOT(devfn), PCI_FUNC(devfn));
 352         dev->class = get_int_prop(node, "class-code", 0);
 353
 354         DBG("    class: 0x%x\n", dev->class);
 355
 356         dev->current_state = 4;         /* unknown power state */
 357
 358         if (!strcmp(type, "pci") || !strcmp(type, "pciex")) {
 359                 /* a PCI-PCI bridge */
 360                 dev->hdr_type = PCI_HEADER_TYPE_BRIDGE;
 361                 dev->rom_base_reg = PCI_ROM_ADDRESS1;
 362         } else if (!strcmp(type, "cardbus")) {
 363                 dev->hdr_type = PCI_HEADER_TYPE_CARDBUS;
 364         } else {
 365                 dev->hdr_type = PCI_HEADER_TYPE_NORMAL;
 366                 dev->rom_base_reg = PCI_ROM_ADDRESS;
 367                 /* Maybe do a default OF mapping here */
 368                 dev->irq = NO_IRQ;
 369         }
 370
 371         pci_parse_of_addrs(node, dev);
 372
 373         DBG("    adding to system ...\n");
 374
 375         pci_device_add(dev, bus);
 376
 377         /* XXX pci_scan_msi_device(dev); */
 378
 379         return dev;
 380 }
 381 EXPORT_SYMBOL(of_create_pci_dev);
 382
 383 void __devinit of_scan_bus(struct device_node *node,
 384                                   struct pci_bus *bus)
 385 {
 386         struct device_node *child = NULL;
 387         const u32 *reg;
 388         int reglen, devfn;
 389         struct pci_dev *dev;
 390
 391         DBG("of_scan_bus(%s) bus no %d... \n", node->full_name, bus->number);
 392
 393         while ((child = of_get_next_child(node, child)) != NULL) {
 394                 DBG("  * %s\n", child->full_name);
 395                 reg = get_property(child, "reg", &reglen);
 396                 if (reg == NULL || reglen < 20)
 397                         continue;
 398                 devfn = (reg[0] >> 8) & 0xff;
 399
 400                 /* create a new pci_dev for this device */
 401                 dev = of_create_pci_dev(child, bus, devfn);
 402                 if (!dev)
 403                         continue;
 404                 DBG("dev header type: %x\n", dev->hdr_type);
 405
 406                 if (dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 407                     dev->hdr_type == PCI_HEADER_TYPE_CARDBUS)
 408                         of_scan_pci_bridge(child, dev);
 409         }
 410
 411         do_bus_setup(bus);
 412 }
 413 EXPORT_SYMBOL(of_scan_bus);
 414
 415 void __devinit of_scan_pci_bridge(struct device_node *node,
 416                                 struct pci_dev *dev)
 417 {
 418         struct pci_bus *bus;
 419         const u32 *busrange, *ranges;
 420         int len, i, mode;
 421         struct resource *res;
 422         unsigned int flags;
 423         u64 size;
 424
 425         DBG("of_scan_pci_bridge(%s)\n", node->full_name);
 426
 427         /* parse bus-range property */
 428         busrange = get_property(node, "bus-range", &len);
 429         if (busrange == NULL || len != 8) {
 430                 printk(KERN_DEBUG "Can't get bus-range for PCI-PCI bridge %s\n",
 431                        node->full_name);
 432                 return;
 433         }
 434         ranges = get_property(node, "ranges", &len);
 435         if (ranges == NULL) {
 436                 printk(KERN_DEBUG "Can't get ranges for PCI-PCI bridge %s\n",
 437                        node->full_name);
 438                 return;
 439         }
 440
 441         bus = pci_add_new_bus(dev->bus, dev, busrange[0]);
 442         if (!bus) {
 443                 printk(KERN_ERR "Failed to create pci bus for %s\n",
 444                        node->full_name);
 445                 return;
 446         }
 447
 448         bus->primary = dev->bus->number;
 449         bus->subordinate = busrange[1];
 450         bus->bridge_ctl = 0;
 451         bus->sysdata = node;
 452
 453         /* parse ranges property */
 454         /* PCI #address-cells == 3 and #size-cells == 2 always */
 455         res = &dev->resource[PCI_BRIDGE_RESOURCES];
 456         for (i = 0; i < PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES; ++i) {
 457                 res->flags = 0;
 458                 bus->resource[i] = res;
 459                 ++res;
 460         }
 461         i = 1;
 462         for (; len >= 32; len -= 32, ranges += 8) {
 463                 flags = pci_parse_of_flags(ranges[0]);
 464                 size = GET_64BIT(ranges, 6);
 465                 if (flags == 0 || size == 0)
 466                         continue;
 467                 if (flags & IORESOURCE_IO) {
 468                         res = bus->resource[0];
 469                         if (res->flags) {
 470                                 printk(KERN_ERR "PCI: ignoring extra I/O range"
 471                                        " for bridge %s\n", node->full_name);
 472                                 continue;
 473                         }
 474                 } else {
 475                         if (i >= PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES) {
 476                                 printk(KERN_ERR "PCI: too many memory ranges"
 477                                        " for bridge %s\n", node->full_name);
 478                                 continue;
 479                         }
 480                         res = bus->resource[i];
 481                         ++i;
 482                 }
 483                 res->start = GET_64BIT(ranges, 1);
 484                 res->end = res->start + size - 1;
 485                 res->flags = flags;
 486                 fixup_resource(res, dev);
 487         }
 488         sprintf(bus->name, "PCI Bus %04x:%02x", pci_domain_nr(bus),
 489                 bus->number);
 490         DBG("    bus name: %s\n", bus->name);
 491
 492         mode = PCI_PROBE_NORMAL;
 493         if (ppc_md.pci_probe_mode)
 494                 mode = ppc_md.pci_probe_mode(bus);
 495         DBG("    probe mode: %d\n", mode);
 496
 497         if (mode == PCI_PROBE_DEVTREE)
 498                 of_scan_bus(node, bus);
 499         else if (mode == PCI_PROBE_NORMAL)
 500                 pci_scan_child_bus(bus);
 501 }
 502 EXPORT_SYMBOL(of_scan_pci_bridge);
 503 #endif /* CONFIG_PPC_MULTIPLATFORM */
 504
 505 void __devinit scan_phb(struct pci_controller *hose)
 506 {
 507         struct pci_bus *bus;
 508         struct device_node *node = hose->arch_data;
 509         int i, mode;
 510         struct resource *res;
 511
 512         DBG("Scanning PHB %s\n", node ? node->full_name : "<NO NAME>");
 513
 514         bus = pci_create_bus(NULL, hose->first_busno, hose->ops, node);
 515         if (bus == NULL) {
 516                 printk(KERN_ERR "Failed to create bus for PCI domain %04x\n",
 517                        hose->global_number);
 518                 return;
 519         }
 520         bus->secondary = hose->first_busno;
 521         hose->bus = bus;
 522
 523         bus->resource[0] = res = &hose->io_resource;
 524         if (res->flags && request_resource(&ioport_resource, res))
 525                 printk(KERN_ERR "Failed to request PCI IO region "
 526                        "on PCI domain %04x\n", hose->global_number);
 527
 528         for (i = 0; i < 3; ++i) {
 529                 res = &hose->mem_resources[i];
 530                 bus->resource[i+1] = res;
 531                 if (res->flags && request_resource(&iomem_resource, res))
 532                         printk(KERN_ERR "Failed to request PCI memory region "
 533                                "on PCI domain %04x\n", hose->global_number);
 534         }
 535
 536         mode = PCI_PROBE_NORMAL;
 537 #ifdef CONFIG_PPC_MULTIPLATFORM
 538         if (node && ppc_md.pci_probe_mode)
 539                 mode = ppc_md.pci_probe_mode(bus);
 540         DBG("    probe mode: %d\n", mode);
 541         if (mode == PCI_PROBE_DEVTREE) {
 542                 bus->subordinate = hose->last_busno;
 543                 of_scan_bus(node, bus);
 544         }
 545 #endif /* CONFIG_PPC_MULTIPLATFORM */
 546         if (mode == PCI_PROBE_NORMAL)
 547                 hose->last_busno = bus->subordinate = pci_scan_child_bus(bus);
 548 }
 549
 550 static int __init pcibios_init(void)
 551 {
 552         struct pci_controller *hose, *tmp;
 553
 554         /* For now, override phys_mem_access_prot. If we need it,
 555          * later, we may move that initialization to each ppc_md
 556          */
 557         ppc_md.phys_mem_access_prot = pci_phys_mem_access_prot;
 558
 559         if (firmware_has_feature(FW_FEATURE_ISERIES))
 560                 iSeries_pcibios_init();
 561
 562         printk(KERN_DEBUG "PCI: Probing PCI hardware\n");
 563
 564         /* Scan all of the recorded PCI controllers.  */
 565         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
 566                 scan_phb(hose);
 567                 pci_bus_add_devices(hose->bus);
 568         }
 569
 570         if (!firmware_has_feature(FW_FEATURE_ISERIES)) {
 571                 if (pci_probe_only)
 572                         pcibios_claim_of_setup();
 573                 else
 574                         /* FIXME: `else' will be removed when
 575                            pci_assign_unassigned_resources() is able to work
 576                            correctly with [partially] allocated PCI tree. */
 577                         pci_assign_unassigned_resources();
 578         }
 579
 580         /* Call machine dependent final fixup */
 581         if (ppc_md.pcibios_fixup)
 582                 ppc_md.pcibios_fixup();
 583
 584         /* Cache the location of the ISA bridge (if we have one) */
 585         ppc64_isabridge_dev = pci_get_class(PCI_CLASS_BRIDGE_ISA << 8, NULL);
 586         if (ppc64_isabridge_dev != NULL)
 587                 printk(KERN_DEBUG "ISA bridge at %s\n", pci_name(ppc64_isabridge_dev));
 588
 589 #ifdef CONFIG_PPC_MULTIPLATFORM
 590         if (!firmware_has_feature(FW_FEATURE_ISERIES))
 591                 /* map in PCI I/O space */
 592                 phbs_remap_io();
 593 #endif
 594
 595         printk(KERN_DEBUG "PCI: Probing PCI hardware done\n");
 596
 597         return 0;
 598 }
 599
 600 subsys_initcall(pcibios_init);
 601
 602 char __init *pcibios_setup(char *str)
 603 {
 604         return str;
 605 }
 606
 607 int pcibios_enable_device(struct pci_dev *dev, int mask)
 608 {
 609         u16 cmd, oldcmd;
 610         int i;
 611
 612         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 613         oldcmd = cmd;
 614
 615         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 616                 struct resource *res = &dev->resource[i];
 617
 618                 /* Only set up the requested stuff */
 619                 if (!(mask & (1<<i)))
 620                         continue;
 621
 622                 if (res->flags & IORESOURCE_IO)
 623                         cmd |= PCI_COMMAND_IO;
 624                 if (res->flags & IORESOURCE_MEM)
 625                         cmd |= PCI_COMMAND_MEMORY;
 626         }
 627
 628         if (cmd != oldcmd) {
 629                 printk(KERN_DEBUG "PCI: Enabling device: (%s), cmd %x\n",
 630                        pci_name(dev), cmd);
 631                 /* Enable the appropriate bits in the PCI command register.  */
 632                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 633         }
 634         return 0;
 635 }
 636
 637 /*
 638  * Return the domain number for this bus.
 639  */
 640 int pci_domain_nr(struct pci_bus *bus)
 641 {
 642         if (firmware_has_feature(FW_FEATURE_ISERIES))
 643                 return 0;
 644         else {
 645                 struct pci_controller *hose = pci_bus_to_host(bus);
 646
 647                 return hose->global_number;
 648         }
 649 }
 650
 651 EXPORT_SYMBOL(pci_domain_nr);
 652
 653 /* Decide whether to display the domain number in /proc */
 654 int pci_proc_domain(struct pci_bus *bus)
 655 {
 656         if (firmware_has_feature(FW_FEATURE_ISERIES))
 657                 return 0;
 658         else {
 659                 struct pci_controller *hose = pci_bus_to_host(bus);
 660                 return hose->buid;
 661         }
 662 }
 663
 664 /*
 665  * Platform support for /proc/bus/pci/X/Y mmap()s,
 666  * modelled on the sparc64 implementation by Dave Miller.
 667  *  -- paulus.
 668  */
 669
 670 /*
 671  * Adjust vm_pgoff of VMA such that it is the physical page offset
 672  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 673  *
 674  * Basically, the user finds the base address for his device which he wishes
 675  * to mmap.  They read the 32-bit value from the config space base register,
 676  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 677  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 678  *
 679  * Returns negative error code on failure, zero on success.
 680  */
 681 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 682                                                unsigned long *offset,
 683                                                enum pci_mmap_state mmap_state)
 684 {
 685         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 686         unsigned long io_offset = 0;
 687         int i, res_bit;
 688
 689         if (hose == 0)
 690                 return NULL;            /* should never happen */
 691
 692         /* If memory, add on the PCI bridge address offset */
 693         if (mmap_state == pci_mmap_mem) {
 694                 *offset += hose->pci_mem_offset;
 695                 res_bit = IORESOURCE_MEM;
 696         } else {
 697                 io_offset = (unsigned long)hose->io_base_virt - pci_io_base;
 698                 *offset += io_offset;
 699                 res_bit = IORESOURCE_IO;
 700         }
 701
 702         /*
 703          * Check that the offset requested corresponds to one of the
 704          * resources of the device.
 705          */
 706         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 707                 struct resource *rp = &dev->resource[i];
 708                 int flags = rp->flags;
 709
 710                 /* treat ROM as memory (should be already) */
 711                 if (i == PCI_ROM_RESOURCE)
 712                         flags |= IORESOURCE_MEM;
 713
 714                 /* Active and same type? */
 715                 if ((flags & res_bit) == 0)
 716                         continue;
 717
 718                 /* In the range of this resource? */
 719                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 720                         continue;
 721
 722                 /* found it! construct the final physical address */
 723                 if (mmap_state == pci_mmap_io)
 724                         *offset += hose->io_base_phys - io_offset;
 725                 return rp;
 726         }
 727
 728         return NULL;
 729 }
 730
 731 /*
 732  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
 733  * device mapping.
 734  */
 735 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
 736                                       pgprot_t protection,
 737                                       enum pci_mmap_state mmap_state,
 738                                       int write_combine)
 739 {
 740         unsigned long prot = pgprot_val(protection);
 741
 742         /* Write combine is always 0 on non-memory space mappings. On
 743          * memory space, if the user didn't pass 1, we check for a
 744          * "prefetchable" resource. This is a bit hackish, but we use
 745          * this to workaround the inability of /sysfs to provide a write
 746          * combine bit
 747          */
 748         if (mmap_state != pci_mmap_mem)
 749                 write_combine = 0;
 750         else if (write_combine == 0) {
 751                 if (rp->flags & IORESOURCE_PREFETCH)
 752                         write_combine = 1;
 753         }
 754
 755         /* XXX would be nice to have a way to ask for write-through */
 756         prot |= _PAGE_NO_CACHE;
 757         if (write_combine)
 758                 prot &= ~_PAGE_GUARDED;
 759         else
 760                 prot |= _PAGE_GUARDED;
 761
 762         printk(KERN_DEBUG "PCI map for %s:%lx, prot: %lx\n", pci_name(dev), rp->start,
 763                prot);
 764
 765         return __pgprot(prot);
 766 }
 767
 768 /*
 769  * This one is used by /dev/mem and fbdev who have no clue about the
 770  * PCI device, it tries to find the PCI device first and calls the
 771  * above routine
 772  */
 773 pgprot_t pci_phys_mem_access_prot(struct file *file,
 774                                   unsigned long pfn,
 775                                   unsigned long size,
 776                                   pgprot_t protection)
 777 {
 778         struct pci_dev *pdev = NULL;
 779         struct resource *found = NULL;
 780         unsigned long prot = pgprot_val(protection);
 781         unsigned long offset = pfn << PAGE_SHIFT;
 782         int i;
 783
 784         if (page_is_ram(pfn))
 785                 return __pgprot(prot);
 786
 787         prot |= _PAGE_NO_CACHE | _PAGE_GUARDED;
 788
 789         for_each_pci_dev(pdev) {
 790                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 791                         struct resource *rp = &pdev->resource[i];
 792                         int flags = rp->flags;
 793
 794                         /* Active and same type? */
 795                         if ((flags & IORESOURCE_MEM) == 0)
 796                                 continue;
 797                         /* In the range of this resource? */
 798                         if (offset < (rp->start & PAGE_MASK) ||
 799                             offset > rp->end)
 800                                 continue;
 801                         found = rp;
 802                         break;
 803                 }
 804                 if (found)
 805                         break;
 806         }
 807         if (found) {
 808                 if (found->flags & IORESOURCE_PREFETCH)
 809                         prot &= ~_PAGE_GUARDED;
 810                 pci_dev_put(pdev);
 811         }
 812
 813         DBG("non-PCI map for %lx, prot: %lx\n", offset, prot);
 814
 815         return __pgprot(prot);
 816 }
 817
 818
 819 /*
 820  * Perform the actual remap of the pages for a PCI device mapping, as
 821  * appropriate for this architecture.  The region in the process to map
 822  * is described by vm_start and vm_end members of VMA, the base physical
 823  * address is found in vm_pgoff.
 824  * The pci device structure is provided so that architectures may make mapping
 825  * decisions on a per-device or per-bus basis.
 826  *
 827  * Returns a negative error code on failure, zero on success.
 828  */
 829 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 830                         enum pci_mmap_state mmap_state, int write_combine)
 831 {
 832         unsigned long offset = vma->vm_pgoff << PAGE_SHIFT;
 833         struct resource *rp;
 834         int ret;
 835
 836         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 837         if (rp == NULL)
 838                 return -EINVAL;
 839
 840         vma->vm_pgoff = offset >> PAGE_SHIFT;
 841         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
 842                                                   vma->vm_page_prot,
 843                                                   mmap_state, write_combine);
 844
 845         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 846                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 847
 848         return ret;
 849 }
 850
 851 static ssize_t pci_show_devspec(struct device *dev,
 852                 struct device_attribute *attr, char *buf)
 853 {
 854         struct pci_dev *pdev;
 855         struct device_node *np;
 856
 857         pdev = to_pci_dev (dev);
 858         np = pci_device_to_OF_node(pdev);
 859         if (np == NULL || np->full_name == NULL)
 860                 return 0;
 861         return sprintf(buf, "%s", np->full_name);
 862 }
 863 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
 864
 865 void pcibios_add_platform_entries(struct pci_dev *pdev)
 866 {
 867         device_create_file(&pdev->dev, &dev_attr_devspec);
 868 }
 869
 870 #ifdef CONFIG_PPC_MULTIPLATFORM
 871
 872 #define ISA_SPACE_MASK 0x1
 873 #define ISA_SPACE_IO 0x1
 874
 875 static void __devinit pci_process_ISA_OF_ranges(struct device_node *isa_node,
 876                                       unsigned long phb_io_base_phys,
 877                                       void __iomem * phb_io_base_virt)
 878 {
 879         /* Remove these asap */
 880
 881         struct pci_address {
 882                 u32 a_hi;
 883                 u32 a_mid;
 884                 u32 a_lo;
 885         };
 886
 887         struct isa_address {
 888                 u32 a_hi;
 889                 u32 a_lo;
 890         };
 891
 892         struct isa_range {
 893                 struct isa_address isa_addr;
 894                 struct pci_address pci_addr;
 895                 unsigned int size;
 896         };
 897
 898         const struct isa_range *range;
 899         unsigned long pci_addr;
 900         unsigned int isa_addr;
 901         unsigned int size;
 902         int rlen = 0;
 903
 904         range = get_property(isa_node, "ranges", &rlen);
 905         if (range == NULL || (rlen < sizeof(struct isa_range))) {
 906                 printk(KERN_ERR "no ISA ranges or unexpected isa range size,"
 907                        "mapping 64k\n");
 908                 __ioremap_explicit(phb_io_base_phys,
 909                                    (unsigned long)phb_io_base_virt,
 910                                    0x10000, _PAGE_NO_CACHE | _PAGE_GUARDED);
 911                 return;
 912         }
 913
 914         /* From "ISA Binding to 1275"
 915          * The ranges property is laid out as an array of elements,
 916          * each of which comprises:
 917          *   cells 0 - 1:       an ISA address
 918          *   cells 2 - 4:       a PCI address
 919          *                      (size depending on dev->n_addr_cells)
 920          *   cell 5:            the size of the range
 921          */
 922         if ((range->isa_addr.a_hi && ISA_SPACE_MASK) == ISA_SPACE_IO) {
 923                 isa_addr = range->isa_addr.a_lo;
 924                 pci_addr = (unsigned long) range->pci_addr.a_mid << 32 |
 925                         range->pci_addr.a_lo;
 926
 927                 /* Assume these are both zero */
 928                 if ((pci_addr != 0) || (isa_addr != 0)) {
 929                         printk(KERN_ERR "unexpected isa to pci mapping: %s\n",
 930                                         __FUNCTION__);
 931                         return;
 932                 }
 933
 934                 size = PAGE_ALIGN(range->size);
 935
 936                 __ioremap_explicit(phb_io_base_phys,
 937                                    (unsigned long) phb_io_base_virt,
 938                                    size, _PAGE_NO_CACHE | _PAGE_GUARDED);
 939         }
 940 }
 941
 942 void __devinit pci_process_bridge_OF_ranges(struct pci_controller *hose,
 943                                             struct device_node *dev, int prim)
 944 {
 945         const unsigned int *ranges;
 946         unsigned int pci_space;
 947         unsigned long size;
 948         int rlen = 0;
 949         int memno = 0;
 950         struct resource *res;
 951         int np, na = prom_n_addr_cells(dev);
 952         unsigned long pci_addr, cpu_phys_addr;
 953
 954         np = na + 5;
 955
 956         /* From "PCI Binding to 1275"
 957          * The ranges property is laid out as an array of elements,
 958          * each of which comprises:
 959          *   cells 0 - 2:       a PCI address
 960          *   cells 3 or 3+4:    a CPU physical address
 961          *                      (size depending on dev->n_addr_cells)
 962          *   cells 4+5 or 5+6:  the size of the range
 963          */
 964         ranges = get_property(dev, "ranges", &rlen);
 965         if (ranges == NULL)
 966                 return;
 967         hose->io_base_phys = 0;
 968         while ((rlen -= np * sizeof(unsigned int)) >= 0) {
 969                 res = NULL;
 970                 pci_space = ranges[0];
 971                 pci_addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 972
 973                 cpu_phys_addr = ranges[3];
 974                 if (na >= 2)
 975                         cpu_phys_addr = (cpu_phys_addr << 32) | ranges[4];
 976
 977                 size = ((unsigned long)ranges[na+3] << 32) | ranges[na+4];
 978                 ranges += np;
 979                 if (size == 0)
 980                         continue;
 981
 982                 /* Now consume following elements while they are contiguous */
 983                 while (rlen >= np * sizeof(unsigned int)) {
 984                         unsigned long addr, phys;
 985
 986                         if (ranges[0] != pci_space)
 987                                 break;
 988                         addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 989                         phys = ranges[3];
 990                         if (na >= 2)
 991                                 phys = (phys << 32) | ranges[4];
 992                         if (addr != pci_addr + size ||
 993                             phys != cpu_phys_addr + size)
 994                                 break;
 995
 996                         size += ((unsigned long)ranges[na+3] << 32)
 997                                 | ranges[na+4];
 998                         ranges += np;
 999                         rlen -= np * sizeof(unsigned int);
1000                 }
1001
1002                 switch ((pci_space >> 24) & 0x3) {
1003                 case 1:         /* I/O space */
1004                         hose->io_base_phys = cpu_phys_addr;
1005                         hose->pci_io_size = size;
1006
1007                         res = &hose->io_resource;
1008                         res->flags = IORESOURCE_IO;
1009                         res->start = pci_addr;
1010                         DBG("phb%d: IO 0x%lx -> 0x%lx\n", hose->global_number,
1011                                     res->start, res->start + size - 1);
1012                         break;
1013                 case 2:         /* memory space */
1014                         memno = 0;
1015                         while (memno < 3 && hose->mem_resources[memno].flags)
1016                                 ++memno;
1017
1018                         if (memno == 0)
1019                                 hose->pci_mem_offset = cpu_phys_addr - pci_addr;
1020                         if (memno < 3) {
1021                                 res = &hose->mem_resources[memno];
1022                                 res->flags = IORESOURCE_MEM;
1023                                 res->start = cpu_phys_addr;
1024                                 DBG("phb%d: MEM 0x%lx -> 0x%lx\n", hose->global_number,
1025                                             res->start, res->start + size - 1);
1026                         }
1027                         break;
1028                 }
1029                 if (res != NULL) {
1030                         res->name = dev->full_name;
1031                         res->end = res->start + size - 1;
1032                         res->parent = NULL;
1033                         res->sibling = NULL;
1034                         res->child = NULL;
1035                 }
1036         }
1037 }
1038
1039 void __init pci_setup_phb_io(struct pci_controller *hose, int primary)
1040 {
1041         unsigned long size = hose->pci_io_size;
1042         unsigned long io_virt_offset;
1043         struct resource *res;
1044         struct device_node *isa_dn;
1045
1046         hose->io_base_virt = reserve_phb_iospace(size);
1047         DBG("phb%d io_base_phys 0x%lx io_base_virt 0x%lx\n",
1048                 hose->global_number, hose->io_base_phys,
1049                 (unsigned long) hose->io_base_virt);
1050
1051         if (primary) {
1052                 pci_io_base = (unsigned long)hose->io_base_virt;
1053                 isa_dn = of_find_node_by_type(NULL, "isa");
1054                 if (isa_dn) {
1055                         isa_io_base = pci_io_base;
1056                         pci_process_ISA_OF_ranges(isa_dn, hose->io_base_phys,
1057                                                 hose->io_base_virt);
1058                         of_node_put(isa_dn);
1059                 }
1060         }
1061
1062         io_virt_offset = (unsigned long)hose->io_base_virt - pci_io_base;
1063         res = &hose->io_resource;
1064         res->start += io_virt_offset;
1065         res->end += io_virt_offset;
1066 }
1067
1068 void __devinit pci_setup_phb_io_dynamic(struct pci_controller *hose,
1069                                         int primary)
1070 {
1071         unsigned long size = hose->pci_io_size;
1072         unsigned long io_virt_offset;
1073         struct resource *res;
1074
1075         hose->io_base_virt = __ioremap(hose->io_base_phys, size,
1076                                         _PAGE_NO_CACHE | _PAGE_GUARDED);
1077         DBG("phb%d io_base_phys 0x%lx io_base_virt 0x%lx\n",
1078                 hose->global_number, hose->io_base_phys,
1079                 (unsigned long) hose->io_base_virt);
1080
1081         if (primary)
1082                 pci_io_base = (unsigned long)hose->io_base_virt;
1083
1084         io_virt_offset = (unsigned long)hose->io_base_virt - pci_io_base;
1085         res = &hose->io_resource;
1086         res->start += io_virt_offset;
1087         res->end += io_virt_offset;
1088 }
1089
1090
1091 static int get_bus_io_range(struct pci_bus *bus, unsigned long *start_phys,
1092                                 unsigned long *start_virt, unsigned long *size)
1093 {
1094         struct pci_controller *hose = pci_bus_to_host(bus);
1095         struct pci_bus_region region;
1096         struct resource *res;
1097
1098         if (bus->self) {
1099                 res = bus->resource[0];
1100                 pcibios_resource_to_bus(bus->self, &region, res);
1101                 *start_phys = hose->io_base_phys + region.start;
1102                 *start_virt = (unsigned long) hose->io_base_virt +
1103                                 region.start;
1104                 if (region.end > region.start)
1105                         *size = region.end - region.start + 1;
1106                 else {
1107                         printk("%s(): unexpected region 0x%lx->0x%lx\n",
1108                                         __FUNCTION__, region.start, region.end);
1109                         return 1;
1110                 }
1111
1112         } else {
1113                 /* Root Bus */
1114                 res = &hose->io_resource;
1115                 *start_phys = hose->io_base_phys;
1116                 *start_virt = (unsigned long) hose->io_base_virt;
1117                 if (res->end > res->start)
1118                         *size = res->end - res->start + 1;
1119                 else {
1120                         printk("%s(): unexpected region 0x%lx->0x%lx\n",
1121                                         __FUNCTION__, res->start, res->end);
1122                         return 1;
1123                 }
1124         }
1125
1126         return 0;
1127 }
1128
1129 int unmap_bus_range(struct pci_bus *bus)
1130 {
1131         unsigned long start_phys;
1132         unsigned long start_virt;
1133         unsigned long size;
1134
1135         if (!bus) {
1136                 printk(KERN_ERR "%s() expected bus\n", __FUNCTION__);
1137                 return 1;
1138         }
1139
1140         if (get_bus_io_range(bus, &start_phys, &start_virt, &size))
1141                 return 1;
1142         if (iounmap_explicit((void __iomem *) start_virt, size))
1143                 return 1;
1144
1145         return 0;
1146 }
1147 EXPORT_SYMBOL(unmap_bus_range);
1148
1149 int remap_bus_range(struct pci_bus *bus)
1150 {
1151         unsigned long start_phys;
1152         unsigned long start_virt;
1153         unsigned long size;
1154
1155         if (!bus) {
1156                 printk(KERN_ERR "%s() expected bus\n", __FUNCTION__);
1157                 return 1;
1158         }
1159
1160
1161         if (get_bus_io_range(bus, &start_phys, &start_virt, &size))
1162                 return 1;
1163         if (start_phys == 0)
1164                 return 1;
1165         printk(KERN_DEBUG "mapping IO %lx -> %lx, size: %lx\n", start_phys, start_virt, size);
1166         if (__ioremap_explicit(start_phys, start_virt, size,
1167                                _PAGE_NO_CACHE | _PAGE_GUARDED))
1168                 return 1;
1169
1170         return 0;
1171 }
1172 EXPORT_SYMBOL(remap_bus_range);
1173
1174 static void phbs_remap_io(void)
1175 {
1176         struct pci_controller *hose, *tmp;
1177
1178         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1179                 remap_bus_range(hose->bus);
1180 }
1181
1182 static void __devinit fixup_resource(struct resource *res, struct pci_dev *dev)
1183 {
1184         struct pci_controller *hose = pci_bus_to_host(dev->bus);
1185         unsigned long offset;
1186
1187         if (res->flags & IORESOURCE_IO) {
1188                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
1189
1190                 res->start += offset;
1191                 res->end += offset;
1192         } else if (res->flags & IORESOURCE_MEM) {
1193                 res->start += hose->pci_mem_offset;
1194                 res->end += hose->pci_mem_offset;
1195         }
1196 }
1197
1198 void __devinit pcibios_fixup_device_resources(struct pci_dev *dev,
1199                                               struct pci_bus *bus)
1200 {
1201         /* Update device resources.  */
1202         int i;
1203
1204         for (i = 0; i < PCI_NUM_RESOURCES; i++)
1205                 if (dev->resource[i].flags)
1206                         fixup_resource(&dev->resource[i], dev);
1207 }
1208 EXPORT_SYMBOL(pcibios_fixup_device_resources);
1209
1210
1211 static void __devinit do_bus_setup(struct pci_bus *bus)
1212 {
1213         struct pci_dev *dev;
1214
1215         ppc_md.iommu_bus_setup(bus);
1216
1217         list_for_each_entry(dev, &bus->devices, bus_list)
1218                 ppc_md.iommu_dev_setup(dev);
1219
1220         if (ppc_md.irq_bus_setup)
1221                 ppc_md.irq_bus_setup(bus);
1222 }
1223
1224 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
1225 {
1226         struct pci_dev *dev = bus->self;
1227
1228         if (dev && pci_probe_only &&
1229             (dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
1230                 /* This is a subordinate bridge */
1231
1232                 pci_read_bridge_bases(bus);
1233                 pcibios_fixup_device_resources(dev, bus);
1234         }
1235
1236         do_bus_setup(bus);
1237
1238         if (!pci_probe_only)
1239                 return;
1240
1241         list_for_each_entry(dev, &bus->devices, bus_list)
1242                 if ((dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
1243                         pcibios_fixup_device_resources(dev, bus);
1244 }
1245 EXPORT_SYMBOL(pcibios_fixup_bus);
1246
1247 /*
1248  * Reads the interrupt pin to determine if interrupt is use by card.
1249  * If the interrupt is used, then gets the interrupt line from the
1250  * openfirmware and sets it in the pci_dev and pci_config line.
1251  */
1252 int pci_read_irq_line(struct pci_dev *pci_dev)
1253 {
1254         struct of_irq oirq;
1255         unsigned int virq;
1256
1257         DBG("Try to map irq for %s...\n", pci_name(pci_dev));
1258
1259 #ifdef DEBUG
1260         memset(&oirq, 0xff, sizeof(oirq));
1261 #endif
1262         /* Try to get a mapping from the device-tree */
1263         if (of_irq_map_pci(pci_dev, &oirq)) {
1264                 u8 line, pin;
1265
1266                 /* If that fails, lets fallback to what is in the config
1267                  * space and map that through the default controller. We
1268                  * also set the type to level low since that's what PCI
1269                  * interrupts are. If your platform does differently, then
1270                  * either provide a proper interrupt tree or don't use this
1271                  * function.
1272                  */
1273                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &pin))
1274                         return -1;
1275                 if (pin == 0)
1276                         return -1;
1277                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_LINE, &line) ||
1278                     line == 0xff) {
1279                         return -1;
1280                 }
1281                 DBG(" -> no map ! Using irq line %d from PCI config\n", line);
1282
1283                 virq = irq_create_mapping(NULL, line);
1284                 if (virq != NO_IRQ)
1285                         set_irq_type(virq, IRQ_TYPE_LEVEL_LOW);
1286         } else {
1287                 DBG(" -> got one, spec %d cells (0x%08x 0x%08x...) on %s\n",
1288                     oirq.size, oirq.specifier[0], oirq.specifier[1],
1289                     oirq.controller->full_name);
1290
1291                 virq = irq_create_of_mapping(oirq.controller, oirq.specifier,
1292                                              oirq.size);
1293         }
1294         if(virq == NO_IRQ) {
1295                 DBG(" -> failed to map !\n");
1296                 return -1;
1297         }
1298
1299         DBG(" -> mapped to linux irq %d\n", virq);
1300
1301         pci_dev->irq = virq;
1302         pci_write_config_byte(pci_dev, PCI_INTERRUPT_LINE, virq);
1303
1304         return 0;
1305 }
1306 EXPORT_SYMBOL(pci_read_irq_line);
1307
1308 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1309                           const struct resource *rsrc,
1310                           u64 *start, u64 *end)
1311 {
1312         struct pci_controller *hose = pci_bus_to_host(dev->bus);
1313         unsigned long offset = 0;
1314
1315         if (hose == NULL)
1316                 return;
1317
1318         if (rsrc->flags & IORESOURCE_IO)
1319                 offset = pci_io_base - (unsigned long)hose->io_base_virt +
1320                         hose->io_base_phys;
1321
1322         *start = rsrc->start + offset;
1323         *end = rsrc->end + offset;
1324 }
1325
1326 struct pci_controller* pci_find_hose_for_OF_device(struct device_node* node)
1327 {
1328         if (!have_of)
1329                 return NULL;
1330         while(node) {
1331                 struct pci_controller *hose, *tmp;
1332                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1333                         if (hose->arch_data == node)
1334                                 return hose;
1335                 node = node->parent;
1336         }
1337         return NULL;
1338 }
1339
1340 #endif /* CONFIG_PPC_MULTIPLATFORM */
1341
1342 unsigned long pci_address_to_pio(phys_addr_t address)
1343 {
1344         struct pci_controller *hose, *tmp;
1345
1346         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1347                 if (address >= hose->io_base_phys &&
1348                     address < (hose->io_base_phys + hose->pci_io_size)) {
1349                         unsigned long base =
1350                                 (unsigned long)hose->io_base_virt - pci_io_base;
1351                         return base + (address - hose->io_base_phys);
1352                 }
1353         }
1354         return (unsigned int)-1;
1355 }
1356 EXPORT_SYMBOL_GPL(pci_address_to_pio);
1357
1358
1359 #define IOBASE_BRIDGE_NUMBER    0
1360 #define IOBASE_MEMORY           1
1361 #define IOBASE_IO               2
1362 #define IOBASE_ISA_IO           3
1363 #define IOBASE_ISA_MEM          4
1364
1365 long sys_pciconfig_iobase(long which, unsigned long in_bus,
1366                           unsigned long in_devfn)
1367 {
1368         struct pci_controller* hose;
1369         struct list_head *ln;
1370         struct pci_bus *bus = NULL;
1371         struct device_node *hose_node;
1372
1373         /* Argh ! Please forgive me for that hack, but that's the
1374          * simplest way to get existing XFree to not lockup on some
1375          * G5 machines... So when something asks for bus 0 io base
1376          * (bus 0 is HT root), we return the AGP one instead.
1377          */
1378         if (machine_is_compatible("MacRISC4"))
1379                 if (in_bus == 0)
1380                         in_bus = 0xf0;
1381
1382         /* That syscall isn't quite compatible with PCI domains, but it's
1383          * used on pre-domains setup. We return the first match
1384          */
1385
1386         for (ln = pci_root_buses.next; ln != &pci_root_buses; ln = ln->next) {
1387                 bus = pci_bus_b(ln);
1388                 if (in_bus >= bus->number && in_bus < (bus->number + bus->subordinate))
1389                         break;
1390                 bus = NULL;
1391         }
1392         if (bus == NULL || bus->sysdata == NULL)
1393                 return -ENODEV;
1394
1395         hose_node = (struct device_node *)bus->sysdata;
1396         hose = PCI_DN(hose_node)->phb;
1397
1398         switch (which) {
1399         case IOBASE_BRIDGE_NUMBER:
1400                 return (long)hose->first_busno;
1401         case IOBASE_MEMORY:
1402                 return (long)hose->pci_mem_offset;
1403         case IOBASE_IO:
1404                 return (long)hose->io_base_phys;
1405         case IOBASE_ISA_IO:
1406                 return (long)isa_io_base;
1407         case IOBASE_ISA_MEM:
1408                 return -EINVAL;
1409         }
1410
1411         return -EOPNOTSUPP;
1412 }
1413
1414 #ifdef CONFIG_NUMA
1415 int pcibus_to_node(struct pci_bus *bus)
1416 {
1417         struct pci_controller *phb = pci_bus_to_host(bus);
1418         return phb->node;
1419 }
1420 EXPORT_SYMBOL(pcibus_to_node);
1421 #endif