drivers/net/ethernet/mellanox/mlx5/core/main.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <asm-generic/kmap_types.h>
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/errno.h>
  37 #include <linux/pci.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/slab.h>
  40 #include <linux/io-mapping.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/delay.h>
  43 #include <linux/mlx5/driver.h>
  44 #include <linux/mlx5/cq.h>
  45 #include <linux/mlx5/qp.h>
  46 #include <linux/mlx5/srq.h>
  47 #include <linux/debugfs.h>
  48 #include <linux/kmod.h>
  49 #include <linux/delay.h>
  50 #include <linux/mlx5/mlx5_ifc.h>
  51 #include "mlx5_core.h"
  52
  53 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
  54 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
  55 MODULE_LICENSE("Dual BSD/GPL");
  56 MODULE_VERSION(DRIVER_VERSION);
  57
  58 int mlx5_core_debug_mask;
  59 module_param_named(debug_mask, mlx5_core_debug_mask, int, 0644);
  60 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
  61
  62 #define MLX5_DEFAULT_PROF       2
  63 static int prof_sel = MLX5_DEFAULT_PROF;
  64 module_param_named(prof_sel, prof_sel, int, 0444);
  65 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
  66
  67 static LIST_HEAD(intf_list);
  68 static LIST_HEAD(dev_list);
  69 static DEFINE_MUTEX(intf_mutex);
  70
  71 struct mlx5_device_context {
  72         struct list_head        list;
  73         struct mlx5_interface  *intf;
  74         void                   *context;
  75 };
  76
  77 static struct mlx5_profile profile[] = {
  78         [0] = {
  79                 .mask           = 0,
  80         },
  81         [1] = {
  82                 .mask           = MLX5_PROF_MASK_QP_SIZE,
  83                 .log_max_qp     = 12,
  84         },
  85         [2] = {
  86                 .mask           = MLX5_PROF_MASK_QP_SIZE |
  87                                   MLX5_PROF_MASK_MR_CACHE,
  88                 .log_max_qp     = 17,
  89                 .mr_cache[0]    = {
  90                         .size   = 500,
  91                         .limit  = 250
  92                 },
  93                 .mr_cache[1]    = {
  94                         .size   = 500,
  95                         .limit  = 250
  96                 },
  97                 .mr_cache[2]    = {
  98                         .size   = 500,
  99                         .limit  = 250
 100                 },
 101                 .mr_cache[3]    = {
 102                         .size   = 500,
 103                         .limit  = 250
 104                 },
 105                 .mr_cache[4]    = {
 106                         .size   = 500,
 107                         .limit  = 250
 108                 },
 109                 .mr_cache[5]    = {
 110                         .size   = 500,
 111                         .limit  = 250
 112                 },
 113                 .mr_cache[6]    = {
 114                         .size   = 500,
 115                         .limit  = 250
 116                 },
 117                 .mr_cache[7]    = {
 118                         .size   = 500,
 119                         .limit  = 250
 120                 },
 121                 .mr_cache[8]    = {
 122                         .size   = 500,
 123                         .limit  = 250
 124                 },
 125                 .mr_cache[9]    = {
 126                         .size   = 500,
 127                         .limit  = 250
 128                 },
 129                 .mr_cache[10]   = {
 130                         .size   = 500,
 131                         .limit  = 250
 132                 },
 133                 .mr_cache[11]   = {
 134                         .size   = 500,
 135                         .limit  = 250
 136                 },
 137                 .mr_cache[12]   = {
 138                         .size   = 64,
 139                         .limit  = 32
 140                 },
 141                 .mr_cache[13]   = {
 142                         .size   = 32,
 143                         .limit  = 16
 144                 },
 145                 .mr_cache[14]   = {
 146                         .size   = 16,
 147                         .limit  = 8
 148                 },
 149                 .mr_cache[15]   = {
 150                         .size   = 8,
 151                         .limit  = 4
 152                 },
 153         },
 154 };
 155
 156 #define FW_INIT_TIMEOUT_MILI    2000
 157 #define FW_INIT_WAIT_MS         2
 158
 159 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili)
 160 {
 161         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
 162         int err = 0;
 163
 164         while (fw_initializing(dev)) {
 165                 if (time_after(jiffies, end)) {
 166                         err = -EBUSY;
 167                         break;
 168                 }
 169                 msleep(FW_INIT_WAIT_MS);
 170         }
 171
 172         return err;
 173 }
 174
 175 static int set_dma_caps(struct pci_dev *pdev)
 176 {
 177         int err;
 178
 179         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
 180         if (err) {
 181                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
 182                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 183                 if (err) {
 184                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
 185                         return err;
 186                 }
 187         }
 188
 189         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 190         if (err) {
 191                 dev_warn(&pdev->dev,
 192                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
 193                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 194                 if (err) {
 195                         dev_err(&pdev->dev,
 196                                 "Can't set consistent PCI DMA mask, aborting\n");
 197                         return err;
 198                 }
 199         }
 200
 201         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
 202         return err;
 203 }
 204
 205 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
 206 {
 207         struct pci_dev *pdev = dev->pdev;
 208         int err = 0;
 209
 210         mutex_lock(&dev->pci_status_mutex);
 211         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
 212                 err = pci_enable_device(pdev);
 213                 if (!err)
 214                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
 215         }
 216         mutex_unlock(&dev->pci_status_mutex);
 217
 218         return err;
 219 }
 220
 221 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
 222 {
 223         struct pci_dev *pdev = dev->pdev;
 224
 225         mutex_lock(&dev->pci_status_mutex);
 226         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
 227                 pci_disable_device(pdev);
 228                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
 229         }
 230         mutex_unlock(&dev->pci_status_mutex);
 231 }
 232
 233 static int request_bar(struct pci_dev *pdev)
 234 {
 235         int err = 0;
 236
 237         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
 238                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
 239                 return -ENODEV;
 240         }
 241
 242         err = pci_request_regions(pdev, DRIVER_NAME);
 243         if (err)
 244                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
 245
 246         return err;
 247 }
 248
 249 static void release_bar(struct pci_dev *pdev)
 250 {
 251         pci_release_regions(pdev);
 252 }
 253
 254 static int mlx5_enable_msix(struct mlx5_core_dev *dev)
 255 {
 256         struct mlx5_priv *priv = &dev->priv;
 257         struct mlx5_eq_table *table = &priv->eq_table;
 258         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
 259         int nvec;
 260         int i;
 261
 262         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
 263                MLX5_EQ_VEC_COMP_BASE;
 264         nvec = min_t(int, nvec, num_eqs);
 265         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
 266                 return -ENOMEM;
 267
 268         priv->msix_arr = kcalloc(nvec, sizeof(*priv->msix_arr), GFP_KERNEL);
 269
 270         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
 271         if (!priv->msix_arr || !priv->irq_info)
 272                 goto err_free_msix;
 273
 274         for (i = 0; i < nvec; i++)
 275                 priv->msix_arr[i].entry = i;
 276
 277         nvec = pci_enable_msix_range(dev->pdev, priv->msix_arr,
 278                                      MLX5_EQ_VEC_COMP_BASE + 1, nvec);
 279         if (nvec < 0)
 280                 return nvec;
 281
 282         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
 283
 284         return 0;
 285
 286 err_free_msix:
 287         kfree(priv->irq_info);
 288         kfree(priv->msix_arr);
 289         return -ENOMEM;
 290 }
 291
 292 static void mlx5_disable_msix(struct mlx5_core_dev *dev)
 293 {
 294         struct mlx5_priv *priv = &dev->priv;
 295
 296         pci_disable_msix(dev->pdev);
 297         kfree(priv->irq_info);
 298         kfree(priv->msix_arr);
 299 }
 300
 301 struct mlx5_reg_host_endianess {
 302         u8      he;
 303         u8      rsvd[15];
 304 };
 305
 306
 307 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
 308
 309 enum {
 310         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
 311                                 MLX5_DEV_CAP_FLAG_DCT,
 312 };
 313
 314 static u16 to_fw_pkey_sz(u32 size)
 315 {
 316         switch (size) {
 317         case 128:
 318                 return 0;
 319         case 256:
 320                 return 1;
 321         case 512:
 322                 return 2;
 323         case 1024:
 324                 return 3;
 325         case 2048:
 326                 return 4;
 327         case 4096:
 328                 return 5;
 329         default:
 330                 pr_warn("invalid pkey table size %d\n", size);
 331                 return 0;
 332         }
 333 }
 334
 335 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type,
 336                        enum mlx5_cap_mode cap_mode)
 337 {
 338         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
 339         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
 340         void *out, *hca_caps;
 341         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
 342         int err;
 343
 344         memset(in, 0, sizeof(in));
 345         out = kzalloc(out_sz, GFP_KERNEL);
 346         if (!out)
 347                 return -ENOMEM;
 348
 349         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
 350         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
 351         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
 352         if (err)
 353                 goto query_ex;
 354
 355         err = mlx5_cmd_status_to_err_v2(out);
 356         if (err) {
 357                 mlx5_core_warn(dev,
 358                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
 359                                cap_type, cap_mode, err);
 360                 goto query_ex;
 361         }
 362
 363         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
 364
 365         switch (cap_mode) {
 366         case HCA_CAP_OPMOD_GET_MAX:
 367                 memcpy(dev->hca_caps_max[cap_type], hca_caps,
 368                        MLX5_UN_SZ_BYTES(hca_cap_union));
 369                 break;
 370         case HCA_CAP_OPMOD_GET_CUR:
 371                 memcpy(dev->hca_caps_cur[cap_type], hca_caps,
 372                        MLX5_UN_SZ_BYTES(hca_cap_union));
 373                 break;
 374         default:
 375                 mlx5_core_warn(dev,
 376                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
 377                                cap_type, cap_mode);
 378                 err = -EINVAL;
 379                 break;
 380         }
 381 query_ex:
 382         kfree(out);
 383         return err;
 384 }
 385
 386 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz)
 387 {
 388         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)];
 389         int err;
 390
 391         memset(out, 0, sizeof(out));
 392
 393         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
 394         err = mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
 395         if (err)
 396                 return err;
 397
 398         err = mlx5_cmd_status_to_err_v2(out);
 399
 400         return err;
 401 }
 402
 403 static int handle_hca_cap(struct mlx5_core_dev *dev)
 404 {
 405         void *set_ctx = NULL;
 406         struct mlx5_profile *prof = dev->profile;
 407         int err = -ENOMEM;
 408         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 409         void *set_hca_cap;
 410
 411         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 412         if (!set_ctx)
 413                 goto query_ex;
 414
 415         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_MAX);
 416         if (err)
 417                 goto query_ex;
 418
 419         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_CUR);
 420         if (err)
 421                 goto query_ex;
 422
 423         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 424                                    capability);
 425         memcpy(set_hca_cap, dev->hca_caps_cur[MLX5_CAP_GENERAL],
 426                MLX5_ST_SZ_BYTES(cmd_hca_cap));
 427
 428         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
 429                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
 430                       128);
 431         /* we limit the size of the pkey table to 128 entries for now */
 432         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
 433                  to_fw_pkey_sz(128));
 434
 435         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
 436                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
 437                          prof->log_max_qp);
 438
 439         /* disable cmdif checksum */
 440         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
 441
 442         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
 443
 444         err = set_caps(dev, set_ctx, set_sz);
 445
 446 query_ex:
 447         kfree(set_ctx);
 448         return err;
 449 }
 450
 451 static int set_hca_ctrl(struct mlx5_core_dev *dev)
 452 {
 453         struct mlx5_reg_host_endianess he_in;
 454         struct mlx5_reg_host_endianess he_out;
 455         int err;
 456
 457         memset(&he_in, 0, sizeof(he_in));
 458         he_in.he = MLX5_SET_HOST_ENDIANNESS;
 459         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
 460                                         &he_out, sizeof(he_out),
 461                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
 462         return err;
 463 }
 464
 465 static int mlx5_core_enable_hca(struct mlx5_core_dev *dev)
 466 {
 467         int err;
 468         struct mlx5_enable_hca_mbox_in in;
 469         struct mlx5_enable_hca_mbox_out out;
 470
 471         memset(&in, 0, sizeof(in));
 472         memset(&out, 0, sizeof(out));
 473         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_ENABLE_HCA);
 474         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 475         if (err)
 476                 return err;
 477
 478         if (out.hdr.status)
 479                 return mlx5_cmd_status_to_err(&out.hdr);
 480
 481         return 0;
 482 }
 483
 484 static int mlx5_core_disable_hca(struct mlx5_core_dev *dev)
 485 {
 486         int err;
 487         struct mlx5_disable_hca_mbox_in in;
 488         struct mlx5_disable_hca_mbox_out out;
 489
 490         memset(&in, 0, sizeof(in));
 491         memset(&out, 0, sizeof(out));
 492         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_DISABLE_HCA);
 493         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 494         if (err)
 495                 return err;
 496
 497         if (out.hdr.status)
 498                 return mlx5_cmd_status_to_err(&out.hdr);
 499
 500         return 0;
 501 }
 502
 503 static int mlx5_irq_set_affinity_hint(struct mlx5_core_dev *mdev, int i)
 504 {
 505         struct mlx5_priv *priv  = &mdev->priv;
 506         struct msix_entry *msix = priv->msix_arr;
 507         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 508         int numa_node           = priv->numa_node;
 509         int err;
 510
 511         if (!zalloc_cpumask_var(&priv->irq_info[i].mask, GFP_KERNEL)) {
 512                 mlx5_core_warn(mdev, "zalloc_cpumask_var failed");
 513                 return -ENOMEM;
 514         }
 515
 516         cpumask_set_cpu(cpumask_local_spread(i, numa_node),
 517                         priv->irq_info[i].mask);
 518
 519         err = irq_set_affinity_hint(irq, priv->irq_info[i].mask);
 520         if (err) {
 521                 mlx5_core_warn(mdev, "irq_set_affinity_hint failed,irq 0x%.4x",
 522                                irq);
 523                 goto err_clear_mask;
 524         }
 525
 526         return 0;
 527
 528 err_clear_mask:
 529         free_cpumask_var(priv->irq_info[i].mask);
 530         return err;
 531 }
 532
 533 static void mlx5_irq_clear_affinity_hint(struct mlx5_core_dev *mdev, int i)
 534 {
 535         struct mlx5_priv *priv  = &mdev->priv;
 536         struct msix_entry *msix = priv->msix_arr;
 537         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 538
 539         irq_set_affinity_hint(irq, NULL);
 540         free_cpumask_var(priv->irq_info[i].mask);
 541 }
 542
 543 static int mlx5_irq_set_affinity_hints(struct mlx5_core_dev *mdev)
 544 {
 545         int err;
 546         int i;
 547
 548         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++) {
 549                 err = mlx5_irq_set_affinity_hint(mdev, i);
 550                 if (err)
 551                         goto err_out;
 552         }
 553
 554         return 0;
 555
 556 err_out:
 557         for (i--; i >= 0; i--)
 558                 mlx5_irq_clear_affinity_hint(mdev, i);
 559
 560         return err;
 561 }
 562
 563 static void mlx5_irq_clear_affinity_hints(struct mlx5_core_dev *mdev)
 564 {
 565         int i;
 566
 567         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++)
 568                 mlx5_irq_clear_affinity_hint(mdev, i);
 569 }
 570
 571 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn, int *irqn)
 572 {
 573         struct mlx5_eq_table *table = &dev->priv.eq_table;
 574         struct mlx5_eq *eq, *n;
 575         int err = -ENOENT;
 576
 577         spin_lock(&table->lock);
 578         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 579                 if (eq->index == vector) {
 580                         *eqn = eq->eqn;
 581                         *irqn = eq->irqn;
 582                         err = 0;
 583                         break;
 584                 }
 585         }
 586         spin_unlock(&table->lock);
 587
 588         return err;
 589 }
 590 EXPORT_SYMBOL(mlx5_vector2eqn);
 591
 592 static void free_comp_eqs(struct mlx5_core_dev *dev)
 593 {
 594         struct mlx5_eq_table *table = &dev->priv.eq_table;
 595         struct mlx5_eq *eq, *n;
 596
 597         spin_lock(&table->lock);
 598         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 599                 list_del(&eq->list);
 600                 spin_unlock(&table->lock);
 601                 if (mlx5_destroy_unmap_eq(dev, eq))
 602                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
 603                                        eq->eqn);
 604                 kfree(eq);
 605                 spin_lock(&table->lock);
 606         }
 607         spin_unlock(&table->lock);
 608 }
 609
 610 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
 611 {
 612         struct mlx5_eq_table *table = &dev->priv.eq_table;
 613         char name[MLX5_MAX_IRQ_NAME];
 614         struct mlx5_eq *eq;
 615         int ncomp_vec;
 616         int nent;
 617         int err;
 618         int i;
 619
 620         INIT_LIST_HEAD(&table->comp_eqs_list);
 621         ncomp_vec = table->num_comp_vectors;
 622         nent = MLX5_COMP_EQ_SIZE;
 623         for (i = 0; i < ncomp_vec; i++) {
 624                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
 625                 if (!eq) {
 626                         err = -ENOMEM;
 627                         goto clean;
 628                 }
 629
 630                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
 631                 err = mlx5_create_map_eq(dev, eq,
 632                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
 633                                          name, &dev->priv.uuari.uars[0]);
 634                 if (err) {
 635                         kfree(eq);
 636                         goto clean;
 637                 }
 638                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
 639                 eq->index = i;
 640                 spin_lock(&table->lock);
 641                 list_add_tail(&eq->list, &table->comp_eqs_list);
 642                 spin_unlock(&table->lock);
 643         }
 644
 645         return 0;
 646
 647 clean:
 648         free_comp_eqs(dev);
 649         return err;
 650 }
 651
 652 #ifdef CONFIG_MLX5_CORE_EN
 653 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
 654 {
 655         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)];
 656         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)];
 657         u32 set_in[MLX5_ST_SZ_DW(set_issi_in)];
 658         u32 set_out[MLX5_ST_SZ_DW(set_issi_out)];
 659         int err;
 660         u32 sup_issi;
 661
 662         memset(query_in, 0, sizeof(query_in));
 663         memset(query_out, 0, sizeof(query_out));
 664
 665         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
 666
 667         err = mlx5_cmd_exec_check_status(dev, query_in, sizeof(query_in),
 668                                          query_out, sizeof(query_out));
 669         if (err) {
 670                 if (((struct mlx5_outbox_hdr *)query_out)->status ==
 671                     MLX5_CMD_STAT_BAD_OP_ERR) {
 672                         pr_debug("Only ISSI 0 is supported\n");
 673                         return 0;
 674                 }
 675
 676                 pr_err("failed to query ISSI\n");
 677                 return err;
 678         }
 679
 680         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
 681
 682         if (sup_issi & (1 << 1)) {
 683                 memset(set_in, 0, sizeof(set_in));
 684                 memset(set_out, 0, sizeof(set_out));
 685
 686                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
 687                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
 688
 689                 err = mlx5_cmd_exec_check_status(dev, set_in, sizeof(set_in),
 690                                                  set_out, sizeof(set_out));
 691                 if (err) {
 692                         pr_err("failed to set ISSI=1\n");
 693                         return err;
 694                 }
 695
 696                 dev->issi = 1;
 697
 698                 return 0;
 699         } else if (sup_issi & (1 << 0) || !sup_issi) {
 700                 return 0;
 701         }
 702
 703         return -ENOTSUPP;
 704 }
 705 #endif
 706
 707 static int map_bf_area(struct mlx5_core_dev *dev)
 708 {
 709         resource_size_t bf_start = pci_resource_start(dev->pdev, 0);
 710         resource_size_t bf_len = pci_resource_len(dev->pdev, 0);
 711
 712         dev->priv.bf_mapping = io_mapping_create_wc(bf_start, bf_len);
 713
 714         return dev->priv.bf_mapping ? 0 : -ENOMEM;
 715 }
 716
 717 static void unmap_bf_area(struct mlx5_core_dev *dev)
 718 {
 719         if (dev->priv.bf_mapping)
 720                 io_mapping_free(dev->priv.bf_mapping);
 721 }
 722
 723 static void mlx5_add_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 724 {
 725         struct mlx5_device_context *dev_ctx;
 726         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 727
 728         dev_ctx = kmalloc(sizeof(*dev_ctx), GFP_KERNEL);
 729         if (!dev_ctx)
 730                 return;
 731
 732         dev_ctx->intf    = intf;
 733         dev_ctx->context = intf->add(dev);
 734
 735         if (dev_ctx->context) {
 736                 spin_lock_irq(&priv->ctx_lock);
 737                 list_add_tail(&dev_ctx->list, &priv->ctx_list);
 738                 spin_unlock_irq(&priv->ctx_lock);
 739         } else {
 740                 kfree(dev_ctx);
 741         }
 742 }
 743
 744 static void mlx5_remove_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 745 {
 746         struct mlx5_device_context *dev_ctx;
 747         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 748
 749         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
 750                 if (dev_ctx->intf == intf) {
 751                         spin_lock_irq(&priv->ctx_lock);
 752                         list_del(&dev_ctx->list);
 753                         spin_unlock_irq(&priv->ctx_lock);
 754
 755                         intf->remove(dev, dev_ctx->context);
 756                         kfree(dev_ctx);
 757                         return;
 758                 }
 759 }
 760
 761 static int mlx5_register_device(struct mlx5_core_dev *dev)
 762 {
 763         struct mlx5_priv *priv = &dev->priv;
 764         struct mlx5_interface *intf;
 765
 766         mutex_lock(&intf_mutex);
 767         list_add_tail(&priv->dev_list, &dev_list);
 768         list_for_each_entry(intf, &intf_list, list)
 769                 mlx5_add_device(intf, priv);
 770         mutex_unlock(&intf_mutex);
 771
 772         return 0;
 773 }
 774
 775 static void mlx5_unregister_device(struct mlx5_core_dev *dev)
 776 {
 777         struct mlx5_priv *priv = &dev->priv;
 778         struct mlx5_interface *intf;
 779
 780         mutex_lock(&intf_mutex);
 781         list_for_each_entry(intf, &intf_list, list)
 782                 mlx5_remove_device(intf, priv);
 783         list_del(&priv->dev_list);
 784         mutex_unlock(&intf_mutex);
 785 }
 786
 787 int mlx5_register_interface(struct mlx5_interface *intf)
 788 {
 789         struct mlx5_priv *priv;
 790
 791         if (!intf->add || !intf->remove)
 792                 return -EINVAL;
 793
 794         mutex_lock(&intf_mutex);
 795         list_add_tail(&intf->list, &intf_list);
 796         list_for_each_entry(priv, &dev_list, dev_list)
 797                 mlx5_add_device(intf, priv);
 798         mutex_unlock(&intf_mutex);
 799
 800         return 0;
 801 }
 802 EXPORT_SYMBOL(mlx5_register_interface);
 803
 804 void mlx5_unregister_interface(struct mlx5_interface *intf)
 805 {
 806         struct mlx5_priv *priv;
 807
 808         mutex_lock(&intf_mutex);
 809         list_for_each_entry(priv, &dev_list, dev_list)
 810                 mlx5_remove_device(intf, priv);
 811         list_del(&intf->list);
 812         mutex_unlock(&intf_mutex);
 813 }
 814 EXPORT_SYMBOL(mlx5_unregister_interface);
 815
 816 void *mlx5_get_protocol_dev(struct mlx5_core_dev *mdev, int protocol)
 817 {
 818         struct mlx5_priv *priv = &mdev->priv;
 819         struct mlx5_device_context *dev_ctx;
 820         unsigned long flags;
 821         void *result = NULL;
 822
 823         spin_lock_irqsave(&priv->ctx_lock, flags);
 824
 825         list_for_each_entry(dev_ctx, &mdev->priv.ctx_list, list)
 826                 if ((dev_ctx->intf->protocol == protocol) &&
 827                     dev_ctx->intf->get_dev) {
 828                         result = dev_ctx->intf->get_dev(dev_ctx->context);
 829                         break;
 830                 }
 831
 832         spin_unlock_irqrestore(&priv->ctx_lock, flags);
 833
 834         return result;
 835 }
 836 EXPORT_SYMBOL(mlx5_get_protocol_dev);
 837
 838 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 839 {
 840         struct pci_dev *pdev = dev->pdev;
 841         int err = 0;
 842
 843         pci_set_drvdata(dev->pdev, dev);
 844         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
 845         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
 846
 847         mutex_init(&priv->pgdir_mutex);
 848         INIT_LIST_HEAD(&priv->pgdir_list);
 849         spin_lock_init(&priv->mkey_lock);
 850
 851         mutex_init(&priv->alloc_mutex);
 852
 853         priv->numa_node = dev_to_node(&dev->pdev->dev);
 854
 855         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
 856         if (!priv->dbg_root)
 857                 return -ENOMEM;
 858
 859         err = mlx5_pci_enable_device(dev);
 860         if (err) {
 861                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
 862                 goto err_dbg;
 863         }
 864
 865         err = request_bar(pdev);
 866         if (err) {
 867                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
 868                 goto err_disable;
 869         }
 870
 871         pci_set_master(pdev);
 872
 873         err = set_dma_caps(pdev);
 874         if (err) {
 875                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
 876                 goto err_clr_master;
 877         }
 878
 879         dev->iseg_base = pci_resource_start(dev->pdev, 0);
 880         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
 881         if (!dev->iseg) {
 882                 err = -ENOMEM;
 883                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
 884                 goto err_clr_master;
 885         }
 886
 887         return 0;
 888
 889 err_clr_master:
 890         pci_clear_master(dev->pdev);
 891         release_bar(dev->pdev);
 892 err_disable:
 893         mlx5_pci_disable_device(dev);
 894
 895 err_dbg:
 896         debugfs_remove(priv->dbg_root);
 897         return err;
 898 }
 899
 900 static void mlx5_pci_close(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 901 {
 902         iounmap(dev->iseg);
 903         pci_clear_master(dev->pdev);
 904         release_bar(dev->pdev);
 905         mlx5_pci_disable_device(dev);
 906         debugfs_remove(priv->dbg_root);
 907 }
 908
 909 #define MLX5_IB_MOD "mlx5_ib"
 910 static int mlx5_load_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 911 {
 912         struct pci_dev *pdev = dev->pdev;
 913         int err;
 914
 915         mutex_lock(&dev->intf_state_mutex);
 916         if (dev->interface_state == MLX5_INTERFACE_STATE_UP) {
 917                 dev_warn(&dev->pdev->dev, "%s: interface is up, NOP\n",
 918                          __func__);
 919                 goto out;
 920         }
 921
 922         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
 923                  fw_rev_min(dev), fw_rev_sub(dev));
 924
 925         /* on load removing any previous indication of internal error, device is
 926          * up
 927          */
 928         dev->state = MLX5_DEVICE_STATE_UP;
 929
 930         err = mlx5_cmd_init(dev);
 931         if (err) {
 932                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
 933                 goto out_err;
 934         }
 935
 936         err = wait_fw_init(dev, FW_INIT_TIMEOUT_MILI);
 937         if (err) {
 938                 dev_err(&dev->pdev->dev, "Firmware over %d MS in initializing state, aborting\n",
 939                         FW_INIT_TIMEOUT_MILI);
 940                 goto out_err;
 941         }
 942
 943         mlx5_pagealloc_init(dev);
 944
 945         err = mlx5_core_enable_hca(dev);
 946         if (err) {
 947                 dev_err(&pdev->dev, "enable hca failed\n");
 948                 goto err_pagealloc_cleanup;
 949         }
 950
 951 #ifdef CONFIG_MLX5_CORE_EN
 952         err = mlx5_core_set_issi(dev);
 953         if (err) {
 954                 dev_err(&pdev->dev, "failed to set issi\n");
 955                 goto err_disable_hca;
 956         }
 957 #endif
 958
 959         err = mlx5_satisfy_startup_pages(dev, 1);
 960         if (err) {
 961                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
 962                 goto err_disable_hca;
 963         }
 964
 965         err = set_hca_ctrl(dev);
 966         if (err) {
 967                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
 968                 goto reclaim_boot_pages;
 969         }
 970
 971         err = handle_hca_cap(dev);
 972         if (err) {
 973                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
 974                 goto reclaim_boot_pages;
 975         }
 976
 977         err = mlx5_satisfy_startup_pages(dev, 0);
 978         if (err) {
 979                 dev_err(&pdev->dev, "failed to allocate init pages\n");
 980                 goto reclaim_boot_pages;
 981         }
 982
 983         err = mlx5_pagealloc_start(dev);
 984         if (err) {
 985                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
 986                 goto reclaim_boot_pages;
 987         }
 988
 989         err = mlx5_cmd_init_hca(dev);
 990         if (err) {
 991                 dev_err(&pdev->dev, "init hca failed\n");
 992                 goto err_pagealloc_stop;
 993         }
 994
 995         mlx5_start_health_poll(dev);
 996
 997         err = mlx5_query_hca_caps(dev);
 998         if (err) {
 999                 dev_err(&pdev->dev, "query hca failed\n");
1000                 goto err_stop_poll;
1001         }
1002
1003         err = mlx5_query_board_id(dev);
1004         if (err) {
1005                 dev_err(&pdev->dev, "query board id failed\n");
1006                 goto err_stop_poll;
1007         }
1008
1009         err = mlx5_enable_msix(dev);
1010         if (err) {
1011                 dev_err(&pdev->dev, "enable msix failed\n");
1012                 goto err_stop_poll;
1013         }
1014
1015         err = mlx5_eq_init(dev);
1016         if (err) {
1017                 dev_err(&pdev->dev, "failed to initialize eq\n");
1018                 goto disable_msix;
1019         }
1020
1021         err = mlx5_alloc_uuars(dev, &priv->uuari);
1022         if (err) {
1023                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
1024                 goto err_eq_cleanup;
1025         }
1026
1027         err = mlx5_start_eqs(dev);
1028         if (err) {
1029                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
1030                 goto err_free_uar;
1031         }
1032
1033         err = alloc_comp_eqs(dev);
1034         if (err) {
1035                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
1036                 goto err_stop_eqs;
1037         }
1038
1039         if (map_bf_area(dev))
1040                 dev_err(&pdev->dev, "Failed to map blue flame area\n");
1041
1042         err = mlx5_irq_set_affinity_hints(dev);
1043         if (err) {
1044                 dev_err(&pdev->dev, "Failed to alloc affinity hint cpumask\n");
1045                 goto err_unmap_bf_area;
1046         }
1047
1048         MLX5_INIT_DOORBELL_LOCK(&priv->cq_uar_lock);
1049
1050         mlx5_init_cq_table(dev);
1051         mlx5_init_qp_table(dev);
1052         mlx5_init_srq_table(dev);
1053         mlx5_init_mr_table(dev);
1054
1055         err = mlx5_register_device(dev);
1056         if (err) {
1057                 dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1058                 goto err_reg_dev;
1059         }
1060
1061         err = request_module_nowait(MLX5_IB_MOD);
1062         if (err)
1063                 pr_info("failed request module on %s\n", MLX5_IB_MOD);
1064
1065         dev->interface_state = MLX5_INTERFACE_STATE_UP;
1066 out:
1067         mutex_unlock(&dev->intf_state_mutex);
1068
1069         return 0;
1070
1071 err_reg_dev:
1072         mlx5_cleanup_mr_table(dev);
1073         mlx5_cleanup_srq_table(dev);
1074         mlx5_cleanup_qp_table(dev);
1075         mlx5_cleanup_cq_table(dev);
1076         mlx5_irq_clear_affinity_hints(dev);
1077
1078 err_unmap_bf_area:
1079         unmap_bf_area(dev);
1080
1081         free_comp_eqs(dev);
1082
1083 err_stop_eqs:
1084         mlx5_stop_eqs(dev);
1085
1086 err_free_uar:
1087         mlx5_free_uuars(dev, &priv->uuari);
1088
1089 err_eq_cleanup:
1090         mlx5_eq_cleanup(dev);
1091
1092 disable_msix:
1093         mlx5_disable_msix(dev);
1094
1095 err_stop_poll:
1096         mlx5_stop_health_poll(dev);
1097         if (mlx5_cmd_teardown_hca(dev)) {
1098                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1099                 goto out_err;
1100         }
1101
1102 err_pagealloc_stop:
1103         mlx5_pagealloc_stop(dev);
1104
1105 reclaim_boot_pages:
1106         mlx5_reclaim_startup_pages(dev);
1107
1108 err_disable_hca:
1109         mlx5_core_disable_hca(dev);
1110
1111 err_pagealloc_cleanup:
1112         mlx5_pagealloc_cleanup(dev);
1113         mlx5_cmd_cleanup(dev);
1114
1115 out_err:
1116         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1117         mutex_unlock(&dev->intf_state_mutex);
1118
1119         return err;
1120 }
1121
1122 static int mlx5_unload_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
1123 {
1124         int err = 0;
1125
1126         mutex_lock(&dev->intf_state_mutex);
1127         if (dev->interface_state == MLX5_INTERFACE_STATE_DOWN) {
1128                 dev_warn(&dev->pdev->dev, "%s: interface is down, NOP\n",
1129                          __func__);
1130                 goto out;
1131         }
1132         mlx5_unregister_device(dev);
1133         mlx5_cleanup_mr_table(dev);
1134         mlx5_cleanup_srq_table(dev);
1135         mlx5_cleanup_qp_table(dev);
1136         mlx5_cleanup_cq_table(dev);
1137         mlx5_irq_clear_affinity_hints(dev);
1138         unmap_bf_area(dev);
1139         free_comp_eqs(dev);
1140         mlx5_stop_eqs(dev);
1141         mlx5_free_uuars(dev, &priv->uuari);
1142         mlx5_eq_cleanup(dev);
1143         mlx5_disable_msix(dev);
1144         mlx5_stop_health_poll(dev);
1145         err = mlx5_cmd_teardown_hca(dev);
1146         if (err) {
1147                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1148                 goto out;
1149         }
1150         mlx5_pagealloc_stop(dev);
1151         mlx5_reclaim_startup_pages(dev);
1152         mlx5_core_disable_hca(dev);
1153         mlx5_pagealloc_cleanup(dev);
1154         mlx5_cmd_cleanup(dev);
1155
1156 out:
1157         dev->interface_state = MLX5_INTERFACE_STATE_DOWN;
1158         mutex_unlock(&dev->intf_state_mutex);
1159         return err;
1160 }
1161
1162 void mlx5_core_event(struct mlx5_core_dev *dev, enum mlx5_dev_event event,
1163                      unsigned long param)
1164 {
1165         struct mlx5_priv *priv = &dev->priv;
1166         struct mlx5_device_context *dev_ctx;
1167         unsigned long flags;
1168
1169         spin_lock_irqsave(&priv->ctx_lock, flags);
1170
1171         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
1172                 if (dev_ctx->intf->event)
1173                         dev_ctx->intf->event(dev, dev_ctx->context, event, param);
1174
1175         spin_unlock_irqrestore(&priv->ctx_lock, flags);
1176 }
1177
1178 struct mlx5_core_event_handler {
1179         void (*event)(struct mlx5_core_dev *dev,
1180                       enum mlx5_dev_event event,
1181                       void *data);
1182 };
1183
1184
1185 static int init_one(struct pci_dev *pdev,
1186                     const struct pci_device_id *id)
1187 {
1188         struct mlx5_core_dev *dev;
1189         struct mlx5_priv *priv;
1190         int err;
1191
1192         dev = kzalloc(sizeof(*dev), GFP_KERNEL);
1193         if (!dev) {
1194                 dev_err(&pdev->dev, "kzalloc failed\n");
1195                 return -ENOMEM;
1196         }
1197         priv = &dev->priv;
1198
1199         pci_set_drvdata(pdev, dev);
1200
1201         if (prof_sel < 0 || prof_sel >= ARRAY_SIZE(profile)) {
1202                 pr_warn("selected profile out of range, selecting default (%d)\n",
1203                         MLX5_DEFAULT_PROF);
1204                 prof_sel = MLX5_DEFAULT_PROF;
1205         }
1206         dev->profile = &profile[prof_sel];
1207         dev->pdev = pdev;
1208         dev->event = mlx5_core_event;
1209
1210         INIT_LIST_HEAD(&priv->ctx_list);
1211         spin_lock_init(&priv->ctx_lock);
1212         mutex_init(&dev->pci_status_mutex);
1213         mutex_init(&dev->intf_state_mutex);
1214         err = mlx5_pci_init(dev, priv);
1215         if (err) {
1216                 dev_err(&pdev->dev, "mlx5_pci_init failed with error code %d\n", err);
1217                 goto clean_dev;
1218         }
1219
1220         err = mlx5_health_init(dev);
1221         if (err) {
1222                 dev_err(&pdev->dev, "mlx5_health_init failed with error code %d\n", err);
1223                 goto close_pci;
1224         }
1225
1226         err = mlx5_load_one(dev, priv);
1227         if (err) {
1228                 dev_err(&pdev->dev, "mlx5_load_one failed with error code %d\n", err);
1229                 goto clean_health;
1230         }
1231
1232         return 0;
1233
1234 clean_health:
1235         mlx5_health_cleanup(dev);
1236 close_pci:
1237         mlx5_pci_close(dev, priv);
1238 clean_dev:
1239         pci_set_drvdata(pdev, NULL);
1240         kfree(dev);
1241
1242         return err;
1243 }
1244
1245 static void remove_one(struct pci_dev *pdev)
1246 {
1247         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1248         struct mlx5_priv *priv = &dev->priv;
1249
1250         if (mlx5_unload_one(dev, priv)) {
1251                 dev_err(&dev->pdev->dev, "mlx5_unload_one failed\n");
1252                 mlx5_health_cleanup(dev);
1253                 return;
1254         }
1255         mlx5_health_cleanup(dev);
1256         mlx5_pci_close(dev, priv);
1257         pci_set_drvdata(pdev, NULL);
1258         kfree(dev);
1259 }
1260
1261 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1262                                               pci_channel_state_t state)
1263 {
1264         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1265         struct mlx5_priv *priv = &dev->priv;
1266
1267         dev_info(&pdev->dev, "%s was called\n", __func__);
1268         mlx5_enter_error_state(dev);
1269         mlx5_unload_one(dev, priv);
1270         mlx5_pci_disable_device(dev);
1271         return state == pci_channel_io_perm_failure ?
1272                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1273 }
1274
1275 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1276 {
1277         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1278         int err = 0;
1279
1280         dev_info(&pdev->dev, "%s was called\n", __func__);
1281
1282         err = mlx5_pci_enable_device(dev);
1283         if (err) {
1284                 dev_err(&pdev->dev, "%s: mlx5_pci_enable_device failed with error code: %d\n"
1285                         , __func__, err);
1286                 return PCI_ERS_RESULT_DISCONNECT;
1287         }
1288         pci_set_master(pdev);
1289         pci_set_power_state(pdev, PCI_D0);
1290         pci_restore_state(pdev);
1291
1292         return err ? PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_RECOVERED;
1293 }
1294
1295 void mlx5_disable_device(struct mlx5_core_dev *dev)
1296 {
1297         mlx5_pci_err_detected(dev->pdev, 0);
1298 }
1299
1300 /* wait for the device to show vital signs. For now we check
1301  * that we can read the device ID and that the health buffer
1302  * shows a non zero value which is different than 0xffffffff
1303  */
1304 static void wait_vital(struct pci_dev *pdev)
1305 {
1306         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1307         struct mlx5_core_health *health = &dev->priv.health;
1308         const int niter = 100;
1309         u32 count;
1310         u16 did;
1311         int i;
1312
1313         /* Wait for firmware to be ready after reset */
1314         msleep(1000);
1315         for (i = 0; i < niter; i++) {
1316                 if (pci_read_config_word(pdev, 2, &did)) {
1317                         dev_warn(&pdev->dev, "failed reading config word\n");
1318                         break;
1319                 }
1320                 if (did == pdev->device) {
1321                         dev_info(&pdev->dev, "device ID correctly read after %d iterations\n", i);
1322                         break;
1323                 }
1324                 msleep(50);
1325         }
1326         if (i == niter)
1327                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1328
1329         for (i = 0; i < niter; i++) {
1330                 count = ioread32be(health->health_counter);
1331                 if (count && count != 0xffffffff) {
1332                         dev_info(&pdev->dev, "Counter value 0x%x after %d iterations\n", count, i);
1333                         break;
1334                 }
1335                 msleep(50);
1336         }
1337
1338         if (i == niter)
1339                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1340 }
1341
1342 static void mlx5_pci_resume(struct pci_dev *pdev)
1343 {
1344         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1345         struct mlx5_priv *priv = &dev->priv;
1346         int err;
1347
1348         dev_info(&pdev->dev, "%s was called\n", __func__);
1349
1350         pci_save_state(pdev);
1351         wait_vital(pdev);
1352
1353         err = mlx5_load_one(dev, priv);
1354         if (err)
1355                 dev_err(&pdev->dev, "%s: mlx5_load_one failed with error code: %d\n"
1356                         , __func__, err);
1357         else
1358                 dev_info(&pdev->dev, "%s: device recovered\n", __func__);
1359 }
1360
1361 static const struct pci_error_handlers mlx5_err_handler = {
1362         .error_detected = mlx5_pci_err_detected,
1363         .slot_reset     = mlx5_pci_slot_reset,
1364         .resume         = mlx5_pci_resume
1365 };
1366
1367 static const struct pci_device_id mlx5_core_pci_table[] = {
1368         { PCI_VDEVICE(MELLANOX, 0x1011) }, /* Connect-IB */
1369         { PCI_VDEVICE(MELLANOX, 0x1012) }, /* Connect-IB VF */
1370         { PCI_VDEVICE(MELLANOX, 0x1013) }, /* ConnectX-4 */
1371         { PCI_VDEVICE(MELLANOX, 0x1014) }, /* ConnectX-4 VF */
1372         { PCI_VDEVICE(MELLANOX, 0x1015) }, /* ConnectX-4LX */
1373         { PCI_VDEVICE(MELLANOX, 0x1016) }, /* ConnectX-4LX VF */
1374         { 0, }
1375 };
1376
1377 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1378
1379 static struct pci_driver mlx5_core_driver = {
1380         .name           = DRIVER_NAME,
1381         .id_table       = mlx5_core_pci_table,
1382         .probe          = init_one,
1383         .remove         = remove_one,
1384         .err_handler    = &mlx5_err_handler
1385 };
1386
1387 static int __init init(void)
1388 {
1389         int err;
1390
1391         mlx5_register_debugfs();
1392
1393         err = pci_register_driver(&mlx5_core_driver);
1394         if (err)
1395                 goto err_debug;
1396
1397 #ifdef CONFIG_MLX5_CORE_EN
1398         mlx5e_init();
1399 #endif
1400
1401         return 0;
1402
1403 err_debug:
1404         mlx5_unregister_debugfs();
1405         return err;
1406 }
1407
1408 static void __exit cleanup(void)
1409 {
1410 #ifdef CONFIG_MLX5_CORE_EN
1411         mlx5e_cleanup();
1412 #endif
1413         pci_unregister_driver(&mlx5_core_driver);
1414         mlx5_unregister_debugfs();
1415 }
1416
1417 module_init(init);
1418 module_exit(cleanup);