packages/devs/eth/arm/mx27ads/v2_0/include/devs_eth_arm_board.inl

   1 //==========================================================================
   2 //
   3 //      devs_eth_arm_board.inl
   4 //
   5 //      Board ethernet I/O definitions.
   6 //
   7 //==========================================================================
   8 //####ECOSGPLCOPYRIGHTBEGIN####
   9 // -------------------------------------------
  10 // This file is part of eCos, the Embedded Configurable Operating System.
  11 // Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
  12 //
  13 // eCos is free software; you can redistribute it and/or modify it under
  14 // the terms of the GNU General Public License as published by the Free
  15 // Software Foundation; either version 2 or (at your option) any later version.
  16 //
  17 // eCos is distributed in the hope that it will be useful, but WITHOUT ANY
  18 // WARRANTY; without even the implied warranty of MERCHANTABILITY or
  19 // FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  20 // for more details.
  21 //
  22 // You should have received a copy of the GNU General Public License along
  23 // with eCos; if not, write to the Free Software Foundation, Inc.,
  24 // 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  25 //
  26 // As a special exception, if other files instantiate templates or use macros
  27 // or inline functions from this file, or you compile this file and link it
  28 // with other works to produce a work based on this file, this file does not
  29 // by itself cause the resulting work to be covered by the GNU General Public
  30 // License. However the source code for this file must still be made available
  31 // in accordance with section (3) of the GNU General Public License.
  32 //
  33 // This exception does not invalidate any other reasons why a work based on
  34 // this file might be covered by the GNU General Public License.
  35 //
  36 // Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
  37 // at http://sources.redhat.com/ecos/ecos-license/
  38 // -------------------------------------------
  39 //####ECOSGPLCOPYRIGHTEND####
  40 //===========================================================================
  41
  42 #include <cyg/hal/hal_intr.h>           // CYGNUM_HAL_INTERRUPT_ETHR
  43 #include <cyg/hal/hal_if.h>
  44
  45 #ifdef CYGPKG_REDBOOT
  46 #include <pkgconf/redboot.h>
  47 #ifdef CYGSEM_REDBOOT_FLASH_CONFIG
  48 #include <redboot.h>
  49 #include <flash_config.h>
  50 #endif
  51 #endif
  52
  53 extern unsigned int sys_ver;
  54
  55 #ifdef __WANT_DEVS
  56
  57 #ifdef CYGPKG_DEVS_ETH_ARM_MXCBOARD_ETH0
  58
  59 #if defined(CYGPKG_REDBOOT) && defined(CYGSEM_REDBOOT_FLASH_CONFIG)
  60 RedBoot_config_option("Set " CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME " network hardware address [MAC]",
  61                       eth0_esa,
  62                       ALWAYS_ENABLED, true,
  63                       CONFIG_BOOL, false
  64                      );
  65 RedBoot_config_option(CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME " network hardware address [MAC]",
  66                       eth0_esa_data,
  67                       "eth0_esa", true,
  68                       CONFIG_ESA, 0
  69                      );
  70 #endif // CYGPKG_REDBOOT && CYGSEM_REDBOOT_FLASH_CONFIG
  71
  72 #ifdef CYGSEM_HAL_VIRTUAL_VECTOR_SUPPORT
  73 // Note that this section *is* active in an application, outside RedBoot,
  74 // where the above section is not included.
  75
  76 #include <cyg/hal/hal_if.h>
  77
  78 #ifndef CONFIG_ESA
  79 #define CONFIG_ESA (6)
  80 #endif
  81 #ifndef CONFIG_BOOL
  82 #define CONFIG_BOOL (1)
  83 #endif
  84
  85 cyg_bool _board_provide_eth0_esa(struct cs8900a_priv_data* cpd)
  86 {
  87     cyg_bool set_esa;
  88     int ok;
  89     ok = CYGACC_CALL_IF_FLASH_CFG_OP( CYGNUM_CALL_IF_FLASH_CFG_GET,
  90                                       "eth0_esa", &set_esa, CONFIG_BOOL);
  91     if (ok && set_esa) {
  92         ok = CYGACC_CALL_IF_FLASH_CFG_OP( CYGNUM_CALL_IF_FLASH_CFG_GET,
  93                                           "eth0_esa_data", cpd->esa, CONFIG_ESA);
  94     }
  95
  96     return ok && set_esa;
  97 }
  98
  99 #endif // CYGSEM_HAL_VIRTUAL_VECTOR_SUPPORT
 100
 101
 102 // ------------------------------------------------------------------------
 103 // EEPROM access functions
 104 //
 105 #define PP_ECR                  0x0040
 106 #define PP_EE_READ_CMD          0x0200
 107 #define PP_EE_WRITE_CMD         0x0100
 108 #define PP_EE_EWEN_CMD          0x00F0
 109 #define PP_EE_EWDS_CMD          0x0000
 110 #define PP_EE_ERASE_CMD         0x0300
 111
 112 #define PP_EE_DATA              0x0042
 113 #define PP_EE_ADDR_W0           0x001C
 114 #define PP_EE_ADDR_W1           0x001D
 115 #define PP_EE_ADDR_W2           0x001E
 116
 117 #define EE_TIMEOUT              50000
 118 __inline__ cyg_uint16 read_eeprom(cyg_addrword_t base, cyg_uint16 offset)
 119 {
 120     unsigned long timeout = EE_TIMEOUT;
 121     if (get_reg(base, PP_SelfStat) & PP_SelfStat_EEPROM) {
 122 #if 0
 123         diag_printf("EEPROM PP_SelfStat=0x%x\n", get_reg(base, PP_SelfStat));
 124 #endif
 125     } else {
 126         diag_printf("Error: NO EEPROM present\n");
 127         return 0;
 128     }
 129
 130     while ((timeout -- > 0) && (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY))
 131         ;
 132     if (timeout == 0) {
 133         diag_printf("read_eeprom() timeout\n");
 134         return 0;
 135     }
 136     timeout = EE_TIMEOUT;
 137     put_reg(base, PP_ECR, (offset | PP_EE_READ_CMD));
 138     while ((timeout -- > 0) && (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY))
 139         ;
 140     if (timeout == 0) {
 141         diag_printf("read_eeprom() timeout\n");
 142         return 0;
 143     }
 144     return get_reg(base, PP_EE_DATA);
 145 }
 146
 147 /*
 148  * Write a word to an EEPROM location
 149  * base: package page base (IO base)
 150  * offset: the EEPROM word offset starting from 0. So for word 1, should pass in 1
 151  * data: 16 bit data to be written into EEPRM
 152  */
 153 __inline__ void write_eeprom(cyg_addrword_t base, cyg_uint16 offset, cyg_uint16 data)
 154 {
 155     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 156         ;
 157     put_reg(base, PP_ECR, PP_EE_EWEN_CMD);
 158     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 159         ;
 160     put_reg(base, PP_ECR, PP_EE_ERASE_CMD|offset);
 161     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 162         ;
 163     put_reg(base, PP_EE_DATA, data);
 164     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 165         ;
 166     put_reg(base, PP_ECR, (PP_EE_WRITE_CMD|offset));
 167     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 168         ;
 169     put_reg(base, PP_ECR, PP_EE_EWDS_CMD);
 170     while (get_reg(base, PP_SelfStat) & PP_SelfStat_SIBSY)
 171         ;
 172 }
 173
 174 #define CS8900A_RESET_BYPASS /* define it when reset is done early */
 175
 176 static __inline__ void copy_eeprom(cyg_addrword_t base)
 177 {
 178     cyg_uint16 esa_word;
 179     int i;
 180     for (i = 0;  i < 6;  i += 2) {
 181         esa_word = read_eeprom(base, PP_EE_ADDR_W0 + (i/2));
 182         put_reg(base, (PP_IA+i), esa_word);
 183 //         diag_printf("base=0x%x, copy_eeprom (0x%04x)\n", base, esa_word);
 184     }
 185 }
 186
 187 #undef  CYGHWR_CL_CS8900A_PLF_RESET
 188 #define CYGHWR_CL_CS8900A_PLF_RESET(base) copy_eeprom(base)
 189
 190 static cs8900a_priv_data_t cs8900a_eth0_priv_data = {
 191     base : (cyg_addrword_t) BOARD_CS_LAN_BASE,
 192     interrupt: CYGNUM_HAL_INTERRUPT_ETH,
 193 #ifdef CYGSEM_DEVS_ETH_ARM_MXCBOARD_ETH0_SET_ESA
 194     esa : CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_ESA,
 195     hardwired_esa : true,
 196 #else
 197     hardwired_esa : false,
 198 #endif
 199 #ifdef CYGSEM_HAL_VIRTUAL_VECTOR_SUPPORT
 200     provide_esa : &_board_provide_eth0_esa,
 201 #else
 202     provide_esa : NULL,
 203 #endif
 204 };
 205
 206 ETH_DRV_SC(cs8900a_sc,
 207            &cs8900a_eth0_priv_data, // Driver specific data
 208            CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME,
 209            cs8900a_start,
 210            cs8900a_stop,
 211            cs8900a_control,
 212            cs8900a_can_send,
 213            cs8900a_send,
 214            cs8900a_recv,
 215            cs8900a_deliver,     // "pseudoDSR" called from fast net thread
 216            cs8900a_poll,        // poll function, encapsulates ISR and DSR
 217            cs8900a_int_vector);
 218
 219 NETDEVTAB_ENTRY(cs8900a_netdev,
 220                 "cs8900a_" CYGDAT_DEVS_ETH_ARM_MXCBOARD_ETH0_NAME,
 221                 cs8900a_init,
 222                 &cs8900a_sc);
 223
 224 #endif // CYGPKG_DEVS_ETH_ARM_MXCBOARD_ETH0
 225
 226 #endif // __WANT_DEVS