packages/devs/watchdog/sh/sh3/v2_0/src/watchdog_sh3.cxx

   1 //==========================================================================
   2 //
   3 //      devs/watchdog/sh/sh3/watchdog_sh3.cxx
   4 //
   5 //      Watchdog implementation for Hitachi SH CPUs
   6 //
   7 //==========================================================================
   8 //####ECOSGPLCOPYRIGHTBEGIN####
   9 // -------------------------------------------
  10 // This file is part of eCos, the Embedded Configurable Operating System.
  11 // Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
  12 //
  13 // eCos is free software; you can redistribute it and/or modify it under
  14 // the terms of the GNU General Public License as published by the Free
  15 // Software Foundation; either version 2 or (at your option) any later version.
  16 //
  17 // eCos is distributed in the hope that it will be useful, but WITHOUT ANY
  18 // WARRANTY; without even the implied warranty of MERCHANTABILITY or
  19 // FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  20 // for more details.
  21 //
  22 // You should have received a copy of the GNU General Public License along
  23 // with eCos; if not, write to the Free Software Foundation, Inc.,
  24 // 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  25 //
  26 // As a special exception, if other files instantiate templates or use macros
  27 // or inline functions from this file, or you compile this file and link it
  28 // with other works to produce a work based on this file, this file does not
  29 // by itself cause the resulting work to be covered by the GNU General Public
  30 // License. However the source code for this file must still be made available
  31 // in accordance with section (3) of the GNU General Public License.
  32 //
  33 // This exception does not invalidate any other reasons why a work based on
  34 // this file might be covered by the GNU General Public License.
  35 //
  36 // Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
  37 // at http://sources.redhat.com/ecos/ecos-license/
  38 // -------------------------------------------
  39 //####ECOSGPLCOPYRIGHTEND####
  40 //==========================================================================
  41 //#####DESCRIPTIONBEGIN####
  42 //
  43 // Author(s):    jskov
  44 // Contributors: jskov
  45 // Date:         1999-09-01
  46 // Purpose:      Watchdog class implementation
  47 // Description:  Contains an implementation of the Watchdog class for use
  48 //               with the Hitachi SH watchdog timer.
  49 //
  50 //####DESCRIPTIONEND####
  51 //
  52 //==========================================================================
  53
  54 #include <pkgconf/system.h>             // system configuration file
  55 #include <pkgconf/watchdog.h>           // configuration for this package
  56 #include <pkgconf/kernel.h>             // kernel config
  57
  58 #include <cyg/infra/cyg_trac.h>         // tracing macros
  59 #include <cyg/kernel/instrmnt.h>        // instrumentation
  60
  61 #include <cyg/hal/hal_io.h>             // IO register access
  62 #include <cyg/hal/sh_regs.h>            // watchdog register definitions
  63
  64 #include <cyg/io/watchdog.hxx>          // watchdog API
  65
  66 // -------------------------------------------------------------------------
  67 // Constructor
  68
  69 void
  70 Cyg_Watchdog::init_hw(void)
  71 {
  72     CYG_REPORT_FUNCTION();
  73
  74     // No hardware init needed.
  75
  76     resolution          = CYGARC_REG_WTCSR_PERIOD;
  77
  78     CYG_REPORT_RETURN();
  79 }
  80
  81 // -------------------------------------------------------------------------
  82 // Start the watchdog running.
  83
  84 void
  85 Cyg_Watchdog::start()
  86 {
  87     CYG_REPORT_FUNCTION();
  88
  89     // Init the watchdog timer (note: 8 bit reads, 16 bit writes)
  90     cyg_uint16 csr;
  91     // First disable without changing other bits.
  92     HAL_READ_UINT8(CYGARC_REG_WTCSR, csr);
  93     csr |= CYGARC_REG_WTCSR_WRITE;
  94     csr &= ~CYGARC_REG_WTCSR_TME;
  95     HAL_WRITE_UINT16(CYGARC_REG_WTCSR, csr);
  96     // Then set control bits and clear counter.
  97     csr = (CYGARC_REG_WTCSR_WRITE
  98            |CYGARC_REG_WTCSR_WT_IT
  99            |CYGARC_REG_WTCSR_CKSx_SETTING);
 100     HAL_WRITE_UINT16(CYGARC_REG_WTCSR, csr);
 101     HAL_WRITE_UINT16(CYGARC_REG_WTCNT, CYGARC_REG_WTCNT_WRITE);
 102     // Finally enable timer.
 103     csr |= CYGARC_REG_WTCSR_TME;
 104     HAL_WRITE_UINT16(CYGARC_REG_WTCSR, csr);
 105
 106     CYG_REPORT_RETURN();
 107 }
 108
 109 // -------------------------------------------------------------------------
 110 // Reset watchdog timer. This needs to be called regularly to prevent
 111 // the watchdog firing.
 112
 113 void
 114 Cyg_Watchdog::reset()
 115 {
 116     CYG_REPORT_FUNCTION();
 117
 118     HAL_WRITE_UINT16(CYGARC_REG_WTCNT, CYGARC_REG_WTCNT_WRITE);
 119
 120     CYG_REPORT_RETURN();
 121 }
 122
 123 #if 0
 124 // -------------------------------------------------------------------------
 125 // Trigger the watchdog as if the timer had expired.
 126
 127 void
 128 Cyg_Watchdog::action_reset(void)
 129 {
 130     CYG_REPORT_FUNCTION();
 131
 132     start();
 133
 134     HAL_WRITE_UINT16(CYGARC_REG_WTCNT, CYGARC_REG_WTCNT_WRITE|0xfe);
 135
 136     CYG_REPORT_RETURN();
 137 }
 138 #endif
 139
 140 // -------------------------------------------------------------------------
 141 // EOF watchdog_sh3.cxx